arch/arm/cpu/arm926ejs/mx25/generic.c

   1 /*
   2  * (C) Copyright 2009 DENX Software Engineering
   3  * Author: John Rigby <jrigby@gmail.com>
   4  *
   5  * Based on mx27/generic.c:
   6  *  Copyright (c) 2008 Eric Jarrige <eric.jarrige@armadeus.org>
   7  *  Copyright (c) 2009 Ilya Yanok <yanok@emcraft.com>
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #include <common.h>
  26 #include <div64.h>
  27 #include <netdev.h>
  28 #include <asm/io.h>
  29 #include <asm/arch/imx-regs.h>
  30 #include <asm/arch/imx25-pinmux.h>
  31 #include <asm/arch/clock.h>
  32 #ifdef CONFIG_MXC_MMC
  33 #include <asm/arch/mxcmmc.h>
  34 #endif
  35
  36 #ifdef CONFIG_FSL_ESDHC
  37 DECLARE_GLOBAL_DATA_PTR;
  38 #endif
  39
  40 /*
  41  *  get the system pll clock in Hz
  42  *
  43  *                  mfi + mfn / (mfd +1)
  44  *  f = 2 * f_ref * --------------------
  45  *                        pd + 1
  46  */
  47 static unsigned int imx_decode_pll(unsigned int pll, unsigned int f_ref)
  48 {
  49         unsigned int mfi = (pll >> CCM_PLL_MFI_SHIFT)
  50             & CCM_PLL_MFI_MASK;
  51         unsigned int mfn = (pll >> CCM_PLL_MFN_SHIFT)
  52             & CCM_PLL_MFN_MASK;
  53         unsigned int mfd = (pll >> CCM_PLL_MFD_SHIFT)
  54             & CCM_PLL_MFD_MASK;
  55         unsigned int pd = (pll >> CCM_PLL_PD_SHIFT)
  56             & CCM_PLL_PD_MASK;
  57
  58         mfi = mfi <= 5 ? 5 : mfi;
  59
  60         return lldiv(2 * (u64) f_ref * (mfi * (mfd + 1) + mfn),
  61                       (mfd + 1) * (pd + 1));
  62 }
  63
  64 static ulong imx_get_mpllclk(void)
  65 {
  66         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  67         ulong fref = 24000000;
  68
  69         return imx_decode_pll(readl(&ccm->mpctl), fref);
  70 }
  71
  72 ulong imx_get_armclk(void)
  73 {
  74         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  75         ulong cctl = readl(&ccm->cctl);
  76         ulong fref = imx_get_mpllclk();
  77         ulong div;
  78
  79         if (cctl & CCM_CCTL_ARM_SRC)
  80                 fref = lldiv((fref * 3), 4);
  81
  82         div = ((cctl >> CCM_CCTL_ARM_DIV_SHIFT)
  83                & CCM_CCTL_ARM_DIV_MASK) + 1;
  84
  85         return lldiv(fref, div);
  86 }
  87
  88 ulong imx_get_ahbclk(void)
  89 {
  90         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
  91         ulong cctl = readl(&ccm->cctl);
  92         ulong fref = imx_get_armclk();
  93         ulong div;
  94
  95         div = ((cctl >> CCM_CCTL_AHB_DIV_SHIFT)
  96                & CCM_CCTL_AHB_DIV_MASK) + 1;
  97
  98         return lldiv(fref, div);
  99 }
 100
 101 ulong imx_get_perclk(int clk)
 102 {
 103         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 104         ulong fref = imx_get_ahbclk();
 105         ulong div;
 106
 107         div = readl(&ccm->pcdr[CCM_PERCLK_REG(clk)]);
 108         div = ((div >> CCM_PERCLK_SHIFT(clk)) & CCM_PERCLK_MASK) + 1;
 109
 110         return lldiv(fref, div);
 111 }
 112
 113 unsigned int mxc_get_clock(enum mxc_clock clk)
 114 {
 115         if (clk >= MXC_CLK_NUM)
 116                 return -1;
 117         switch (clk) {
 118         case MXC_ARM_CLK:
 119                 return imx_get_armclk();
 120         case MXC_FEC_CLK:
 121                 return imx_get_ahbclk();
 122         default:
 123                 return imx_get_perclk(clk);
 124         }
 125 }
 126
 127 u32 get_cpu_rev(void)
 128 {
 129         u32 srev;
 130         u32 system_rev = 0x25000;
 131
 132         /* read SREV register from IIM module */
 133         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 134         srev = readl(&iim->iim_srev);
 135
 136         switch (srev) {
 137         case 0x00:
 138                 system_rev |= CHIP_REV_1_0;
 139                 break;
 140         case 0x01:
 141                 system_rev |= CHIP_REV_1_1;
 142                 break;
 143         default:
 144                 system_rev |= 0x8000;
 145                 break;
 146         }
 147
 148         return system_rev;
 149 }
 150
 151 #if defined(CONFIG_DISPLAY_CPUINFO)
 152 static char *get_reset_cause(void)
 153 {
 154         /* read RCSR register from CCM module */
 155         struct ccm_regs *ccm =
 156                 (struct ccm_regs *)IMX_CCM_BASE;
 157
 158         u32 cause = readl(&ccm->rcsr) & 0x0f;
 159
 160         if (cause == 0)
 161                 return "POR";
 162         else if (cause == 1)
 163                 return "RST";
 164         else if ((cause & 2) == 2)
 165                 return "WDOG";
 166         else if ((cause & 4) == 4)
 167                 return "SW RESET";
 168         else if ((cause & 8) == 8)
 169                 return "JTAG";
 170         else
 171                 return "unknown reset";
 172
 173 }
 174
 175 int print_cpuinfo(void)
 176 {
 177         char buf[32];
 178         u32 cpurev = get_cpu_rev();
 179
 180         printf("CPU:   Freescale i.MX25 rev%d.%d%s at %s MHz\n",
 181                 (cpurev & 0xF0) >> 4, (cpurev & 0x0F),
 182                 ((cpurev & 0x8000) ? " unknown" : ""),
 183                 strmhz(buf, imx_get_armclk()));
 184         printf("Reset cause: %s\n\n", get_reset_cause());
 185         return 0;
 186 }
 187 #endif
 188
 189 void enable_caches(void)
 190 {
 191 #ifndef CONFIG_SYS_DCACHE_OFF
 192         /* Enable D-cache. I-cache is already enabled in start.S */
 193         dcache_enable();
 194 #endif
 195 }
 196
 197 int cpu_eth_init(bd_t *bis)
 198 {
 199 #if defined(CONFIG_FEC_MXC)
 200         struct ccm_regs *ccm = (struct ccm_regs *)IMX_CCM_BASE;
 201         ulong val;
 202
 203         val = readl(&ccm->cgr0);
 204         val |= (1 << 23);
 205         writel(val, &ccm->cgr0);
 206         return fecmxc_initialize(bis);
 207 #else
 208         return 0;
 209 #endif
 210 }
 211
 212 int get_clocks(void)
 213 {
 214 #ifdef CONFIG_FSL_ESDHC
 215         gd->sdhc_clk = mxc_get_clock(MXC_ESDHC_CLK);
 216 #endif
 217         return 0;
 218 }
 219
 220 /*
 221  * Initializes on-chip MMC controllers.
 222  * to override, implement board_mmc_init()
 223  */
 224 int cpu_mmc_init(bd_t *bis)
 225 {
 226 #ifdef CONFIG_MXC_MMC
 227         return mxc_mmc_init(bis);
 228 #else
 229         return 0;
 230 #endif
 231 }
 232
 233 #ifdef CONFIG_MXC_UART
 234 void mx25_uart1_init_pins(void)
 235 {
 236         struct iomuxc_mux_ctl *muxctl;
 237         struct iomuxc_pad_ctl *padctl;
 238         u32 inpadctl;
 239         u32 outpadctl;
 240         u32 muxmode0;
 241
 242         muxctl = (struct iomuxc_mux_ctl *)IMX_IOPADMUX_BASE;
 243         padctl = (struct iomuxc_pad_ctl *)IMX_IOPADCTL_BASE;
 244         muxmode0 = MX25_PIN_MUX_MODE(0);
 245         /*
 246          * set up input pins with hysteresis and 100K pull-ups
 247          */
 248         inpadctl = MX25_PIN_PAD_CTL_HYS
 249             | MX25_PIN_PAD_CTL_PKE
 250             | MX25_PIN_PAD_CTL_PUE | MX25_PIN_PAD_CTL_100K_PU;
 251
 252         /*
 253          * set up output pins with 100K pull-downs
 254          * FIXME: need to revisit this
 255          *      PUE is ignored if PKE is not set
 256          *      so the right value here is likely
 257          *        0x0 for no pull up/down
 258          *      or
 259          *        0xc0 for 100k pull down
 260          */
 261         outpadctl = MX25_PIN_PAD_CTL_PUE | MX25_PIN_PAD_CTL_100K_PD;
 262
 263         /* UART1 */
 264         /* rxd */
 265         writel(muxmode0, &muxctl->pad_uart1_rxd);
 266         writel(inpadctl, &padctl->pad_uart1_rxd);
 267
 268         /* txd */
 269         writel(muxmode0, &muxctl->pad_uart1_txd);
 270         writel(outpadctl, &padctl->pad_uart1_txd);
 271
 272         /* rts */
 273         writel(muxmode0, &muxctl->pad_uart1_rts);
 274         writel(outpadctl, &padctl->pad_uart1_rts);
 275
 276         /* cts */
 277         writel(muxmode0, &muxctl->pad_uart1_cts);
 278         writel(inpadctl, &padctl->pad_uart1_cts);
 279 }
 280 #endif /* CONFIG_MXC_UART */
 281
 282 #ifdef CONFIG_FEC_MXC
 283 void mx25_fec_init_pins(void)
 284 {
 285         struct iomuxc_mux_ctl *muxctl;
 286         struct iomuxc_pad_ctl *padctl;
 287         u32 inpadctl_100kpd;
 288         u32 inpadctl_22kpu;
 289         u32 outpadctl;
 290         u32 muxmode0;
 291
 292         muxctl = (struct iomuxc_mux_ctl *)IMX_IOPADMUX_BASE;
 293         padctl = (struct iomuxc_pad_ctl *)IMX_IOPADCTL_BASE;
 294         muxmode0 = MX25_PIN_MUX_MODE(0);
 295         inpadctl_100kpd = MX25_PIN_PAD_CTL_HYS
 296             | MX25_PIN_PAD_CTL_PKE
 297             | MX25_PIN_PAD_CTL_PUE | MX25_PIN_PAD_CTL_100K_PD;
 298         inpadctl_22kpu = MX25_PIN_PAD_CTL_HYS
 299             | MX25_PIN_PAD_CTL_PKE
 300             | MX25_PIN_PAD_CTL_PUE | MX25_PIN_PAD_CTL_22K_PU;
 301         /*
 302          * set up output pins with 100K pull-downs
 303          * FIXME: need to revisit this
 304          *      PUE is ignored if PKE is not set
 305          *      so the right value here is likely
 306          *        0x0 for no pull
 307          *      or
 308          *        0xc0 for 100k pull down
 309          */
 310         outpadctl = MX25_PIN_PAD_CTL_PUE | MX25_PIN_PAD_CTL_100K_PD;
 311
 312         /* FEC_TX_CLK */
 313         writel(muxmode0, &muxctl->pad_fec_tx_clk);
 314         writel(inpadctl_100kpd, &padctl->pad_fec_tx_clk);
 315
 316         /* FEC_RX_DV */
 317         writel(muxmode0, &muxctl->pad_fec_rx_dv);
 318         writel(inpadctl_100kpd, &padctl->pad_fec_rx_dv);
 319
 320         /* FEC_RDATA0 */
 321         writel(muxmode0, &muxctl->pad_fec_rdata0);
 322         writel(inpadctl_100kpd, &padctl->pad_fec_rdata0);
 323
 324         /* FEC_TDATA0 */
 325         writel(muxmode0, &muxctl->pad_fec_tdata0);
 326         writel(outpadctl, &padctl->pad_fec_tdata0);
 327
 328         /* FEC_TX_EN */
 329         writel(muxmode0, &muxctl->pad_fec_tx_en);
 330         writel(outpadctl, &padctl->pad_fec_tx_en);
 331
 332         /* FEC_MDC */
 333         writel(muxmode0, &muxctl->pad_fec_mdc);
 334         writel(outpadctl, &padctl->pad_fec_mdc);
 335
 336         /* FEC_MDIO */
 337         writel(muxmode0, &muxctl->pad_fec_mdio);
 338         writel(inpadctl_22kpu, &padctl->pad_fec_mdio);
 339
 340         /* FEC_RDATA1 */
 341         writel(muxmode0, &muxctl->pad_fec_rdata1);
 342         writel(inpadctl_100kpd, &padctl->pad_fec_rdata1);
 343
 344         /* FEC_TDATA1 */
 345         writel(muxmode0, &muxctl->pad_fec_tdata1);
 346         writel(outpadctl, &padctl->pad_fec_tdata1);
 347
 348 }
 349
 350 void imx_get_mac_from_fuse(int dev_id, unsigned char *mac)
 351 {
 352         int i;
 353         struct iim_regs *iim = (struct iim_regs *)IMX_IIM_BASE;
 354         struct fuse_bank *bank = &iim->bank[0];
 355         struct fuse_bank0_regs *fuse =
 356                         (struct fuse_bank0_regs *)bank->fuse_regs;
 357
 358         for (i = 0; i < 6; i++)
 359                 mac[i] = readl(&fuse->mac_addr[i]) & 0xff;
 360 }
 361 #endif /* CONFIG_FEC_MXC */