arch/arm/cpu/armv7/omap-common/hwinit-common.c

   1 /*
   2  *
   3  * Common functions for OMAP4/5 based boards
   4  *
   5  * (C) Copyright 2010
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Aneesh V        <aneesh@ti.com>
  10  *      Steve Sakoman   <steve@sakoman.com>
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  28  * MA 02111-1307 USA
  29  */
  30 #include <common.h>
  31 #include <asm/arch/sys_proto.h>
  32 #include <asm/sizes.h>
  33 #include <asm/emif.h>
  34 #include <asm/omap_common.h>
  35
  36 DECLARE_GLOBAL_DATA_PTR;
  37
  38 void do_set_mux(u32 base, struct pad_conf_entry const *array, int size)
  39 {
  40         int i;
  41         struct pad_conf_entry *pad = (struct pad_conf_entry *) array;
  42
  43         for (i = 0; i < size; i++, pad++)
  44                 writew(pad->val, base + pad->offset);
  45 }
  46
  47 static void set_mux_conf_regs(void)
  48 {
  49         switch (omap_hw_init_context()) {
  50         case OMAP_INIT_CONTEXT_SPL:
  51                 set_muxconf_regs_essential();
  52                 break;
  53         case OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL:
  54 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  55                 set_muxconf_regs_non_essential();
  56 #endif
  57                 break;
  58         case OMAP_INIT_CONTEXT_UBOOT_FROM_NOR:
  59         case OMAP_INIT_CONTEXT_UBOOT_AFTER_CH:
  60                 set_muxconf_regs_essential();
  61 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  62                 set_muxconf_regs_non_essential();
  63 #endif
  64                 break;
  65         }
  66 }
  67
  68 u32 cortex_rev(void)
  69 {
  70
  71         unsigned int rev;
  72
  73         /* Read Main ID Register (MIDR) */
  74         asm ("mrc p15, 0, %0, c0, c0, 0" : "=r" (rev));
  75
  76         return rev;
  77 }
  78
  79 void omap_rev_string(void)
  80 {
  81         u32 omap_rev = omap_revision();
  82         u32 omap_variant = (omap_rev & 0xFFFF0000) >> 16;
  83         u32 major_rev = (omap_rev & 0x00000F00) >> 8;
  84         u32 minor_rev = (omap_rev & 0x000000F0) >> 4;
  85
  86         printf("OMAP%x ES%x.%x\n", omap_variant, major_rev,
  87                 minor_rev);
  88 }
  89
  90 #ifdef CONFIG_SPL_BUILD
  91 static void init_boot_params(void)
  92 {
  93         boot_params_ptr = (u32 *) &boot_params;
  94 }
  95 #endif
  96
  97 /*
  98  * Routine: s_init
  99  * Description: Does early system init of watchdog, muxing,  andclocks
 100  * Watchdog disable is done always. For the rest what gets done
 101  * depends on the boot mode in which this function is executed
 102  *   1. s_init of SPL running from SRAM
 103  *   2. s_init of U-Boot running from FLASH
 104  *   3. s_init of U-Boot loaded to SDRAM by SPL
 105  *   4. s_init of U-Boot loaded to SDRAM by ROM code using the
 106  *      Configuration Header feature
 107  * Please have a look at the respective functions to see what gets
 108  * done in each of these cases
 109  * This function is called with SRAM stack.
 110  */
 111 void s_init(void)
 112 {
 113         init_omap_revision();
 114 #ifdef CONFIG_SPL_BUILD
 115         if (warm_reset() && (omap_revision() <= OMAP5430_ES1_0))
 116                 force_emif_self_refresh();
 117 #endif
 118         watchdog_init();
 119         set_mux_conf_regs();
 120 #ifdef CONFIG_SPL_BUILD
 121         setup_clocks_for_console();
 122         preloader_console_init();
 123         do_io_settings();
 124 #endif
 125         prcm_init();
 126 #ifdef CONFIG_SPL_BUILD
 127         timer_init();
 128
 129         /* For regular u-boot sdram_init() is called from dram_init() */
 130         sdram_init();
 131         init_boot_params();
 132 #endif
 133 }
 134
 135 /*
 136  * Routine: wait_for_command_complete
 137  * Description: Wait for posting to finish on watchdog
 138  */
 139 void wait_for_command_complete(struct watchdog *wd_base)
 140 {
 141         int pending = 1;
 142         do {
 143                 pending = readl(&wd_base->wwps);
 144         } while (pending);
 145 }
 146
 147 /*
 148  * Routine: watchdog_init
 149  * Description: Shut down watch dogs
 150  */
 151 void watchdog_init(void)
 152 {
 153         struct watchdog *wd2_base = (struct watchdog *)WDT2_BASE;
 154
 155         writel(WD_UNLOCK1, &wd2_base->wspr);
 156         wait_for_command_complete(wd2_base);
 157         writel(WD_UNLOCK2, &wd2_base->wspr);
 158 }
 159
 160
 161 /*
 162  * This function finds the SDRAM size available in the system
 163  * based on DMM section configurations
 164  * This is needed because the size of memory installed may be
 165  * different on different versions of the board
 166  */
 167 u32 omap_sdram_size(void)
 168 {
 169         u32 section, i, valid;
 170         u64 sdram_start = 0, sdram_end = 0, addr,
 171             size, total_size = 0, trap_size = 0;
 172
 173         for (i = 0; i < 4; i++) {
 174                 section = __raw_readl(DMM_BASE + i*4);
 175                 valid = (section & EMIF_SDRC_ADDRSPC_MASK) >>
 176                         (EMIF_SDRC_ADDRSPC_SHIFT);
 177                 addr = section & EMIF_SYS_ADDR_MASK;
 178
 179                 /* See if the address is valid */
 180                 if ((addr >= DRAM_ADDR_SPACE_START) &&
 181                     (addr < DRAM_ADDR_SPACE_END)) {
 182                         size = ((section & EMIF_SYS_SIZE_MASK) >>
 183                                    EMIF_SYS_SIZE_SHIFT);
 184                         size = 1 << size;
 185                         size *= SZ_16M;
 186
 187                         if (valid != DMM_SDRC_ADDR_SPC_INVALID) {
 188                                 if (!sdram_start || (addr < sdram_start))
 189                                         sdram_start = addr;
 190                                 if (!sdram_end || ((addr + size) > sdram_end))
 191                                         sdram_end = addr + size;
 192                         } else {
 193                                 trap_size = size;
 194                         }
 195
 196                 }
 197
 198         }
 199         total_size = (sdram_end - sdram_start) - (trap_size);
 200
 201         return total_size;
 202 }
 203
 204
 205 /*
 206  * Routine: dram_init
 207  * Description: sets uboots idea of sdram size
 208  */
 209 int dram_init(void)
 210 {
 211         sdram_init();
 212         gd->ram_size = omap_sdram_size();
 213         return 0;
 214 }
 215
 216 /*
 217  * Print board information
 218  */
 219 int checkboard(void)
 220 {
 221         puts(sysinfo.board_string);
 222         return 0;
 223 }
 224
 225 /*
 226  *  get_device_type(): tell if GP/HS/EMU/TST
 227  */
 228 u32 get_device_type(void)
 229 {
 230         struct omap_sys_ctrl_regs *ctrl =
 231                       (struct omap_sys_ctrl_regs *) SYSCTRL_GENERAL_CORE_BASE;
 232
 233         return (readl(&ctrl->control_status) &
 234                                       (DEVICE_TYPE_MASK)) >> DEVICE_TYPE_SHIFT;
 235 }
 236
 237 /*
 238  * Print CPU information
 239  */
 240 int print_cpuinfo(void)
 241 {
 242         puts("CPU  : ");
 243         omap_rev_string();
 244
 245         return 0;
 246 }
 247 #ifndef CONFIG_SYS_DCACHE_OFF
 248 void enable_caches(void)
 249 {
 250         /* Enable D-cache. I-cache is already enabled in start.S */
 251         dcache_enable();
 252 }
 253 #endif