arch/arm/cpu/armv7/omap-common/hwinit-common.c

   1 /*
   2  *
   3  * Common functions for OMAP4/5 based boards
   4  *
   5  * (C) Copyright 2010
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Aneesh V        <aneesh@ti.com>
  10  *      Steve Sakoman   <steve@sakoman.com>
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  28  * MA 02111-1307 USA
  29  */
  30 #include <common.h>
  31 #include <spl.h>
  32 #include <asm/arch/sys_proto.h>
  33 #include <asm/sizes.h>
  34 #include <asm/emif.h>
  35 #include <asm/omap_common.h>
  36 #include <linux/compiler.h>
  37 #include <asm/cache.h>
  38 #include <asm/system.h>
  39
  40 #define ARMV7_DCACHE_WRITEBACK  0xe
  41 #define ARMV7_DOMAIN_CLIENT     1
  42 #define ARMV7_DOMAIN_MASK       (0x3 << 0)
  43
  44 DECLARE_GLOBAL_DATA_PTR;
  45
  46 void do_set_mux(u32 base, struct pad_conf_entry const *array, int size)
  47 {
  48         int i;
  49         struct pad_conf_entry *pad = (struct pad_conf_entry *) array;
  50
  51         for (i = 0; i < size; i++, pad++)
  52                 writew(pad->val, base + pad->offset);
  53 }
  54
  55 static void set_mux_conf_regs(void)
  56 {
  57         switch (omap_hw_init_context()) {
  58         case OMAP_INIT_CONTEXT_SPL:
  59                 set_muxconf_regs_essential();
  60                 break;
  61         case OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL:
  62 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  63                 set_muxconf_regs_non_essential();
  64 #endif
  65                 break;
  66         case OMAP_INIT_CONTEXT_UBOOT_FROM_NOR:
  67         case OMAP_INIT_CONTEXT_UBOOT_AFTER_CH:
  68                 set_muxconf_regs_essential();
  69 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  70                 set_muxconf_regs_non_essential();
  71 #endif
  72                 break;
  73         }
  74 }
  75
  76 u32 cortex_rev(void)
  77 {
  78
  79         unsigned int rev;
  80
  81         /* Read Main ID Register (MIDR) */
  82         asm ("mrc p15, 0, %0, c0, c0, 0" : "=r" (rev));
  83
  84         return rev;
  85 }
  86
  87 static void omap_rev_string(void)
  88 {
  89         u32 omap_rev = omap_revision();
  90         u32 soc_variant = (omap_rev & 0xF0000000) >> 28;
  91         u32 omap_variant = (omap_rev & 0xFFFF0000) >> 16;
  92         u32 major_rev = (omap_rev & 0x00000F00) >> 8;
  93         u32 minor_rev = (omap_rev & 0x000000F0) >> 4;
  94
  95         if (soc_variant)
  96                 printf("OMAP");
  97         else
  98                 printf("DRA");
  99         printf("%x ES%x.%x\n", omap_variant, major_rev,
 100                minor_rev);
 101 }
 102
 103 #ifdef CONFIG_SPL_BUILD
 104 void spl_display_print(void)
 105 {
 106         omap_rev_string();
 107 }
 108 #endif
 109
 110 void __weak srcomp_enable(void)
 111 {
 112 }
 113
 114 #ifdef CONFIG_ARCH_CPU_INIT
 115 /*
 116  * SOC specific cpu init
 117  */
 118 int arch_cpu_init(void)
 119 {
 120         save_omap_boot_params();
 121         return 0;
 122 }
 123 #endif /* CONFIG_ARCH_CPU_INIT */
 124
 125 /*
 126  * Routine: s_init
 127  * Description: Does early system init of watchdog, muxing,  andclocks
 128  * Watchdog disable is done always. For the rest what gets done
 129  * depends on the boot mode in which this function is executed
 130  *   1. s_init of SPL running from SRAM
 131  *   2. s_init of U-Boot running from FLASH
 132  *   3. s_init of U-Boot loaded to SDRAM by SPL
 133  *   4. s_init of U-Boot loaded to SDRAM by ROM code using the
 134  *      Configuration Header feature
 135  * Please have a look at the respective functions to see what gets
 136  * done in each of these cases
 137  * This function is called with SRAM stack.
 138  */
 139 void s_init(void)
 140 {
 141         /*
 142          * Save the boot parameters passed from romcode.
 143          * We cannot delay the saving further than this,
 144          * to prevent overwrites.
 145          */
 146 #ifdef CONFIG_SPL_BUILD
 147         save_omap_boot_params();
 148 #endif
 149         init_omap_revision();
 150         hw_data_init();
 151
 152 #ifdef CONFIG_SPL_BUILD
 153         if (warm_reset() && (omap_revision() <= OMAP5430_ES1_0))
 154                 force_emif_self_refresh();
 155 #endif
 156         watchdog_init();
 157         set_mux_conf_regs();
 158 #ifdef CONFIG_SPL_BUILD
 159         srcomp_enable();
 160         setup_clocks_for_console();
 161
 162         gd = &gdata;
 163
 164         preloader_console_init();
 165         do_io_settings();
 166 #endif
 167         prcm_init();
 168 #ifdef CONFIG_SPL_BUILD
 169         timer_init();
 170
 171         /* For regular u-boot sdram_init() is called from dram_init() */
 172         sdram_init();
 173 #endif
 174 }
 175
 176 /*
 177  * Routine: wait_for_command_complete
 178  * Description: Wait for posting to finish on watchdog
 179  */
 180 void wait_for_command_complete(struct watchdog *wd_base)
 181 {
 182         int pending = 1;
 183         do {
 184                 pending = readl(&wd_base->wwps);
 185         } while (pending);
 186 }
 187
 188 /*
 189  * Routine: watchdog_init
 190  * Description: Shut down watch dogs
 191  */
 192 void watchdog_init(void)
 193 {
 194         struct watchdog *wd2_base = (struct watchdog *)WDT2_BASE;
 195
 196         writel(WD_UNLOCK1, &wd2_base->wspr);
 197         wait_for_command_complete(wd2_base);
 198         writel(WD_UNLOCK2, &wd2_base->wspr);
 199 }
 200
 201
 202 /*
 203  * This function finds the SDRAM size available in the system
 204  * based on DMM section configurations
 205  * This is needed because the size of memory installed may be
 206  * different on different versions of the board
 207  */
 208 u32 omap_sdram_size(void)
 209 {
 210         u32 section, i, valid;
 211         u64 sdram_start = 0, sdram_end = 0, addr,
 212             size, total_size = 0, trap_size = 0;
 213
 214         for (i = 0; i < 4; i++) {
 215                 section = __raw_readl(DMM_BASE + i*4);
 216                 valid = (section & EMIF_SDRC_ADDRSPC_MASK) >>
 217                         (EMIF_SDRC_ADDRSPC_SHIFT);
 218                 addr = section & EMIF_SYS_ADDR_MASK;
 219
 220                 /* See if the address is valid */
 221                 if ((addr >= DRAM_ADDR_SPACE_START) &&
 222                     (addr < DRAM_ADDR_SPACE_END)) {
 223                         size = ((section & EMIF_SYS_SIZE_MASK) >>
 224                                    EMIF_SYS_SIZE_SHIFT);
 225                         size = 1 << size;
 226                         size *= SZ_16M;
 227
 228                         if (valid != DMM_SDRC_ADDR_SPC_INVALID) {
 229                                 if (!sdram_start || (addr < sdram_start))
 230                                         sdram_start = addr;
 231                                 if (!sdram_end || ((addr + size) > sdram_end))
 232                                         sdram_end = addr + size;
 233                         } else {
 234                                 trap_size = size;
 235                         }
 236
 237                 }
 238
 239         }
 240         total_size = (sdram_end - sdram_start) - (trap_size);
 241
 242         return total_size;
 243 }
 244
 245
 246 /*
 247  * Routine: dram_init
 248  * Description: sets uboots idea of sdram size
 249  */
 250 int dram_init(void)
 251 {
 252         sdram_init();
 253         gd->ram_size = omap_sdram_size();
 254         return 0;
 255 }
 256
 257 /*
 258  * Print board information
 259  */
 260 int checkboard(void)
 261 {
 262         puts(sysinfo.board_string);
 263         return 0;
 264 }
 265
 266 /*
 267  *  get_device_type(): tell if GP/HS/EMU/TST
 268  */
 269 u32 get_device_type(void)
 270 {
 271         return (readl((*ctrl)->control_status) &
 272                                       (DEVICE_TYPE_MASK)) >> DEVICE_TYPE_SHIFT;
 273 }
 274
 275 /*
 276  * Print CPU information
 277  */
 278 int print_cpuinfo(void)
 279 {
 280         puts("CPU  : ");
 281         omap_rev_string();
 282
 283         return 0;
 284 }
 285 #ifndef CONFIG_SYS_DCACHE_OFF
 286 void enable_caches(void)
 287 {
 288         /* Enable D-cache. I-cache is already enabled in start.S */
 289         dcache_enable();
 290 }
 291
 292 void dram_bank_mmu_setup(int bank)
 293 {
 294         bd_t *bd = gd->bd;
 295         int     i;
 296
 297         u32 start = bd->bi_dram[bank].start >> 20;
 298         u32 size = bd->bi_dram[bank].size >> 20;
 299         u32 end = start + size;
 300
 301         debug("%s: bank: %d\n", __func__, bank);
 302         for (i = start; i < end; i++)
 303                 set_section_dcache(i, ARMV7_DCACHE_WRITEBACK);
 304
 305 }
 306
 307 void arm_init_domains(void)
 308 {
 309         u32 reg;
 310
 311         reg = get_dacr();
 312         /*
 313         * Set DOMAIN to client access so that all permissions
 314         * set in pagetables are validated by the mmu.
 315         */
 316         reg &= ~ARMV7_DOMAIN_MASK;
 317         reg |= ARMV7_DOMAIN_CLIENT;
 318         set_dacr(reg);
 319 }
 320 #endif