arch/arm/cpu/armv7/omap-common/hwinit-common.c

   1 /*
   2  *
   3  * Common functions for OMAP4/5 based boards
   4  *
   5  * (C) Copyright 2010
   6  * Texas Instruments, <www.ti.com>
   7  *
   8  * Author :
   9  *      Aneesh V        <aneesh@ti.com>
  10  *      Steve Sakoman   <steve@sakoman.com>
  11  *
  12  * See file CREDITS for list of people who contributed to this
  13  * project.
  14  *
  15  * This program is free software; you can redistribute it and/or
  16  * modify it under the terms of the GNU General Public License as
  17  * published by the Free Software Foundation; either version 2 of
  18  * the License, or (at your option) any later version.
  19  *
  20  * This program is distributed in the hope that it will be useful,
  21  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  22  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  23  * GNU General Public License for more details.
  24  *
  25  * You should have received a copy of the GNU General Public License
  26  * along with this program; if not, write to the Free Software
  27  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  28  * MA 02111-1307 USA
  29  */
  30 #include <common.h>
  31 #include <spl.h>
  32 #include <asm/arch/sys_proto.h>
  33 #include <asm/sizes.h>
  34 #include <asm/emif.h>
  35
  36 DECLARE_GLOBAL_DATA_PTR;
  37
  38 void do_set_mux(u32 base, struct pad_conf_entry const *array, int size)
  39 {
  40         int i;
  41         struct pad_conf_entry *pad = (struct pad_conf_entry *) array;
  42
  43         for (i = 0; i < size; i++, pad++)
  44                 writew(pad->val, base + pad->offset);
  45 }
  46
  47 static void set_mux_conf_regs(void)
  48 {
  49         switch (omap_hw_init_context()) {
  50         case OMAP_INIT_CONTEXT_SPL:
  51                 set_muxconf_regs_essential();
  52                 break;
  53         case OMAP_INIT_CONTEXT_UBOOT_AFTER_SPL:
  54 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  55                 set_muxconf_regs_non_essential();
  56 #endif
  57                 break;
  58         case OMAP_INIT_CONTEXT_UBOOT_FROM_NOR:
  59         case OMAP_INIT_CONTEXT_UBOOT_AFTER_CH:
  60                 set_muxconf_regs_essential();
  61 #ifdef CONFIG_SYS_ENABLE_PADS_ALL
  62                 set_muxconf_regs_non_essential();
  63 #endif
  64                 break;
  65         }
  66 }
  67
  68 u32 cortex_rev(void)
  69 {
  70
  71         unsigned int rev;
  72
  73         /* Read Main ID Register (MIDR) */
  74         asm ("mrc p15, 0, %0, c0, c0, 0" : "=r" (rev));
  75
  76         return rev;
  77 }
  78
  79 void omap_rev_string(void)
  80 {
  81         u32 omap_rev = omap_revision();
  82         u32 omap_variant = (omap_rev & 0xFFFF0000) >> 16;
  83         u32 major_rev = (omap_rev & 0x00000F00) >> 8;
  84         u32 minor_rev = (omap_rev & 0x000000F0) >> 4;
  85
  86         printf("OMAP%x ES%x.%x\n", omap_variant, major_rev,
  87                 minor_rev);
  88 }
  89
  90 #ifdef CONFIG_SPL_BUILD
  91 static void init_boot_params(void)
  92 {
  93         boot_params_ptr = (u32 *) &boot_params;
  94 }
  95
  96 void spl_display_print(void)
  97 {
  98         omap_rev_string();
  99 }
 100 #endif
 101
 102 /*
 103  * Routine: s_init
 104  * Description: Does early system init of watchdog, muxing,  andclocks
 105  * Watchdog disable is done always. For the rest what gets done
 106  * depends on the boot mode in which this function is executed
 107  *   1. s_init of SPL running from SRAM
 108  *   2. s_init of U-Boot running from FLASH
 109  *   3. s_init of U-Boot loaded to SDRAM by SPL
 110  *   4. s_init of U-Boot loaded to SDRAM by ROM code using the
 111  *      Configuration Header feature
 112  * Please have a look at the respective functions to see what gets
 113  * done in each of these cases
 114  * This function is called with SRAM stack.
 115  */
 116 void s_init(void)
 117 {
 118         init_omap_revision();
 119 #ifdef CONFIG_SPL_BUILD
 120         if (warm_reset() && (omap_revision() <= OMAP5430_ES1_0))
 121                 force_emif_self_refresh();
 122 #endif
 123         watchdog_init();
 124         set_mux_conf_regs();
 125 #ifdef CONFIG_SPL_BUILD
 126         setup_clocks_for_console();
 127
 128         gd = &gdata;
 129
 130         preloader_console_init();
 131         do_io_settings();
 132 #endif
 133         prcm_init();
 134 #ifdef CONFIG_SPL_BUILD
 135         timer_init();
 136
 137         /* For regular u-boot sdram_init() is called from dram_init() */
 138         sdram_init();
 139         init_boot_params();
 140 #endif
 141 }
 142
 143 /*
 144  * Routine: wait_for_command_complete
 145  * Description: Wait for posting to finish on watchdog
 146  */
 147 void wait_for_command_complete(struct watchdog *wd_base)
 148 {
 149         int pending = 1;
 150         do {
 151                 pending = readl(&wd_base->wwps);
 152         } while (pending);
 153 }
 154
 155 /*
 156  * Routine: watchdog_init
 157  * Description: Shut down watch dogs
 158  */
 159 void watchdog_init(void)
 160 {
 161         struct watchdog *wd2_base = (struct watchdog *)WDT2_BASE;
 162
 163         writel(WD_UNLOCK1, &wd2_base->wspr);
 164         wait_for_command_complete(wd2_base);
 165         writel(WD_UNLOCK2, &wd2_base->wspr);
 166 }
 167
 168
 169 /*
 170  * This function finds the SDRAM size available in the system
 171  * based on DMM section configurations
 172  * This is needed because the size of memory installed may be
 173  * different on different versions of the board
 174  */
 175 u32 omap_sdram_size(void)
 176 {
 177         u32 section, i, valid;
 178         u64 sdram_start = 0, sdram_end = 0, addr,
 179             size, total_size = 0, trap_size = 0;
 180
 181         for (i = 0; i < 4; i++) {
 182                 section = __raw_readl(DMM_BASE + i*4);
 183                 valid = (section & EMIF_SDRC_ADDRSPC_MASK) >>
 184                         (EMIF_SDRC_ADDRSPC_SHIFT);
 185                 addr = section & EMIF_SYS_ADDR_MASK;
 186
 187                 /* See if the address is valid */
 188                 if ((addr >= DRAM_ADDR_SPACE_START) &&
 189                     (addr < DRAM_ADDR_SPACE_END)) {
 190                         size = ((section & EMIF_SYS_SIZE_MASK) >>
 191                                    EMIF_SYS_SIZE_SHIFT);
 192                         size = 1 << size;
 193                         size *= SZ_16M;
 194
 195                         if (valid != DMM_SDRC_ADDR_SPC_INVALID) {
 196                                 if (!sdram_start || (addr < sdram_start))
 197                                         sdram_start = addr;
 198                                 if (!sdram_end || ((addr + size) > sdram_end))
 199                                         sdram_end = addr + size;
 200                         } else {
 201                                 trap_size = size;
 202                         }
 203
 204                 }
 205
 206         }
 207         total_size = (sdram_end - sdram_start) - (trap_size);
 208
 209         return total_size;
 210 }
 211
 212
 213 /*
 214  * Routine: dram_init
 215  * Description: sets uboots idea of sdram size
 216  */
 217 int dram_init(void)
 218 {
 219         sdram_init();
 220         gd->ram_size = omap_sdram_size();
 221         return 0;
 222 }
 223
 224 /*
 225  * Print board information
 226  */
 227 int checkboard(void)
 228 {
 229         puts(sysinfo.board_string);
 230         return 0;
 231 }
 232
 233 /*
 234  *  get_device_type(): tell if GP/HS/EMU/TST
 235  */
 236 u32 get_device_type(void)
 237 {
 238         struct omap_sys_ctrl_regs *ctrl =
 239                       (struct omap_sys_ctrl_regs *) SYSCTRL_GENERAL_CORE_BASE;
 240
 241         return (readl(&ctrl->control_status) &
 242                                       (DEVICE_TYPE_MASK)) >> DEVICE_TYPE_SHIFT;
 243 }
 244
 245 /*
 246  * Print CPU information
 247  */
 248 int print_cpuinfo(void)
 249 {
 250         puts("CPU  : ");
 251         omap_rev_string();
 252
 253         return 0;
 254 }
 255 #ifndef CONFIG_SYS_DCACHE_OFF
 256 void enable_caches(void)
 257 {
 258         /* Enable D-cache. I-cache is already enabled in start.S */
 259         dcache_enable();
 260 }
 261 #endif