arch/arm/cpu/armv7/omap-common/sata.c

   1 /*
   2  * TI SATA platform driver
   3  *
   4  * (C) Copyright 2013
   5  * Texas Instruments, <www.ti.com>
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <ahci.h>
  12 #include <scsi.h>
  13 #include <asm/arch/clock.h>
  14 #include <asm/arch/sata.h>
  15 #include <asm/io.h>
  16 #include "pipe3-phy.h"
  17
  18 static struct pipe3_dpll_map dpll_map_sata[] = {
  19         {12000000, {1000, 7, 4, 6, 0} },        /* 12 MHz */
  20         {16800000, {714, 7, 4, 6, 0} },         /* 16.8 MHz */
  21         {19200000, {625, 7, 4, 6, 0} },         /* 19.2 MHz */
  22         {20000000, {600, 7, 4, 6, 0} },         /* 20 MHz */
  23         {26000000, {461, 7, 4, 6, 0} },         /* 26 MHz */
  24         {38400000, {312, 7, 4, 6, 0} },         /* 38.4 MHz */
  25         { },                                    /* Terminator */
  26 };
  27
  28 struct omap_pipe3 sata_phy = {
  29         .pll_ctrl_base = (void __iomem *)TI_SATA_PLLCTRL_BASE,
  30         /* .power_reg is updated at runtime */
  31         .dpll_map = dpll_map_sata,
  32 };
  33
  34 int omap_sata_init(void)
  35 {
  36         int ret;
  37         u32 val;
  38
  39         u32 const clk_domains_sata[] = {
  40                 0
  41         };
  42
  43         u32 const clk_modules_hw_auto_sata[] = {
  44                 (*prcm)->cm_l3init_ocp2scp3_clkctrl,
  45                 0
  46         };
  47
  48         u32 const clk_modules_explicit_en_sata[] = {
  49                 (*prcm)->cm_l3init_sata_clkctrl,
  50                 0
  51         };
  52
  53         do_enable_clocks(clk_domains_sata,
  54                          clk_modules_hw_auto_sata,
  55                          clk_modules_explicit_en_sata,
  56                          0);
  57
  58         /* Enable optional functional clock for SATA */
  59         setbits_le32((*prcm)->cm_l3init_sata_clkctrl,
  60                      SATA_CLKCTRL_OPTFCLKEN_MASK);
  61
  62         sata_phy.power_reg = (void __iomem *)(*ctrl)->control_phy_power_sata;
  63
  64         /* Power up the PHY */
  65         phy_pipe3_power_on(&sata_phy);
  66
  67         /* Enable SATA module, No Idle, No Standby */
  68         val = TI_SATA_IDLE_NO | TI_SATA_STANDBY_NO;
  69         writel(val, TI_SATA_WRAPPER_BASE + TI_SATA_SYSCONFIG);
  70
  71         ret = ahci_init(DWC_AHSATA_BASE);
  72         scsi_scan(1);
  73
  74         return ret;
  75 }