arch/arm/cpu/s3c44b0/start.S

   1 /*
   2  * Startup Code for S3C44B0 CPU-core
   3  *
   4  * (C) Copyright 2004
   5  * DAVE Srl
   6  *
   7  * http://www.dave-tech.it
   8  * http://www.wawnet.biz
   9  * mailto:info@wawnet.biz
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #include <asm-offsets.h>
  31 #include <config.h>
  32 #include <version.h>
  33
  34 /*
  35  * Jump vector table
  36  */
  37
  38
  39 .globl _start
  40 _start: b       reset
  41         add     pc, pc, #0x0c000000
  42         add     pc, pc, #0x0c000000
  43         add     pc, pc, #0x0c000000
  44         add     pc, pc, #0x0c000000
  45         add     pc, pc, #0x0c000000
  46         add     pc, pc, #0x0c000000
  47         add     pc, pc, #0x0c000000
  48
  49         .balignl 16,0xdeadbeef
  50
  51
  52 /*
  53  *************************************************************************
  54  *
  55  * Startup Code (reset vector)
  56  *
  57  * do important init only if we don't start from memory!
  58  * relocate u-boot to ram
  59  * setup stack
  60  * jump to second stage
  61  *
  62  *************************************************************************
  63  */
  64
  65 .globl _TEXT_BASE
  66 _TEXT_BASE:
  67 #if defined(CONFIG_SPL_BUILD) && defined(CONFIG_SPL_TEXT_BASE)
  68         .word   CONFIG_SPL_TEXT_BASE
  69 #else
  70         .word   CONFIG_SYS_TEXT_BASE
  71 #endif
  72
  73 /*
  74  * These are defined in the board-specific linker script.
  75  * Subtracting _start from them lets the linker put their
  76  * relative position in the executable instead of leaving
  77  * them null.
  78  */
  79 .globl _bss_start_ofs
  80 _bss_start_ofs:
  81         .word __bss_start - _start
  82
  83 .globl _image_copy_end_ofs
  84 _image_copy_end_ofs:
  85         .word __image_copy_end - _start
  86
  87 .globl _bss_end_ofs
  88 _bss_end_ofs:
  89         .word __bss_end - _start
  90
  91 .globl _end_ofs
  92 _end_ofs:
  93         .word _end - _start
  94
  95 #ifdef CONFIG_USE_IRQ
  96 /* IRQ stack memory (calculated at run-time) */
  97 .globl IRQ_STACK_START
  98 IRQ_STACK_START:
  99         .word   0x0badc0de
 100
 101 /* IRQ stack memory (calculated at run-time) */
 102 .globl FIQ_STACK_START
 103 FIQ_STACK_START:
 104         .word 0x0badc0de
 105 #endif
 106
 107 /* IRQ stack memory (calculated at run-time) + 8 bytes */
 108 .globl IRQ_STACK_START_IN
 109 IRQ_STACK_START_IN:
 110         .word   0x0badc0de
 111
 112 /*
 113  * the actual reset code
 114  */
 115
 116 reset:
 117         /*
 118          * set the cpu to SVC32 mode
 119          */
 120         mrs     r0,cpsr
 121         bic     r0,r0,#0x1f
 122         orr     r0,r0,#0xd3
 123         msr     cpsr,r0
 124
 125         /*
 126          * we do sys-critical inits only at reboot,
 127          * not when booting from ram!
 128          */
 129 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
 130         bl      cpu_init_crit
 131         /*
 132          * before relocating, we have to setup RAM timing
 133          * because memory timing is board-dependend, you will
 134          * find a lowlevel_init.S in your board directory.
 135          */
 136         bl      lowlevel_init
 137 #endif
 138
 139         bl      _main
 140
 141 /*------------------------------------------------------------------------------*/
 142
 143 /*
 144  * void relocate_code(addr_moni)
 145  *
 146  * This function relocates the monitor code.
 147  */
 148         .globl  relocate_code
 149 relocate_code:
 150         mov     r6, r0  /* save addr of destination */
 151
 152         adr     r0, _start
 153         subs    r9, r6, r0              /* r9 <- relocation offset */
 154         beq     relocate_done           /* skip relocation */
 155         mov     r1, r6                  /* r1 <- scratch for copy_loop */
 156         ldr     r3, _image_copy_end_ofs
 157         add     r2, r0, r3              /* r2 <- source end address         */
 158
 159 copy_loop:
 160         ldmia   r0!, {r10-r11}          /* copy from source address [r0]    */
 161         stmia   r1!, {r10-r11}          /* copy to   target address [r1]    */
 162         cmp     r0, r2                  /* until source end address [r2]    */
 163         blo     copy_loop
 164
 165 #ifndef CONFIG_SPL_BUILD
 166         /*
 167          * fix .rel.dyn relocations
 168          */
 169         ldr     r0, _TEXT_BASE          /* r0 <- Text base */
 170         ldr     r10, _dynsym_start_ofs  /* r10 <- sym table ofs */
 171         add     r10, r10, r0            /* r10 <- sym table in FLASH */
 172         ldr     r2, _rel_dyn_start_ofs  /* r2 <- rel dyn start ofs */
 173         add     r2, r2, r0              /* r2 <- rel dyn start in FLASH */
 174         ldr     r3, _rel_dyn_end_ofs    /* r3 <- rel dyn end ofs */
 175         add     r3, r3, r0              /* r3 <- rel dyn end in FLASH */
 176 fixloop:
 177         ldr     r0, [r2]                /* r0 <- location to fix up, IN FLASH! */
 178         add     r0, r0, r9              /* r0 <- location to fix up in RAM */
 179         ldr     r1, [r2, #4]
 180         and     r7, r1, #0xff
 181         cmp     r7, #23                 /* relative fixup? */
 182         beq     fixrel
 183         cmp     r7, #2                  /* absolute fixup? */
 184         beq     fixabs
 185         /* ignore unknown type of fixup */
 186         b       fixnext
 187 fixabs:
 188         /* absolute fix: set location to (offset) symbol value */
 189         mov     r1, r1, LSR #4          /* r1 <- symbol index in .dynsym */
 190         add     r1, r10, r1             /* r1 <- address of symbol in table */
 191         ldr     r1, [r1, #4]            /* r1 <- symbol value */
 192         add     r1, r1, r9              /* r1 <- relocated sym addr */
 193         b       fixnext
 194 fixrel:
 195         /* relative fix: increase location by offset */
 196         ldr     r1, [r0]
 197         add     r1, r1, r9
 198 fixnext:
 199         str     r1, [r0]
 200         add     r2, r2, #8              /* each rel.dyn entry is 8 bytes */
 201         cmp     r2, r3
 202         blo     fixloop
 203 #endif
 204
 205 relocate_done:
 206
 207         bx      lr
 208
 209 _rel_dyn_start_ofs:
 210         .word __rel_dyn_start - _start
 211 _rel_dyn_end_ofs:
 212         .word __rel_dyn_end - _start
 213 _dynsym_start_ofs:
 214         .word __dynsym_start - _start
 215
 216         .globl  c_runtime_cpu_setup
 217 c_runtime_cpu_setup:
 218
 219         bx      lr
 220
 221 /*
 222  *************************************************************************
 223  *
 224  * CPU_init_critical registers
 225  *
 226  * setup important registers
 227  * setup memory timing
 228  *
 229  *************************************************************************
 230  */
 231
 232 #define INTCON (0x01c00000+0x200000)
 233 #define INTMSK (0x01c00000+0x20000c)
 234 #define LOCKTIME (0x01c00000+0x18000c)
 235 #define PLLCON (0x01c00000+0x180000)
 236 #define CLKCON (0x01c00000+0x180004)
 237 #define WTCON (0x01c00000+0x130000)
 238 cpu_init_crit:
 239         /* disable watch dog */
 240         ldr     r0, =WTCON
 241         ldr     r1, =0x0
 242         str     r1, [r0]
 243
 244         /*
 245          * mask all IRQs by clearing all bits in the INTMRs
 246          */
 247         ldr     r1,=INTMSK
 248         ldr     r0, =0x03fffeff
 249         str     r0, [r1]
 250
 251         ldr     r1, =INTCON
 252         ldr     r0, =0x05
 253         str     r0, [r1]
 254
 255         /* Set Clock Control Register */
 256         ldr     r1, =LOCKTIME
 257         ldrb    r0, =800
 258         strb    r0, [r1]
 259
 260         ldr     r1, =PLLCON
 261
 262 #if CONFIG_S3C44B0_CLOCK_SPEED==66
 263         ldr     r0, =0x34031    /* 66MHz (Quartz=11MHz) */
 264 #elif CONFIG_S3C44B0_CLOCK_SPEED==75
 265         ldr     r0, =0x610c1 /*B2: Xtal=20mhz Fclk=75MHz  */
 266 #else
 267 # error CONFIG_S3C44B0_CLOCK_SPEED undefined
 268 #endif
 269
 270         str     r0, [r1]
 271
 272         ldr     r1,=CLKCON
 273         ldr     r0, =0x7ff8
 274         str     r0, [r1]
 275
 276         mov     pc, lr
 277
 278
 279 /*************************************************/
 280 /*      interrupt vectors       */
 281 /*************************************************/
 282 real_vectors:
 283         b       reset
 284         b       undefined_instruction
 285         b       software_interrupt
 286         b       prefetch_abort
 287         b       data_abort
 288         b       not_used
 289         b       irq
 290         b       fiq
 291
 292 /*************************************************/
 293
 294 undefined_instruction:
 295         mov     r6, #3
 296         b       reset
 297
 298 software_interrupt:
 299         mov     r6, #4
 300         b       reset
 301
 302 prefetch_abort:
 303         mov     r6, #5
 304         b       reset
 305
 306 data_abort:
 307         mov     r6, #6
 308         b       reset
 309
 310 not_used:
 311         /* we *should* never reach this */
 312         mov     r6, #7
 313         b       reset
 314
 315 irq:
 316         mov     r6, #8
 317         b       reset
 318
 319 fiq:
 320         mov     r6, #9
 321         b       reset