arch/arm/cpu/s3c44b0/start.S

   1 /*
   2  * Startup Code for S3C44B0 CPU-core
   3  *
   4  * (C) Copyright 2004
   5  * DAVE Srl
   6  *
   7  * http://www.dave-tech.it
   8  * http://www.wawnet.biz
   9  * mailto:info@wawnet.biz
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  27  * MA 02111-1307 USA
  28  */
  29
  30 #include <asm-offsets.h>
  31 #include <config.h>
  32 #include <version.h>
  33
  34 /*
  35  * Jump vector table
  36  */
  37
  38
  39 .globl _start
  40 _start: b       reset
  41         add     pc, pc, #0x0c000000
  42         add     pc, pc, #0x0c000000
  43         add     pc, pc, #0x0c000000
  44         add     pc, pc, #0x0c000000
  45         add     pc, pc, #0x0c000000
  46         add     pc, pc, #0x0c000000
  47         add     pc, pc, #0x0c000000
  48
  49         .balignl 16,0xdeadbeef
  50
  51
  52 /*
  53  *************************************************************************
  54  *
  55  * Startup Code (reset vector)
  56  *
  57  * do important init only if we don't start from memory!
  58  * relocate u-boot to ram
  59  * setup stack
  60  * jump to second stage
  61  *
  62  *************************************************************************
  63  */
  64
  65 .globl _TEXT_BASE
  66 _TEXT_BASE:
  67         .word   CONFIG_SYS_TEXT_BASE
  68
  69 /*
  70  * These are defined in the board-specific linker script.
  71  * Subtracting _start from them lets the linker put their
  72  * relative position in the executable instead of leaving
  73  * them null.
  74  */
  75 .globl _bss_start_ofs
  76 _bss_start_ofs:
  77         .word __bss_start - _start
  78
  79 .globl _bss_end_ofs
  80 _bss_end_ofs:
  81         .word __bss_end__ - _start
  82
  83 .globl _end_ofs
  84 _end_ofs:
  85         .word _end - _start
  86
  87 #ifdef CONFIG_USE_IRQ
  88 /* IRQ stack memory (calculated at run-time) */
  89 .globl IRQ_STACK_START
  90 IRQ_STACK_START:
  91         .word   0x0badc0de
  92
  93 /* IRQ stack memory (calculated at run-time) */
  94 .globl FIQ_STACK_START
  95 FIQ_STACK_START:
  96         .word 0x0badc0de
  97 #endif
  98
  99 /* IRQ stack memory (calculated at run-time) + 8 bytes */
 100 .globl IRQ_STACK_START_IN
 101 IRQ_STACK_START_IN:
 102         .word   0x0badc0de
 103
 104 /*
 105  * the actual reset code
 106  */
 107
 108 reset:
 109         /*
 110          * set the cpu to SVC32 mode
 111          */
 112         mrs     r0,cpsr
 113         bic     r0,r0,#0x1f
 114         orr     r0,r0,#0xd3
 115         msr     cpsr,r0
 116
 117         /*
 118          * we do sys-critical inits only at reboot,
 119          * not when booting from ram!
 120          */
 121 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
 122         bl      cpu_init_crit
 123         /*
 124          * before relocating, we have to setup RAM timing
 125          * because memory timing is board-dependend, you will
 126          * find a lowlevel_init.S in your board directory.
 127          */
 128         bl      lowlevel_init
 129 #endif
 130
 131 /* Set stackpointer in internal RAM to call board_init_f */
 132 call_board_init_f:
 133         ldr     sp, =(CONFIG_SYS_INIT_SP_ADDR)
 134         bic     sp, sp, #7 /* 8-byte alignment for ABI compliance */
 135         ldr     r0,=0x00000000
 136         bl      board_init_f
 137
 138 /*------------------------------------------------------------------------------*/
 139
 140 /*
 141  * void relocate_code (addr_sp, gd, addr_moni)
 142  *
 143  * This "function" does not return, instead it continues in RAM
 144  * after relocating the monitor code.
 145  *
 146  */
 147         .globl  relocate_code
 148 relocate_code:
 149         mov     r4, r0  /* save addr_sp */
 150         mov     r5, r1  /* save addr of gd */
 151         mov     r6, r2  /* save addr of destination */
 152
 153         /* Set up the stack                                                 */
 154 stack_setup:
 155         mov     sp, r4
 156
 157         adr     r0, _start
 158         cmp     r0, r6
 159         beq     clear_bss               /* skip relocation */
 160         mov     r1, r6                  /* r1 <- scratch for copy_loop */
 161         ldr     r3, _bss_start_ofs
 162         add     r2, r0, r3              /* r2 <- source end address         */
 163
 164 copy_loop:
 165         ldmia   r0!, {r9-r10}           /* copy from source address [r0]    */
 166         stmia   r1!, {r9-r10}           /* copy to   target address [r1]    */
 167         cmp     r0, r2                  /* until source end address [r2]    */
 168         blo     copy_loop
 169
 170 #ifndef CONFIG_SPL_BUILD
 171         /*
 172          * fix .rel.dyn relocations
 173          */
 174         ldr     r0, _TEXT_BASE          /* r0 <- Text base */
 175         sub     r9, r6, r0              /* r9 <- relocation offset */
 176         ldr     r10, _dynsym_start_ofs  /* r10 <- sym table ofs */
 177         add     r10, r10, r0            /* r10 <- sym table in FLASH */
 178         ldr     r2, _rel_dyn_start_ofs  /* r2 <- rel dyn start ofs */
 179         add     r2, r2, r0              /* r2 <- rel dyn start in FLASH */
 180         ldr     r3, _rel_dyn_end_ofs    /* r3 <- rel dyn end ofs */
 181         add     r3, r3, r0              /* r3 <- rel dyn end in FLASH */
 182 fixloop:
 183         ldr     r0, [r2]                /* r0 <- location to fix up, IN FLASH! */
 184         add     r0, r0, r9              /* r0 <- location to fix up in RAM */
 185         ldr     r1, [r2, #4]
 186         and     r7, r1, #0xff
 187         cmp     r7, #23                 /* relative fixup? */
 188         beq     fixrel
 189         cmp     r7, #2                  /* absolute fixup? */
 190         beq     fixabs
 191         /* ignore unknown type of fixup */
 192         b       fixnext
 193 fixabs:
 194         /* absolute fix: set location to (offset) symbol value */
 195         mov     r1, r1, LSR #4          /* r1 <- symbol index in .dynsym */
 196         add     r1, r10, r1             /* r1 <- address of symbol in table */
 197         ldr     r1, [r1, #4]            /* r1 <- symbol value */
 198         add     r1, r1, r9              /* r1 <- relocated sym addr */
 199         b       fixnext
 200 fixrel:
 201         /* relative fix: increase location by offset */
 202         ldr     r1, [r0]
 203         add     r1, r1, r9
 204 fixnext:
 205         str     r1, [r0]
 206         add     r2, r2, #8              /* each rel.dyn entry is 8 bytes */
 207         cmp     r2, r3
 208         blo     fixloop
 209 #endif
 210
 211 clear_bss:
 212 #ifndef CONFIG_SPL_BUILD
 213         ldr     r0, _bss_start_ofs
 214         ldr     r1, _bss_end_ofs
 215         mov     r4, r6                  /* reloc addr */
 216         add     r0, r0, r4
 217         add     r1, r1, r4
 218         mov     r2, #0x00000000         /* clear                            */
 219
 220 clbss_l:str     r2, [r0]                /* clear loop...                    */
 221         add     r0, r0, #4
 222         cmp     r0, r1
 223         bne     clbss_l
 224
 225         bl coloured_LED_init
 226         bl red_led_on
 227 #endif
 228
 229 /*
 230  * We are done. Do not return, instead branch to second part of board
 231  * initialization, now running from RAM.
 232  */
 233         ldr     r0, _board_init_r_ofs
 234         adr     r1, _start
 235         add     lr, r0, r1
 236         add     lr, lr, r9
 237         /* setup parameters for board_init_r */
 238         mov     r0, r5          /* gd_t */
 239         mov     r1, r6          /* dest_addr */
 240         /* jump to it ... */
 241         mov     pc, lr
 242
 243 _board_init_r_ofs:
 244         .word board_init_r - _start
 245
 246 _rel_dyn_start_ofs:
 247         .word __rel_dyn_start - _start
 248 _rel_dyn_end_ofs:
 249         .word __rel_dyn_end - _start
 250 _dynsym_start_ofs:
 251         .word __dynsym_start - _start
 252
 253 /*
 254  *************************************************************************
 255  *
 256  * CPU_init_critical registers
 257  *
 258  * setup important registers
 259  * setup memory timing
 260  *
 261  *************************************************************************
 262  */
 263
 264 #define INTCON (0x01c00000+0x200000)
 265 #define INTMSK (0x01c00000+0x20000c)
 266 #define LOCKTIME (0x01c00000+0x18000c)
 267 #define PLLCON (0x01c00000+0x180000)
 268 #define CLKCON (0x01c00000+0x180004)
 269 #define WTCON (0x01c00000+0x130000)
 270 cpu_init_crit:
 271         /* disable watch dog */
 272         ldr     r0, =WTCON
 273         ldr     r1, =0x0
 274         str     r1, [r0]
 275
 276         /*
 277          * mask all IRQs by clearing all bits in the INTMRs
 278          */
 279         ldr     r1,=INTMSK
 280         ldr     r0, =0x03fffeff
 281         str     r0, [r1]
 282
 283         ldr     r1, =INTCON
 284         ldr     r0, =0x05
 285         str     r0, [r1]
 286
 287         /* Set Clock Control Register */
 288         ldr     r1, =LOCKTIME
 289         ldrb    r0, =800
 290         strb    r0, [r1]
 291
 292         ldr     r1, =PLLCON
 293
 294 #if CONFIG_S3C44B0_CLOCK_SPEED==66
 295         ldr     r0, =0x34031    /* 66MHz (Quartz=11MHz) */
 296 #elif CONFIG_S3C44B0_CLOCK_SPEED==75
 297         ldr     r0, =0x610c1 /*B2: Xtal=20mhz Fclk=75MHz  */
 298 #else
 299 # error CONFIG_S3C44B0_CLOCK_SPEED undefined
 300 #endif
 301
 302         str     r0, [r1]
 303
 304         ldr     r1,=CLKCON
 305         ldr     r0, =0x7ff8
 306         str     r0, [r1]
 307
 308         mov     pc, lr
 309
 310
 311 /*************************************************/
 312 /*      interrupt vectors       */
 313 /*************************************************/
 314 real_vectors:
 315         b       reset
 316         b       undefined_instruction
 317         b       software_interrupt
 318         b       prefetch_abort
 319         b       data_abort
 320         b       not_used
 321         b       irq
 322         b       fiq
 323
 324 /*************************************************/
 325
 326 undefined_instruction:
 327         mov     r6, #3
 328         b       reset
 329
 330 software_interrupt:
 331         mov     r6, #4
 332         b       reset
 333
 334 prefetch_abort:
 335         mov     r6, #5
 336         b       reset
 337
 338 data_abort:
 339         mov     r6, #6
 340         b       reset
 341
 342 not_used:
 343         /* we *should* never reach this */
 344         mov     r6, #7
 345         b       reset
 346
 347 irq:
 348         mov     r6, #8
 349         b       reset
 350
 351 fiq:
 352         mov     r6, #9
 353         b       reset