arch/arm/cpu/tegra30-common/pinmux.c

   1 /*
   2  * Copyright (c) 2010-2013, NVIDIA CORPORATION.  All rights reserved.
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms and conditions of the GNU General Public License,
   6  * version 2, as published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope it will be useful, but WITHOUT
   9  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  10  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  11  * more details.
  12  *
  13  * You should have received a copy of the GNU General Public License
  14  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  15  */
  16
  17 /* Tegra30 pin multiplexing functions */
  18
  19 #include <common.h>
  20 #include <asm/io.h>
  21 #include <asm/arch/tegra.h>
  22 #include <asm/arch/pinmux.h>
  23
  24 struct tegra_pingroup_desc {
  25         const char *name;
  26         enum pmux_func funcs[4];
  27         enum pmux_pin_io io;
  28 };
  29
  30 #define PMUX_MUXCTL_SHIFT       0
  31 #define PMUX_PULL_SHIFT         2
  32 #define PMUX_TRISTATE_SHIFT     4
  33 #define PMUX_TRISTATE_MASK      (1 << PMUX_TRISTATE_SHIFT)
  34 #define PMUX_IO_SHIFT           5
  35 #define PMUX_OD_SHIFT           6
  36 #define PMUX_LOCK_SHIFT         7
  37 #define PMUX_IO_RESET_SHIFT     8
  38
  39 #define PGRP_HSM_SHIFT          2
  40 #define PGRP_SCHMT_SHIFT        3
  41 #define PGRP_LPMD_SHIFT         4
  42 #define PGRP_LPMD_MASK          (3 << PGRP_LPMD_SHIFT)
  43 #define PGRP_DRVDN_SHIFT        12
  44 #define PGRP_DRVDN_MASK         (0x7F << PGRP_DRVDN_SHIFT)
  45 #define PGRP_DRVUP_SHIFT        20
  46 #define PGRP_DRVUP_MASK         (0x7F << PGRP_DRVUP_SHIFT)
  47 #define PGRP_SLWR_SHIFT         28
  48 #define PGRP_SLWR_MASK          (3 << PGRP_SLWR_SHIFT)
  49 #define PGRP_SLWF_SHIFT         30
  50 #define PGRP_SLWF_MASK          (3 << PGRP_SLWF_SHIFT)
  51
  52 /* Convenient macro for defining pin group properties */
  53 #define PIN(pg_name, vdd, f0, f1, f2, f3, iod)  \
  54         {                                               \
  55                 .funcs = {                              \
  56                         PMUX_FUNC_ ## f0,               \
  57                         PMUX_FUNC_ ## f1,               \
  58                         PMUX_FUNC_ ## f2,               \
  59                         PMUX_FUNC_ ## f3,               \
  60                 },                                      \
  61                 .io = PMUX_PIN_ ## iod,                 \
  62         }
  63
  64 /* Input and output pins */
  65 #define PINI(pg_name, vdd, f0, f1, f2, f3) \
  66         PIN(pg_name, vdd, f0, f1, f2, f3, INPUT)
  67 #define PINO(pg_name, vdd, f0, f1, f2, f3) \
  68         PIN(pg_name, vdd, f0, f1, f2, f3, OUTPUT)
  69
  70 const struct tegra_pingroup_desc tegra_soc_pingroups[PINGRP_COUNT] = {
  71         /*      NAME      VDD      f0           f1         f2       f3  */
  72         PINI(ULPI_DATA0,  BB,      SPI3,        HSI,       UARTA,   ULPI),
  73         PINI(ULPI_DATA1,  BB,      SPI3,        HSI,       UARTA,   ULPI),
  74         PINI(ULPI_DATA2,  BB,      SPI3,        HSI,       UARTA,   ULPI),
  75         PINI(ULPI_DATA3,  BB,      SPI3,        HSI,       UARTA,   ULPI),
  76         PINI(ULPI_DATA4,  BB,      SPI2,        HSI,       UARTA,   ULPI),
  77         PINI(ULPI_DATA5,  BB,      SPI2,        HSI,       UARTA,   ULPI),
  78         PINI(ULPI_DATA6,  BB,      SPI2,        HSI,       UARTA,   ULPI),
  79         PINI(ULPI_DATA7,  BB,      SPI2,        HSI,       UARTA,   ULPI),
  80         PINI(ULPI_CLK,    BB,      SPI1,        RSVD2,     UARTD,   ULPI),
  81         PINI(ULPI_DIR,    BB,      SPI1,        RSVD2,     UARTD,   ULPI),
  82         PINI(ULPI_NXT,    BB,      SPI1,        RSVD2,     UARTD,   ULPI),
  83         PINI(ULPI_STP,    BB,      SPI1,        RSVD2,     UARTD,   ULPI),
  84         PINI(DAP3_FS,     BB,      I2S2,        RSVD2,     DISPA,   DISPB),
  85         PINI(DAP3_DIN,    BB,      I2S2,        RSVD2,     DISPA,   DISPB),
  86         PINI(DAP3_DOUT,   BB,      I2S2,        RSVD2,     DISPA,   DISPB),
  87         PINI(DAP3_SCLK,   BB,      I2S2,        RSVD2,     DISPA,   DISPB),
  88         PINI(GPIO_PV0,    BB,      RSVD1,       RSVD2,     RSVD3,   RSVD4),
  89         PINI(GPIO_PV1,    BB,      RSVD1,       RSVD2,     RSVD3,   RSVD4),
  90         PINI(SDMMC1_CLK,  SDMMC1,  SDMMC1,      RSVD2,     RSVD3,   UARTA),
  91         PINI(SDMMC1_CMD,  SDMMC1,  SDMMC1,      RSVD2,     RSVD3,   UARTA),
  92         PINI(SDMMC1_DAT3, SDMMC1,  SDMMC1,      RSVD2,     UARTE,   UARTA),
  93         PINI(SDMMC1_DAT2, SDMMC1,  SDMMC1,      RSVD2,     UARTE,   UARTA),
  94         PINI(SDMMC1_DAT1, SDMMC1,  SDMMC1,      RSVD2,     UARTE,   UARTA),
  95         PINI(SDMMC1_DAT0, SDMMC1,  SDMMC1,      RSVD2,     UARTE,   UARTA),
  96         PINI(GPIO_PV2,    SDMMC1,  OWR,         RSVD2,     RSVD3,   RSVD4),
  97         PINI(GPIO_PV3,    SDMMC1,  CLK_12M_OUT, RSVD2,     RSVD3,   RSVD4),
  98         PINI(CLK2_OUT,    SDMMC1,  EXTPERIPH2,  RSVD2,     RSVD3,   RSVD4),
  99         PINI(CLK2_REQ,    SDMMC1,  DAP,         RSVD2,     RSVD3,   RSVD4),
 100         PINO(LCD_PWR1,    LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 101         PINO(LCD_PWR2,    LCD,     DISPA,       DISPB,     SPI5,    HDCP),
 102         PINO(LCD_SDIN,    LCD,     DISPA,       DISPB,     SPI5,    RSVD4),
 103         PINO(LCD_SDOUT,   LCD,     DISPA,       DISPB,     SPI5,    HDCP),
 104         PINO(LCD_WR_N,    LCD,     DISPA,       DISPB,     SPI5,    HDCP),
 105         PINO(LCD_CS0_N,   LCD,     DISPA,       DISPB,     SPI5,    RSVD4),
 106         PINO(LCD_DC0,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 107         PINO(LCD_SCK,     LCD,     DISPA,       DISPB,     SPI5,    HDCP),
 108         PINO(LCD_PWR0,    LCD,     DISPA,       DISPB,     SPI5,    HDCP),
 109         PINO(LCD_PCLK,    LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 110         PINO(LCD_DE,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 111         PINO(LCD_HSYNC,   LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 112         PINO(LCD_VSYNC,   LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 113         PINO(LCD_D0,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 114         PINO(LCD_D1,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 115         PINO(LCD_D2,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 116         PINO(LCD_D3,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 117         PINO(LCD_D4,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 118         PINO(LCD_D5,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 119         PINO(LCD_D6,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 120         PINO(LCD_D7,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 121         PINO(LCD_D8,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 122         PINO(LCD_D9,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 123         PINO(LCD_D10,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 124         PINO(LCD_D11,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 125         PINO(LCD_D12,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 126         PINO(LCD_D13,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 127         PINO(LCD_D14,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 128         PINO(LCD_D15,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 129         PINO(LCD_D16,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 130         PINO(LCD_D17,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 131         PINO(LCD_D18,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 132         PINO(LCD_D19,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 133         PINO(LCD_D20,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 134         PINO(LCD_D21,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 135         PINO(LCD_D22,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 136         PINO(LCD_D23,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 137         PINO(LCD_CS1_N,   LCD,     DISPA,       DISPB,     SPI5,    RSVD4),
 138         PINO(LCD_M1,      LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 139         PINO(LCD_DC1,     LCD,     DISPA,       DISPB,     RSVD3,   RSVD4),
 140         PINI(HDMI_INT,    LCD,     HDMI,        RSVD2,     RSVD3,   RSVD4),
 141         PINI(DDC_SCL,     LCD,     I2C4,        RSVD2,     RSVD3,   RSVD4),
 142         PINI(DDC_SDA,     LCD,     I2C4,        RSVD2,     RSVD3,   RSVD4),
 143         PINI(CRT_HSYNC,   LCD,     CRT,         RSVD2,     RSVD3,   RSVD4),
 144         PINI(CRT_VSYNC,   LCD,     CRT,         RSVD2,     RSVD3,   RSVD4),
 145         PINI(VI_D0,       VI,      DDR,         RSVD2,     VI,      RSVD4),
 146         PINI(VI_D1,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 147         PINI(VI_D2,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 148         PINI(VI_D3,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 149         PINI(VI_D4,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 150         PINI(VI_D5,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 151         PINI(VI_D6,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 152         PINI(VI_D7,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 153         PINI(VI_D8,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 154         PINI(VI_D9,       VI,      DDR,         SDMMC2,    VI,      RSVD4),
 155         PINI(VI_D10,      VI,      DDR,         RSVD2,     VI,      RSVD4),
 156         PINI(VI_D11,      VI,      DDR,         RSVD2,     VI,      RSVD4),
 157         PINI(VI_PCLK,     VI,      RSVD1,       SDMMC2,    VI,      RSVD4),
 158         PINI(VI_MCLK,     VI,      VI,          VI,        VI,      VI),
 159         PINI(VI_VSYNC,    VI,      DDR,         RSVD2,     VI,      RSVD4),
 160         PINI(VI_HSYNC,    VI,      DDR,         RSVD2,     VI,      RSVD4),
 161         PINI(UART2_RXD,   UART,    UARTB,       SPDIF,     UARTA,   SPI4),
 162         PINI(UART2_TXD,   UART,    UARTB,       SPDIF,     UARTA,   SPI4),
 163         PINI(UART2_RTS_N, UART,    UARTA,       UARTB,     GMI,     SPI4),
 164         PINI(UART2_CTS_N, UART,    UARTA,       UARTB,     GMI,     SPI4),
 165         PINI(UART3_TXD,   UART,    UARTC,       RSVD2,     GMI,     RSVD4),
 166         PINI(UART3_RXD,   UART,    UARTC,       RSVD2,     GMI,     RSVD4),
 167         PINI(UART3_CTS_N, UART,    UARTC,       RSVD2,     GMI,     RSVD4),
 168         PINI(UART3_RTS_N, UART,    UARTC,       PWM0,      GMI,     RSVD4),
 169         PINI(GPIO_PU0,    UART,    OWR,         UARTA,     GMI,     RSVD4),
 170         PINI(GPIO_PU1,    UART,    RSVD1,       UARTA,     GMI,     RSVD4),
 171         PINI(GPIO_PU2,    UART,    RSVD1,       UARTA,     GMI,     RSVD4),
 172         PINI(GPIO_PU3,    UART,    PWM0,        UARTA,     GMI,     RSVD4),
 173         PINI(GPIO_PU4,    UART,    PWM1,        UARTA,     GMI,     RSVD4),
 174         PINI(GPIO_PU5,    UART,    PWM2,        UARTA,     GMI,     RSVD4),
 175         PINI(GPIO_PU6,    UART,    PWM3,        UARTA,     GMI,     RSVD4),
 176         PINI(GEN1_I2C_SDA, UART,   I2C1,        RSVD2,     RSVD3,   RSVD4),
 177         PINI(GEN1_I2C_SCL, UART,   I2C1,        RSVD2,     RSVD3,   RSVD4),
 178         PINI(DAP4_FS,     UART,    I2S3,        RSVD2,     GMI,     RSVD4),
 179         PINI(DAP4_DIN,    UART,    I2S3,        RSVD2,     GMI,     RSVD4),
 180         PINI(DAP4_DOUT,   UART,    I2S3,        RSVD2,     GMI,     RSVD4),
 181         PINI(DAP4_SCLK,   UART,    I2S3,        RSVD2,     GMI,     RSVD4),
 182         PINI(CLK3_OUT,    UART,    EXTPERIPH3,  RSVD2,     RSVD3,   RSVD4),
 183         PINI(CLK3_REQ,    UART,    DEV3,        RSVD2,     RSVD3,   RSVD4),
 184         PINI(GMI_WP_N,    GMI,     RSVD1,       NAND,      GMI,     GMI_ALT),
 185         PINI(GMI_IORDY,   GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 186         PINI(GMI_WAIT,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 187         PINI(GMI_ADV_N,   GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 188         PINI(GMI_CLK,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 189         PINI(GMI_CS0_N,   GMI,     RSVD1,       NAND,      GMI,     DTV),
 190         PINI(GMI_CS1_N,   GMI,     RSVD1,       NAND,      GMI,     DTV),
 191         PINI(GMI_CS2_N,   GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 192         PINI(GMI_CS3_N,   GMI,     RSVD1,       NAND,      GMI,     GMI_ALT),
 193         PINI(GMI_CS4_N,   GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 194         PINI(GMI_CS6_N,   GMI,     NAND,        NAND_ALT,  GMI,     SATA),
 195         PINI(GMI_CS7_N,   GMI,     NAND,        NAND_ALT,  GMI,     GMI_ALT),
 196         PINI(GMI_AD0,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 197         PINI(GMI_AD1,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 198         PINI(GMI_AD2,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 199         PINI(GMI_AD3,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 200         PINI(GMI_AD4,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 201         PINI(GMI_AD5,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 202         PINI(GMI_AD6,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 203         PINI(GMI_AD7,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 204         PINI(GMI_AD8,     GMI,     PWM0,        NAND,      GMI,     RSVD4),
 205         PINI(GMI_AD9,     GMI,     PWM1,        NAND,      GMI,     RSVD4),
 206         PINI(GMI_AD10,    GMI,     PWM2,        NAND,      GMI,     RSVD4),
 207         PINI(GMI_AD11,    GMI,     PWM3,        NAND,      GMI,     RSVD4),
 208         PINI(GMI_AD12,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 209         PINI(GMI_AD13,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 210         PINI(GMI_AD14,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 211         PINI(GMI_AD15,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 212         PINI(GMI_A16,     GMI,     UARTD,       SPI4,      GMI,     GMI_ALT),
 213         PINI(GMI_A17,     GMI,     UARTD,       SPI4,      GMI,     DTV),
 214         PINI(GMI_A18,     GMI,     UARTD,       SPI4,      GMI,     DTV),
 215         PINI(GMI_A19,     GMI,     UARTD,       SPI4,      GMI,     RSVD4),
 216         PINI(GMI_WR_N,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 217         PINI(GMI_OE_N,    GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 218         PINI(GMI_DQS,     GMI,     RSVD1,       NAND,      GMI,     RSVD4),
 219         PINI(GMI_RST_N,   GMI,     NAND,        NAND_ALT,  GMI,     RSVD4),
 220         PINI(GEN2_I2C_SCL, GMI,    I2C2,        HDCP,      GMI,     RSVD4),
 221         PINI(GEN2_I2C_SDA, GMI,    I2C2,        HDCP,      GMI,     RSVD4),
 222         PINI(SDMMC4_CLK,  SDMMC4,   RSVD1,      NAND,      GMI,     SDMMC4),
 223         PINI(SDMMC4_CMD,  SDMMC4,   I2C3,       NAND,      GMI,     SDMMC4),
 224         PINI(SDMMC4_DAT0, SDMMC4,   UARTE,      SPI3,      GMI,     SDMMC4),
 225         PINI(SDMMC4_DAT1, SDMMC4,   UARTE,      SPI3,      GMI,     SDMMC4),
 226         PINI(SDMMC4_DAT2, SDMMC4,   UARTE,      SPI3,      GMI,     SDMMC4),
 227         PINI(SDMMC4_DAT3, SDMMC4,   UARTE,      SPI3,      GMI,     SDMMC4),
 228         PINI(SDMMC4_DAT4, SDMMC4,   I2C3,       I2S4,      GMI,     SDMMC4),
 229         PINI(SDMMC4_DAT5, SDMMC4,   VGP3,       I2S4,      GMI,     SDMMC4),
 230         PINI(SDMMC4_DAT6, SDMMC4,   VGP4,       I2S4,      GMI,     SDMMC4),
 231         PINI(SDMMC4_DAT7, SDMMC4,   VGP5,       I2S4,      GMI,     SDMMC4),
 232         PINI(SDMMC4_RST_N, SDMMC4,  VGP6,       RSVD2,     RSVD3,   SDMMC4),
 233         PINI(CAM_MCLK,    CAM,     VI,          RSVD2,     VI_ALT2, SDMMC4),
 234         PINI(GPIO_PCC1,   CAM,     I2S4,        RSVD2,     RSVD3,   SDMMC4),
 235         PINI(GPIO_PBB0,   CAM,     I2S4,        RSVD2,     RSVD3,   SDMMC4),
 236         PINI(CAM_I2C_SCL, CAM,     VGP1,        I2C3,      RSVD3,   SDMMC4),
 237         PINI(CAM_I2C_SDA, CAM,     VGP2,        I2C3,      RSVD3,   SDMMC4),
 238         PINI(GPIO_PBB3,   CAM,     VGP3,        DISPA,     DISPB,   SDMMC4),
 239         PINI(GPIO_PBB4,   CAM,     VGP4,        DISPA,     DISPB,   SDMMC4),
 240         PINI(GPIO_PBB5,   CAM,     VGP5,        DISPA,     DISPB,   SDMMC4),
 241         PINI(GPIO_PBB6,   CAM,     VGP6,        DISPA,     DISPB,   SDMMC4),
 242         PINI(GPIO_PBB7,   CAM,     I2S4,        RSVD2,     RSVD3,   SDMMC4),
 243         PINI(GPIO_PCC2,   CAM,     I2S4,        RSVD2,     RSVD3,   RSVD4),
 244         PINI(JTAG_RTCK,   SYS,     RTCK,        RSVD2,     RSVD3,   RSVD4),
 245         PINI(PWR_I2C_SCL, SYS,     I2CPWR,      RSVD2,     RSVD3,   RSVD4),
 246         PINI(PWR_I2C_SDA, SYS,     I2CPWR,      RSVD2,     RSVD3,   RSVD4),
 247         PINI(KB_ROW0,     SYS,     KBC,         NAND,      RSVD3,   RSVD4),
 248         PINI(KB_ROW1,     SYS,     KBC,         NAND,      RSVD3,   RSVD4),
 249         PINI(KB_ROW2,     SYS,     KBC,         NAND,      RSVD3,   RSVD4),
 250         PINI(KB_ROW3,     SYS,     KBC,         NAND,      RSVD3,   RSVD4),
 251         PINI(KB_ROW4,     SYS,     KBC,         NAND,      TRACE,   RSVD4),
 252         PINI(KB_ROW5,     SYS,     KBC,         NAND,      TRACE,   OWR),
 253         PINI(KB_ROW6,     SYS,     KBC,         NAND,      SDMMC2,  MIO),
 254         PINI(KB_ROW7,     SYS,     KBC,         NAND,      SDMMC2,  MIO),
 255         PINI(KB_ROW8,     SYS,     KBC,         NAND,      SDMMC2,  MIO),
 256         PINI(KB_ROW9,     SYS,     KBC,         NAND,      SDMMC2,  MIO),
 257         PINI(KB_ROW10,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 258         PINI(KB_ROW11,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 259         PINI(KB_ROW12,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 260         PINI(KB_ROW13,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 261         PINI(KB_ROW14,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 262         PINI(KB_ROW15,    SYS,     KBC,         NAND,      SDMMC2,  MIO),
 263         PINI(KB_COL0,     SYS,     KBC,         NAND,      TRACE,   TEST),
 264         PINI(KB_COL1,     SYS,     KBC,         NAND,      TRACE,   TEST),
 265         PINI(KB_COL2,     SYS,     KBC,         NAND,      TRACE,   RSVD4),
 266         PINI(KB_COL3,     SYS,     KBC,         NAND,      TRACE,   RSVD4),
 267         PINI(KB_COL4,     SYS,     KBC,         NAND,      TRACE,   RSVD4),
 268         PINI(KB_COL5,     SYS,     KBC,         NAND,      TRACE,   RSVD4),
 269         PINI(KB_COL6,     SYS,     KBC,         NAND,      TRACE,   MIO),
 270         PINI(KB_COL7,     SYS,     KBC,         NAND,      TRACE,   MIO),
 271         PINI(CLK_32K_OUT, SYS,     BLINK,       RSVD2,     RSVD3,   RSVD4),
 272         PINI(SYS_CLK_REQ, SYS,     SYSCLK,      RSVD2,     RSVD3,   RSVD4),
 273         PINI(CORE_PWR_REQ, SYS,    CORE_PWR_REQ, RSVD2,    RSVD3,   RSVD4),
 274         PINI(CPU_PWR_REQ, SYS,     CPU_PWR_REQ, RSVD2,     RSVD3,   RSVD4),
 275         PINI(PWR_INT_N,   SYS,     PWR_INT_N,   RSVD2,     RSVD3,   RSVD4),
 276         PINI(CLK_32K_IN,  SYS,     CLK_32K_IN,  RSVD2,     RSVD3,   RSVD4),
 277         PINI(OWR,         SYS,     OWR,         CEC,       RSVD3,   RSVD4),
 278         PINI(DAP1_FS,     AUDIO,   I2S0,        HDA,       GMI,     SDMMC2),
 279         PINI(DAP1_DIN,    AUDIO,   I2S0,        HDA,       GMI,     SDMMC2),
 280         PINI(DAP1_DOUT,   AUDIO,   I2S0,        HDA,       GMI,     SDMMC2),
 281         PINI(DAP1_SCLK,   AUDIO,   I2S0,        HDA,       GMI,     SDMMC2),
 282         PINI(CLK1_REQ,    AUDIO,   DAP,         HDA,       RSVD3,   RSVD4),
 283         PINI(CLK1_OUT,    AUDIO,   EXTPERIPH1,  RSVD2,     RSVD3,   RSVD4),
 284         PINI(SPDIF_IN,    AUDIO,   SPDIF,       HDA,       I2C1,    SDMMC2),
 285         PINI(SPDIF_OUT,   AUDIO,   SPDIF,       RSVD2,     I2C1,    SDMMC2),
 286         PINI(DAP2_FS,     AUDIO,   I2S1,        HDA,       RSVD3,   GMI),
 287         PINI(DAP2_DIN,    AUDIO,   I2S1,        HDA,       RSVD3,   GMI),
 288         PINI(DAP2_DOUT,   AUDIO,   I2S1,        HDA,       RSVD3,   GMI),
 289         PINI(DAP2_SCLK,   AUDIO,   I2S1,        HDA,       RSVD3,   GMI),
 290         PINI(SPI2_MOSI,   AUDIO,   SPI6,        SPI2,      GMI,     GMI),
 291         PINI(SPI2_MISO,   AUDIO,   SPI6,        SPI2,      GMI,     GMI),
 292         PINI(SPI2_CS0_N,  AUDIO,   SPI6,        SPI2,      GMI,     GMI),
 293         PINI(SPI2_SCK,    AUDIO,   SPI6,        SPI2,      GMI,     GMI),
 294         PINI(SPI1_MOSI,   AUDIO,   SPI2,        SPI1,      SPI2_ALT, GMI),
 295         PINI(SPI1_SCK,    AUDIO,   SPI2,        SPI1,      SPI2_ALT, GMI),
 296         PINI(SPI1_CS0_N,  AUDIO,   SPI2,        SPI1,      SPI2_ALT, GMI),
 297         PINI(SPI1_MISO,   AUDIO,   SPI3,        SPI1,      SPI2_ALT, RSVD4),
 298         PINI(SPI2_CS1_N,  AUDIO,   SPI3,        SPI2,      SPI2_ALT, I2C1),
 299         PINI(SPI2_CS2_N,  AUDIO,   SPI3,        SPI2,      SPI2_ALT, I2C1),
 300         PINI(SDMMC3_CLK,  SDMMC3,  UARTA,       PWM2,      SDMMC3,  SPI3),
 301         PINI(SDMMC3_CMD,  SDMMC3,  UARTA,       PWM3,      SDMMC3,  SPI2),
 302         PINI(SDMMC3_DAT0, SDMMC3,  RSVD1,       RSVD2,     SDMMC3,  SPI3),
 303         PINI(SDMMC3_DAT1, SDMMC3,  RSVD1,       RSVD2,     SDMMC3,  SPI3),
 304         PINI(SDMMC3_DAT2, SDMMC3,  RSVD1,       PWM1,      SDMMC3,  SPI3),
 305         PINI(SDMMC3_DAT3, SDMMC3,  RSVD1,       PWM0,      SDMMC3,  SPI3),
 306         PINI(SDMMC3_DAT4, SDMMC3,  PWM1,        SPI4,      SDMMC3,  SPI2),
 307         PINI(SDMMC3_DAT5, SDMMC3,  PWM0,        SPI4,      SDMMC3,  SPI2),
 308         PINI(SDMMC3_DAT6, SDMMC3,  SPDIF,       SPI4,      SDMMC3,  SPI2),
 309         PINI(SDMMC3_DAT7, SDMMC3,  SPDIF,       SPI4,      SDMMC3,  SPI2),
 310         PINI(PEX_L0_PRSNT_N,    PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 311         PINI(PEX_L0_RST_N,      PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 312         PINI(PEX_L0_CLKREQ_N,   PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 313         PINI(PEX_WAKE_N,        PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 314         PINI(PEX_L1_PRSNT_N,    PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 315         PINI(PEX_L1_RST_N,      PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 316         PINI(PEX_L1_CLKREQ_N,   PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 317         PINI(PEX_L2_PRSNT_N,    PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 318         PINI(PEX_L2_RST_N,      PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 319         PINI(PEX_L2_CLKREQ_N,   PEXCTL,   PCIE, HDA,       RSVD3,   RSVD4),
 320         PINI(HDMI_CEC,          SYS,      CEC,  RSVD2,     RSVD3,   RSVD4),
 321 };
 322
 323 void pinmux_set_tristate(enum pmux_pingrp pin, int enable)
 324 {
 325         struct pmux_tri_ctlr *pmt =
 326                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 327         u32 *tri = &pmt->pmt_ctl[pin];
 328         u32 reg;
 329
 330         /* Error check on pin */
 331         assert(pmux_pingrp_isvalid(pin));
 332
 333         reg = readl(tri);
 334         if (enable)
 335                 reg |= PMUX_TRISTATE_MASK;
 336         else
 337                 reg &= ~PMUX_TRISTATE_MASK;
 338         writel(reg, tri);
 339 }
 340
 341 void pinmux_tristate_enable(enum pmux_pingrp pin)
 342 {
 343         pinmux_set_tristate(pin, 1);
 344 }
 345
 346 void pinmux_tristate_disable(enum pmux_pingrp pin)
 347 {
 348         pinmux_set_tristate(pin, 0);
 349 }
 350
 351 void pinmux_set_pullupdown(enum pmux_pingrp pin, enum pmux_pull pupd)
 352 {
 353         struct pmux_tri_ctlr *pmt =
 354                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 355         u32 *pull = &pmt->pmt_ctl[pin];
 356         u32 reg;
 357
 358         /* Error check on pin and pupd */
 359         assert(pmux_pingrp_isvalid(pin));
 360         assert(pmux_pin_pupd_isvalid(pupd));
 361
 362         reg = readl(pull);
 363         reg &= ~(0x3 << PMUX_PULL_SHIFT);
 364         reg |= (pupd << PMUX_PULL_SHIFT);
 365         writel(reg, pull);
 366 }
 367
 368 void pinmux_set_func(enum pmux_pingrp pin, enum pmux_func func)
 369 {
 370         struct pmux_tri_ctlr *pmt =
 371                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 372         u32 *muxctl = &pmt->pmt_ctl[pin];
 373         int i, mux = -1;
 374         u32 reg;
 375
 376         /* Error check on pin and func */
 377         assert(pmux_pingrp_isvalid(pin));
 378         assert(pmux_func_isvalid(func));
 379
 380         if (func & PMUX_FUNC_RSVD1) {
 381                 mux = func & 0x3;
 382         } else {
 383                 /* Search for the appropriate function */
 384                 for (i = 0; i < 4; i++) {
 385                         if (tegra_soc_pingroups[pin].funcs[i] == func) {
 386                                 mux = i;
 387                                 break;
 388                         }
 389                 }
 390         }
 391         assert(mux != -1);
 392
 393         reg = readl(muxctl);
 394         reg &= ~(0x3 << PMUX_MUXCTL_SHIFT);
 395         reg |= (mux << PMUX_MUXCTL_SHIFT);
 396         writel(reg, muxctl);
 397
 398 }
 399
 400 void pinmux_set_io(enum pmux_pingrp pin, enum pmux_pin_io io)
 401 {
 402         struct pmux_tri_ctlr *pmt =
 403                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 404         u32 *pin_io = &pmt->pmt_ctl[pin];
 405         u32 reg;
 406
 407         /* Error check on pin and io */
 408         assert(pmux_pingrp_isvalid(pin));
 409         assert(pmux_pin_io_isvalid(io));
 410
 411         reg = readl(pin_io);
 412         reg &= ~(0x1 << PMUX_IO_SHIFT);
 413         reg |= (io & 0x1) << PMUX_IO_SHIFT;
 414         writel(reg, pin_io);
 415 }
 416
 417 static int pinmux_set_lock(enum pmux_pingrp pin, enum pmux_pin_lock lock)
 418 {
 419         struct pmux_tri_ctlr *pmt =
 420                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 421         u32 *pin_lock = &pmt->pmt_ctl[pin];
 422         u32 reg;
 423
 424         /* Error check on pin and lock */
 425         assert(pmux_pingrp_isvalid(pin));
 426         assert(pmux_pin_lock_isvalid(lock));
 427
 428         if (lock == PMUX_PIN_LOCK_DEFAULT)
 429                 return 0;
 430
 431         reg = readl(pin_lock);
 432         reg &= ~(0x1 << PMUX_LOCK_SHIFT);
 433         if (lock == PMUX_PIN_LOCK_ENABLE)
 434                 reg |= (0x1 << PMUX_LOCK_SHIFT);
 435         else {
 436                 /* lock == DISABLE, which isn't possible */
 437                 printf("%s: Warning: lock == %d, DISABLE is not allowed!\n",
 438                         __func__, lock);
 439         }
 440         writel(reg, pin_lock);
 441
 442         return 0;
 443 }
 444
 445 static int pinmux_set_od(enum pmux_pingrp pin, enum pmux_pin_od od)
 446 {
 447         struct pmux_tri_ctlr *pmt =
 448                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 449         u32 *pin_od = &pmt->pmt_ctl[pin];
 450         u32 reg;
 451
 452         /* Error check on pin and od */
 453         assert(pmux_pingrp_isvalid(pin));
 454         assert(pmux_pin_od_isvalid(od));
 455
 456         if (od == PMUX_PIN_OD_DEFAULT)
 457                 return 0;
 458
 459         reg = readl(pin_od);
 460         reg &= ~(0x1 << PMUX_OD_SHIFT);
 461         if (od == PMUX_PIN_OD_ENABLE)
 462                 reg |= (0x1 << PMUX_OD_SHIFT);
 463         writel(reg, pin_od);
 464
 465         return 0;
 466 }
 467
 468 static int pinmux_set_ioreset(enum pmux_pingrp pin,
 469                                 enum pmux_pin_ioreset ioreset)
 470 {
 471         struct pmux_tri_ctlr *pmt =
 472                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 473         u32 *pin_ioreset = &pmt->pmt_ctl[pin];
 474         u32 reg;
 475
 476         /* Error check on pin and ioreset */
 477         assert(pmux_pingrp_isvalid(pin));
 478         assert(pmux_pin_ioreset_isvalid(ioreset));
 479
 480         if (ioreset == PMUX_PIN_IO_RESET_DEFAULT)
 481                 return 0;
 482
 483         reg = readl(pin_ioreset);
 484         reg &= ~(0x1 << PMUX_IO_RESET_SHIFT);
 485         if (ioreset == PMUX_PIN_IO_RESET_ENABLE)
 486                 reg |= (0x1 << PMUX_IO_RESET_SHIFT);
 487         writel(reg, pin_ioreset);
 488
 489         return 0;
 490 }
 491
 492 void pinmux_config_pingroup(struct pingroup_config *config)
 493 {
 494         enum pmux_pingrp pin = config->pingroup;
 495
 496         pinmux_set_func(pin, config->func);
 497         pinmux_set_pullupdown(pin, config->pull);
 498         pinmux_set_tristate(pin, config->tristate);
 499         pinmux_set_io(pin, config->io);
 500         pinmux_set_lock(pin, config->lock);
 501         pinmux_set_od(pin, config->od);
 502         pinmux_set_ioreset(pin, config->ioreset);
 503 }
 504
 505 void pinmux_config_table(struct pingroup_config *config, int len)
 506 {
 507         int i;
 508
 509         for (i = 0; i < len; i++)
 510                 pinmux_config_pingroup(&config[i]);
 511 }
 512
 513 static int padgrp_set_drvup_slwf(enum pdrive_pingrp pad,
 514                                 int slwf)
 515 {
 516         struct pmux_tri_ctlr *pmt =
 517                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 518         u32 *pad_slwf = &pmt->pmt_drive[pad];
 519         u32 reg;
 520
 521         /* Error check on pad and slwf */
 522         assert(pmux_padgrp_isvalid(pad));
 523         assert(pmux_pad_slw_isvalid(slwf));
 524
 525         /* NONE means unspecified/do not change/use POR value */
 526         if (slwf == PGRP_SLWF_NONE)
 527                 return 0;
 528
 529         reg = readl(pad_slwf);
 530         reg &= ~PGRP_SLWF_MASK;
 531         reg |= (slwf << PGRP_SLWF_SHIFT);
 532         writel(reg, pad_slwf);
 533
 534         return 0;
 535 }
 536
 537 static int padgrp_set_drvdn_slwr(enum pdrive_pingrp pad, int slwr)
 538 {
 539         struct pmux_tri_ctlr *pmt =
 540                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 541         u32 *pad_slwr = &pmt->pmt_drive[pad];
 542         u32 reg;
 543
 544         /* Error check on pad and slwr */
 545         assert(pmux_padgrp_isvalid(pad));
 546         assert(pmux_pad_slw_isvalid(slwr));
 547
 548         /* NONE means unspecified/do not change/use POR value */
 549         if (slwr == PGRP_SLWR_NONE)
 550                 return 0;
 551
 552         reg = readl(pad_slwr);
 553         reg &= ~PGRP_SLWR_MASK;
 554         reg |= (slwr << PGRP_SLWR_SHIFT);
 555         writel(reg, pad_slwr);
 556
 557         return 0;
 558 }
 559
 560 static int padgrp_set_drvup(enum pdrive_pingrp pad, int drvup)
 561 {
 562         struct pmux_tri_ctlr *pmt =
 563                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 564         u32 *pad_drvup = &pmt->pmt_drive[pad];
 565         u32 reg;
 566
 567         /* Error check on pad and drvup */
 568         assert(pmux_padgrp_isvalid(pad));
 569         assert(pmux_pad_drv_isvalid(drvup));
 570
 571         /* NONE means unspecified/do not change/use POR value */
 572         if (drvup == PGRP_DRVUP_NONE)
 573                 return 0;
 574
 575         reg = readl(pad_drvup);
 576         reg &= ~PGRP_DRVUP_MASK;
 577         reg |= (drvup << PGRP_DRVUP_SHIFT);
 578         writel(reg, pad_drvup);
 579
 580         return 0;
 581 }
 582
 583 static int padgrp_set_drvdn(enum pdrive_pingrp pad, int drvdn)
 584 {
 585         struct pmux_tri_ctlr *pmt =
 586                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 587         u32 *pad_drvdn = &pmt->pmt_drive[pad];
 588         u32 reg;
 589
 590         /* Error check on pad and drvdn */
 591         assert(pmux_padgrp_isvalid(pad));
 592         assert(pmux_pad_drv_isvalid(drvdn));
 593
 594         /* NONE means unspecified/do not change/use POR value */
 595         if (drvdn == PGRP_DRVDN_NONE)
 596                 return 0;
 597
 598         reg = readl(pad_drvdn);
 599         reg &= ~PGRP_DRVDN_MASK;
 600         reg |= (drvdn << PGRP_DRVDN_SHIFT);
 601         writel(reg, pad_drvdn);
 602
 603         return 0;
 604 }
 605
 606 static int padgrp_set_lpmd(enum pdrive_pingrp pad, enum pgrp_lpmd lpmd)
 607 {
 608         struct pmux_tri_ctlr *pmt =
 609                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 610         u32 *pad_lpmd = &pmt->pmt_drive[pad];
 611         u32 reg;
 612
 613         /* Error check pad and lpmd value */
 614         assert(pmux_padgrp_isvalid(pad));
 615         assert(pmux_pad_lpmd_isvalid(lpmd));
 616
 617         /* NONE means unspecified/do not change/use POR value */
 618         if (lpmd == PGRP_LPMD_NONE)
 619                 return 0;
 620
 621         reg = readl(pad_lpmd);
 622         reg &= ~PGRP_LPMD_MASK;
 623         reg |= (lpmd << PGRP_LPMD_SHIFT);
 624         writel(reg, pad_lpmd);
 625
 626         return 0;
 627 }
 628
 629 static int padgrp_set_schmt(enum pdrive_pingrp pad, enum pgrp_schmt schmt)
 630 {
 631         struct pmux_tri_ctlr *pmt =
 632                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 633         u32 *pad_schmt = &pmt->pmt_drive[pad];
 634         u32 reg;
 635
 636         /* Error check pad */
 637         assert(pmux_padgrp_isvalid(pad));
 638
 639         reg = readl(pad_schmt);
 640         reg &= ~(1 << PGRP_SCHMT_SHIFT);
 641         if (schmt == PGRP_SCHMT_ENABLE)
 642                 reg |= (0x1 << PGRP_SCHMT_SHIFT);
 643         writel(reg, pad_schmt);
 644
 645         return 0;
 646 }
 647 static int padgrp_set_hsm(enum pdrive_pingrp pad,
 648                         enum pgrp_hsm hsm)
 649 {
 650         struct pmux_tri_ctlr *pmt =
 651                         (struct pmux_tri_ctlr *)NV_PA_APB_MISC_BASE;
 652         u32 *pad_hsm = &pmt->pmt_drive[pad];
 653         u32 reg;
 654
 655         /* Error check pad */
 656         assert(pmux_padgrp_isvalid(pad));
 657
 658         reg = readl(pad_hsm);
 659         reg &= ~(1 << PGRP_HSM_SHIFT);
 660         if (hsm == PGRP_HSM_ENABLE)
 661                 reg |= (0x1 << PGRP_HSM_SHIFT);
 662         writel(reg, pad_hsm);
 663
 664         return 0;
 665 }
 666
 667 void padctrl_config_pingroup(struct padctrl_config *config)
 668 {
 669         enum pdrive_pingrp pad = config->padgrp;
 670
 671         padgrp_set_drvup_slwf(pad, config->slwf);
 672         padgrp_set_drvdn_slwr(pad, config->slwr);
 673         padgrp_set_drvup(pad, config->drvup);
 674         padgrp_set_drvdn(pad, config->drvdn);
 675         padgrp_set_lpmd(pad, config->lpmd);
 676         padgrp_set_schmt(pad, config->schmt);
 677         padgrp_set_hsm(pad, config->hsm);
 678 }
 679
 680 void padgrp_config_table(struct padctrl_config *config, int len)
 681 {
 682         int i;
 683
 684         for (i = 0; i < len; i++)
 685                 padctrl_config_pingroup(&config[i]);
 686 }