arch/arm/include/asm/imx-common/iomux-v3.h

   1 /*
   2  * Based on Linux i.MX iomux-v3.h file:
   3  * Copyright (C) 2009 by Jan Weitzel Phytec Messtechnik GmbH,
   4  *                      <armlinux@phytec.de>
   5  *
   6  * Copyright (C) 2011 Freescale Semiconductor, Inc.
   7  *
   8  * SPDX-License-Identifier:     GPL-2.0+
   9  */
  10
  11 #ifndef __ASM_ARCH_IOMUX_V3_H__
  12 #define __ASM_ARCH_IOMUX_V3_H__
  13
  14 #include <common.h>
  15
  16 /*
  17  *      build IOMUX_PAD structure
  18  *
  19  * This iomux scheme is based around pads, which are the physical balls
  20  * on the processor.
  21  *
  22  * - Each pad has a pad control register (IOMUXC_SW_PAD_CTRL_x) which controls
  23  *   things like driving strength and pullup/pulldown.
  24  * - Each pad can have but not necessarily does have an output routing register
  25  *   (IOMUXC_SW_MUX_CTL_PAD_x).
  26  * - Each pad can have but not necessarily does have an input routing register
  27  *   (IOMUXC_x_SELECT_INPUT)
  28  *
  29  * The three register sets do not have a fixed offset to each other,
  30  * hence we order this table by pad control registers (which all pads
  31  * have) and put the optional i/o routing registers into additional
  32  * fields.
  33  *
  34  * The naming convention for the pad modes is SOC_PAD_<padname>__<padmode>
  35  * If <padname> or <padmode> refers to a GPIO, it is named GPIO_<unit>_<num>
  36  *
  37  * IOMUX/PAD Bit field definitions
  38  *
  39  * MUX_CTRL_OFS:                 0..11 (12)
  40  * PAD_CTRL_OFS:                12..23 (12)
  41  * SEL_INPUT_OFS:               24..35 (12)
  42  * MUX_MODE + SION:             36..40  (5)
  43  * PAD_CTRL + PAD_CTRL_VALID:   41..58 (18)
  44  * SEL_INP:                     59..61  (3)
  45  * reserved:                    62..63  (2)
  46 */
  47
  48 typedef u64 iomux_v3_cfg_t;
  49
  50 #define MUX_CTRL_OFS_SHIFT      0
  51 #define MUX_CTRL_OFS_MASK       ((iomux_v3_cfg_t)0xfff << MUX_CTRL_OFS_SHIFT)
  52 #define MUX_PAD_CTRL_OFS_SHIFT  12
  53 #define MUX_PAD_CTRL_OFS_MASK   ((iomux_v3_cfg_t)0xfff << \
  54         MUX_PAD_CTRL_OFS_SHIFT)
  55 #define MUX_SEL_INPUT_OFS_SHIFT 24
  56 #define MUX_SEL_INPUT_OFS_MASK  ((iomux_v3_cfg_t)0xfff << \
  57         MUX_SEL_INPUT_OFS_SHIFT)
  58
  59 #define MUX_MODE_SHIFT          36
  60 #define MUX_MODE_MASK           ((iomux_v3_cfg_t)0x1f << MUX_MODE_SHIFT)
  61 #define MUX_PAD_CTRL_SHIFT      41
  62 #define MUX_PAD_CTRL_MASK       ((iomux_v3_cfg_t)0x1ffff << MUX_PAD_CTRL_SHIFT)
  63 #define MUX_SEL_INPUT_SHIFT     59
  64 #define MUX_SEL_INPUT_MASK      ((iomux_v3_cfg_t)0x7 << MUX_SEL_INPUT_SHIFT)
  65
  66 #define __MUX_PAD_CTRL(x)       ((x) | __PAD_CTRL_VALID)
  67 #define MUX_PAD_CTRL(x)         (((iomux_v3_cfg_t)__MUX_PAD_CTRL(x) << \
  68                                                 MUX_PAD_CTRL_SHIFT))
  69
  70 #define IOMUX_PAD(pad_ctrl_ofs, mux_ctrl_ofs, mux_mode, sel_input_ofs,  \
  71                 sel_input, pad_ctrl)                                    \
  72         (((iomux_v3_cfg_t)(mux_ctrl_ofs) << MUX_CTRL_OFS_SHIFT)     |   \
  73         ((iomux_v3_cfg_t)(mux_mode)      << MUX_MODE_SHIFT)         |   \
  74         ((iomux_v3_cfg_t)(pad_ctrl_ofs)  << MUX_PAD_CTRL_OFS_SHIFT) |   \
  75         ((iomux_v3_cfg_t)(pad_ctrl)      << MUX_PAD_CTRL_SHIFT)     |   \
  76         ((iomux_v3_cfg_t)(sel_input_ofs) << MUX_SEL_INPUT_OFS_SHIFT)|   \
  77         ((iomux_v3_cfg_t)(sel_input)     << MUX_SEL_INPUT_SHIFT))
  78
  79 #define NEW_PAD_CTRL(cfg, pad)  (((cfg) & ~MUX_PAD_CTRL_MASK) | \
  80                                         MUX_PAD_CTRL(pad))
  81
  82 #define __NA_                   0x000
  83 #define NO_MUX_I                0
  84 #define NO_PAD_I                0
  85
  86 #define NO_MUX_I                0
  87 #define NO_PAD_I                0
  88
  89 #define NO_PAD_CTRL             0
  90 #define __PAD_CTRL_VALID        (1 << 17)
  91 #define PAD_CTRL_VALID          ((iomux_v3_cfg_t)__PAD_CTRL_VALID << MUX_PAD_CTRL_SHIFT)
  92
  93 #ifdef CONFIG_MX6
  94
  95 #define PAD_CTL_HYS             __MUX_PAD_CTRL(1 << 16)
  96
  97 #define PAD_CTL_PUS_100K_DOWN   __MUX_PAD_CTRL(0 << 14 | PAD_CTL_PUE)
  98 #define PAD_CTL_PUS_47K_UP      __MUX_PAD_CTRL(1 << 14 | PAD_CTL_PUE)
  99 #define PAD_CTL_PUS_100K_UP     __MUX_PAD_CTRL(2 << 14 | PAD_CTL_PUE)
 100 #define PAD_CTL_PUS_22K_UP      __MUX_PAD_CTRL(3 << 14 | PAD_CTL_PUE)
 101 #define PAD_CTL_PUE             __MUX_PAD_CTRL(1 << 13 | PAD_CTL_PKE)
 102 #define PAD_CTL_PKE             __MUX_PAD_CTRL(1 << 12)
 103
 104 #define PAD_CTL_ODE             __MUX_PAD_CTRL(1 << 11)
 105
 106 #define PAD_CTL_SPEED_LOW       __MUX_PAD_CTRL(1 << 6)
 107 #define PAD_CTL_SPEED_MED       __MUX_PAD_CTRL(2 << 6)
 108 #define PAD_CTL_SPEED_HIGH      __MUX_PAD_CTRL(3 << 6)
 109
 110 #define PAD_CTL_DSE_DISABLE     __MUX_PAD_CTRL(0 << 3)
 111 #define PAD_CTL_DSE_240ohm      __MUX_PAD_CTRL(1 << 3)
 112 #define PAD_CTL_DSE_120ohm      __MUX_PAD_CTRL(2 << 3)
 113 #define PAD_CTL_DSE_80ohm       __MUX_PAD_CTRL(3 << 3)
 114 #define PAD_CTL_DSE_60ohm       __MUX_PAD_CTRL(4 << 3)
 115 #define PAD_CTL_DSE_48ohm       __MUX_PAD_CTRL(5 << 3)
 116 #define PAD_CTL_DSE_40ohm       __MUX_PAD_CTRL(6 << 3)
 117 #define PAD_CTL_DSE_34ohm       __MUX_PAD_CTRL(7 << 3)
 118
 119 #elif defined(CONFIG_VF610)
 120
 121 #define PAD_MUX_MODE_SHIFT      20
 122
 123 #define PAD_CTL_SPEED_MED       __MUX_PAD_CTRL(1 << 12)
 124 #define PAD_CTL_SPEED_HIGH      __MUX_PAD_CTRL(3 << 12)
 125
 126 #define PAD_CTL_DSE_50ohm       __MUX_PAD_CTRL(3 << 6)
 127 #define PAD_CTL_DSE_25ohm       __MUX_PAD_CTRL(6 << 6)
 128 #define PAD_CTL_DSE_20ohm       __MUX_PAD_CTRL(7 << 6)
 129
 130 #define PAD_CTL_PUS_47K_UP      __MUX_PAD_CTRL(1 << 4 | PAD_CTL_PUE)
 131 #define PAD_CTL_PUS_100K_UP     __MUX_PAD_CTRL(2 << 4 | PAD_CTL_PUE)
 132 #define PAD_CTL_PKE             __MUX_PAD_CTRL(1 << 3)
 133 #define PAD_CTL_PUE             __MUX_PAD_CTRL(1 << 2 | PAD_CTL_PKE)
 134
 135 #define PAD_CTL_OBE_IBE_ENABLE  __MUX_PAD_CTRL(3 << 0)
 136
 137 #else
 138
 139 #define PAD_CTL_DVS             __MUX_PAD_CTRL(1 << 13)
 140 #define PAD_CTL_INPUT_DDR       __MUX_PAD_CTRL(1 << 9)
 141 #define PAD_CTL_HYS             __MUX_PAD_CTRL(1 << 8)
 142
 143 #define PAD_CTL_PKE             __MUX_PAD_CTRL(1 << 7)
 144 #define PAD_CTL_PUE             __MUX_PAD_CTRL(1 << 6 | PAD_CTL_PKE)
 145 #define PAD_CTL_PUS_100K_DOWN   __MUX_PAD_CTRL(0 << 4 | PAD_CTL_PUE)
 146 #define PAD_CTL_PUS_47K_UP      __MUX_PAD_CTRL(1 << 4 | PAD_CTL_PUE)
 147 #define PAD_CTL_PUS_100K_UP     __MUX_PAD_CTRL(2 << 4 | PAD_CTL_PUE)
 148 #define PAD_CTL_PUS_22K_UP      __MUX_PAD_CTRL(3 << 4 | PAD_CTL_PUE)
 149
 150 #define PAD_CTL_ODE             __MUX_PAD_CTRL(1 << 3)
 151
 152 #define PAD_CTL_DSE_LOW         __MUX_PAD_CTRL(0 << 1)
 153 #define PAD_CTL_DSE_MED         __MUX_PAD_CTRL(1 << 1)
 154 #define PAD_CTL_DSE_HIGH        __MUX_PAD_CTRL(2 << 1)
 155 #define PAD_CTL_DSE_MAX         __MUX_PAD_CTRL(3 << 1)
 156
 157 #endif
 158
 159 #define PAD_CTL_SRE_SLOW        __MUX_PAD_CTRL(0 << 0)
 160 #define PAD_CTL_SRE_FAST        __MUX_PAD_CTRL(1 << 0)
 161
 162 #define IOMUX_CONFIG_SION       0x10
 163
 164 #define GPIO_PIN_MASK           0x1f
 165 #define GPIO_PORT_SHIFT         5
 166 #define GPIO_PORT_MASK          (0x7 << GPIO_PORT_SHIFT)
 167 #define GPIO_PORTA              (0 << GPIO_PORT_SHIFT)
 168 #define GPIO_PORTB              (1 << GPIO_PORT_SHIFT)
 169 #define GPIO_PORTC              (2 << GPIO_PORT_SHIFT)
 170 #define GPIO_PORTD              (3 << GPIO_PORT_SHIFT)
 171 #define GPIO_PORTE              (4 << GPIO_PORT_SHIFT)
 172 #define GPIO_PORTF              (5 << GPIO_PORT_SHIFT)
 173
 174 void imx_iomux_v3_setup_pad(iomux_v3_cfg_t pad);
 175 void imx_iomux_v3_setup_multiple_pads(iomux_v3_cfg_t const *pad_list,
 176                                      unsigned count);
 177
 178 #endif  /* __ASM_ARCH_IOMUX_V3_H__*/