arch/arm/mach-uniphier/ph1-ld4/sbc_init.c

   1 /*
   2  * Copyright (C) 2011-2015 Masahiro Yamada <yamada.masahiro@socionext.com>
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <common.h>
   8 #include <linux/io.h>
   9 #include <mach/sbc-regs.h>
  10 #include <mach/sg-regs.h>
  11
  12 void sbc_init(void)
  13 {
  14         u32 tmp;
  15
  16         /* system bus output enable */
  17         tmp = readl(PC0CTRL);
  18         tmp &= 0xfffffcff;
  19         writel(tmp, PC0CTRL);
  20
  21         /* XECS1: sub/boot memory (boot swap = off/on) */
  22         writel(SBCTRL0_SAVEPIN_MEM_VALUE, SBCTRL10);
  23         writel(SBCTRL1_SAVEPIN_MEM_VALUE, SBCTRL11);
  24         writel(SBCTRL2_SAVEPIN_MEM_VALUE, SBCTRL12);
  25         writel(SBCTRL4_SAVEPIN_MEM_VALUE, SBCTRL14);
  26
  27 #if !defined(CONFIG_SPL_BUILD)
  28         /* XECS0: boot/sub memory (boot swap = off/on) */
  29         writel(SBCTRL0_SAVEPIN_MEM_VALUE, SBCTRL00);
  30         writel(SBCTRL1_SAVEPIN_MEM_VALUE, SBCTRL01);
  31         writel(SBCTRL2_SAVEPIN_MEM_VALUE, SBCTRL02);
  32         writel(SBCTRL4_SAVEPIN_MEM_VALUE, SBCTRL04);
  33 #endif
  34         /* XECS3: peripherals */
  35         writel(SBCTRL0_SAVEPIN_PERI_VALUE, SBCTRL30);
  36         writel(SBCTRL1_SAVEPIN_PERI_VALUE, SBCTRL31);
  37         writel(SBCTRL2_SAVEPIN_PERI_VALUE, SBCTRL32);
  38         writel(SBCTRL4_SAVEPIN_PERI_VALUE, SBCTRL34);
  39
  40         /* base address regsiters */
  41         writel(0x0000bc01, SBBASE0);
  42         writel(0x0400bc01, SBBASE1);
  43         writel(0x0800bf01, SBBASE3);
  44
  45 #if !defined(CONFIG_SPL_BUILD)
  46         /* enable access to sub memory when boot swap is on */
  47         sg_set_pinsel(155, 1); /* PORT24 -> XECS0 */
  48 #endif
  49         sg_set_pinsel(156, 1); /* PORT25 -> XECS3 */
  50 }