board/amcc/ocotea/init.S

   1 /*
   2  *  Copyright (C) 2002 Scott McNutt <smcnutt@artesyncp.com>
   3  *
   4  * SPDX-License-Identifier:     GPL-2.0+
   5  */
   6
   7 #include <ppc_asm.tmpl>
   8 #include <config.h>
   9 #include <asm/mmu.h>
  10 #include <asm/ppc4xx.h>
  11
  12 /**************************************************************************
  13  * TLB TABLE
  14  *
  15  * This table is used by the cpu boot code to setup the initial tlb
  16  * entries. Rather than make broad assumptions in the cpu source tree,
  17  * this table lets each board set things up however they like.
  18  *
  19  *  Pointer to the table is returned in r1
  20  *
  21  *************************************************************************/
  22
  23         .section .bootpg,"ax"
  24         .globl tlbtab
  25
  26 tlbtab:
  27         tlbtab_start
  28
  29         tlbentry(0xf0000000, SZ_256M, 0xf0000000, 1, AC_RWX | SA_IG)
  30
  31         /*
  32          * TLB entries for SDRAM are not needed on this platform.
  33          * They are dynamically generated in the SPD DDR(2) detection
  34          * routine.
  35          */
  36
  37         tlbentry(CONFIG_SYS_PERIPHERAL_BASE, SZ_256M, 0x40000000, 1, AC_RW | SA_IG)
  38         tlbentry(CONFIG_SYS_ISRAM_BASE, SZ_4K, 0x80000000, 0, AC_RWX)
  39         tlbentry(CONFIG_SYS_ISRAM_BASE + 0x1000, SZ_4K, 0x80001000, 0, AC_RWX)
  40         tlbentry(CONFIG_SYS_PCI_BASE, SZ_256M, 0x00000000, 2, AC_RW | SA_IG)
  41         tlbentry(CONFIG_SYS_PCI_MEMBASE, SZ_256M, 0x00000000, 3, AC_RW | SA_IG)
  42         tlbtab_end