board/esd/pmc405/pmc405.c

   1 /*
   2  * (C) Copyright 2001-2003
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * (C) Copyright 2005-2009
   6  * Matthias Fuchs, esd gmbh germany, matthias.fuchs@esd-electronics.com
   7  *
   8  * See file CREDITS for list of people who contributed to this
   9  * project.
  10  *
  11  * This program is free software; you can redistribute it and/or
  12  * modify it under the terms of the GNU General Public License as
  13  * published by the Free Software Foundation; either version 2 of
  14  * the License, or (at your option) any later version.
  15  *
  16  * This program is distributed in the hope that it will be useful,
  17  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  18  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19  * GNU General Public License for more details.
  20  *
  21  * You should have received a copy of the GNU General Public License
  22  * along with this program; if not, write to the Free Software
  23  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  24  * MA 02111-1307 USA
  25  */
  26
  27 #include <common.h>
  28 #include <asm/processor.h>
  29 #include <asm/io.h>
  30 #include <command.h>
  31 #include <malloc.h>
  32
  33 DECLARE_GLOBAL_DATA_PTR;
  34
  35 extern void lxt971_no_sleep(void);
  36
  37 int board_early_init_f (void)
  38 {
  39         /*
  40          * IRQ 0-15  405GP internally generated; active high; level sensitive
  41          * IRQ 16    405GP internally generated; active low; level sensitive
  42          * IRQ 17-24 RESERVED
  43          * IRQ 25 (EXT IRQ 0) CAN0; active low; level sensitive
  44          * IRQ 26 (EXT IRQ 1) SER0 ; active low; level sensitive
  45          * IRQ 27 (EXT IRQ 2) SER1; active low; level sensitive
  46          * IRQ 28 (EXT IRQ 3) FPGA 0; active low; level sensitive
  47          * IRQ 29 (EXT IRQ 4) FPGA 1; active low; level sensitive
  48          * IRQ 30 (EXT IRQ 5) PCI INTA; active low; level sensitive
  49          * IRQ 31 (EXT IRQ 6) COMPACT FLASH; active high; level sensitive
  50          */
  51         mtdcr(UIC0SR, 0xFFFFFFFF); /* clear all ints */
  52         mtdcr(UIC0ER, 0x00000000); /* disable all ints */
  53         mtdcr(UIC0CR, 0x00000000); /* set all to be non-critical*/
  54         mtdcr(UIC0PR, 0xFFFFFF81); /* set int polarities */
  55         mtdcr(UIC0TR, 0x10000000); /* set int trigger levels */
  56         mtdcr(UIC0VCR, 0x00000001); /* set vect base=0, INT0 highest priority */
  57         mtdcr(UIC0SR, 0xFFFFFFFF); /* clear all ints */
  58
  59         /*
  60          * EBC Configuration Register:
  61          * set ready timeout to 512 ebc-clks -> ca. 15 us
  62          */
  63         mtebc (EBC0_CFG, 0xa8400000);
  64
  65         /*
  66          * Setup GPIO pins
  67          */
  68         mtdcr(CPC0_CR0, mfdcr(CPC0_CR0) | ((CONFIG_SYS_FPGA_INIT |
  69                                         CONFIG_SYS_FPGA_DONE |
  70                                         CONFIG_SYS_XEREADY |
  71                                         CONFIG_SYS_NONMONARCH |
  72                                         CONFIG_SYS_REV1_2) << 5));
  73
  74         if (!(in_be32((void *)GPIO0_IR) & CONFIG_SYS_REV1_2)) {
  75                 /* rev 1.2 boards */
  76                 mtdcr(CPC0_CR0, mfdcr(CPC0_CR0) | ((CONFIG_SYS_INTA_FAKE |
  77                                                 CONFIG_SYS_SELF_RST) << 5));
  78         }
  79
  80         out_be32((void *)GPIO0_OR, CONFIG_SYS_VPEN);
  81         /* setup for output */
  82         out_be32((void *)GPIO0_TCR, CONFIG_SYS_FPGA_PRG | CONFIG_SYS_FPGA_CLK |
  83                  CONFIG_SYS_FPGA_DATA | CONFIG_SYS_XEREADY | CONFIG_SYS_VPEN);
  84
  85         /*
  86          * - check if rev1_2 is low, then:
  87          * - set/reset CONFIG_SYS_INTA_FAKE/CONFIG_SYS_SELF_RST
  88          *   in TCR to assert INTA# or SELFRST#
  89          */
  90         return 0;
  91 }
  92
  93 int misc_init_r (void)
  94 {
  95         /* adjust flash start and offset */
  96         gd->bd->bi_flashstart = 0 - gd->bd->bi_flashsize;
  97         gd->bd->bi_flashoffset = 0;
  98
  99         /* deassert EREADY# */
 100         out_be32((void *)GPIO0_OR,
 101                  in_be32((void *)GPIO0_OR) | CONFIG_SYS_XEREADY);
 102         return (0);
 103 }
 104
 105 ushort pmc405_pci_subsys_deviceid(void)
 106 {
 107         ulong val;
 108
 109         val = in_be32((void *)GPIO0_IR);
 110         if (!(val & CONFIG_SYS_REV1_2)) { /* low=rev1.2 */
 111                 /* check monarch# signal */
 112                 if (val & CONFIG_SYS_NONMONARCH)
 113                         return CONFIG_SYS_PCI_SUBSYS_DEVICEID_NONMONARCH;
 114                 return CONFIG_SYS_PCI_SUBSYS_DEVICEID_MONARCH;
 115         }
 116         return CONFIG_SYS_PCI_SUBSYS_DEVICEID_NONMONARCH;
 117 }
 118
 119 /*
 120  * Check Board Identity
 121  */
 122 int checkboard (void)
 123 {
 124         ulong val;
 125         char str[64];
 126         int i = getenv_f("serial#", str, sizeof(str));
 127
 128         puts ("Board: ");
 129
 130         if (i == -1)
 131                 puts ("### No HW ID - assuming PMC405");
 132         else
 133                 puts(str);
 134
 135         val = in_be32((void *)GPIO0_IR);
 136         if (!(val & CONFIG_SYS_REV1_2)) { /* low=rev1.2 */
 137                 puts(" rev1.2 (");
 138                 if (val & CONFIG_SYS_NONMONARCH) /* monarch# signal */
 139                         puts("non-");
 140                 puts("monarch)");
 141         } else
 142                 puts(" <=rev1.1");
 143
 144         putc ('\n');
 145
 146         return 0;
 147 }
 148
 149 void reset_phy(void)
 150 {
 151 #ifdef CONFIG_LXT971_NO_SLEEP
 152
 153         /*
 154          * Disable sleep mode in LXT971
 155          */
 156         lxt971_no_sleep();
 157 #endif
 158 }