board/genesi/mx51_efikamx/efikamx.c

   1 /*
   2  * Copyright (C) 2009 Freescale Semiconductor, Inc.
   3  * Copyright (C) 2010 Marek Vasut <marek.vasut@gmail.com>
   4  * Copyright (C) 2009-2012 Genesi USA, Inc.
   5  *
   6  * SPDX-License-Identifier:     GPL-2.0+
   7  */
   8
   9 #include <common.h>
  10 #include <asm/io.h>
  11 #include <asm/arch/iomux-mx51.h>
  12 #include <asm/gpio.h>
  13 #include <asm/errno.h>
  14 #include <asm/arch/sys_proto.h>
  15 #include <asm/arch/crm_regs.h>
  16 #include <asm/arch/clock.h>
  17 #include <asm/imx-common/spi.h>
  18 #include <i2c.h>
  19 #include <mmc.h>
  20 #include <fsl_esdhc.h>
  21 #include <power/pmic.h>
  22 #include <fsl_pmic.h>
  23 #include <mc13892.h>
  24
  25 DECLARE_GLOBAL_DATA_PTR;
  26
  27 /*
  28  * Compile-time error checking
  29  */
  30 #ifndef CONFIG_MXC_SPI
  31 #error "CONFIG_MXC_SPI not set, this is essential for board's operation!"
  32 #endif
  33
  34 /*
  35  * Board revisions
  36  *
  37  * Note that we get these revisions here for convenience, but we only set
  38  * up for the production model Smarttop (1.3) and Smartbook (2.0).
  39  *
  40  */
  41 #define EFIKAMX_BOARD_REV_11    0x1
  42 #define EFIKAMX_BOARD_REV_12    0x2
  43 #define EFIKAMX_BOARD_REV_13    0x3
  44 #define EFIKAMX_BOARD_REV_14    0x4
  45
  46 #define EFIKASB_BOARD_REV_13    0x1
  47 #define EFIKASB_BOARD_REV_20    0x2
  48
  49 /*
  50  * Board identification
  51  */
  52 static u32 get_mx_rev(void)
  53 {
  54         u32 rev = 0;
  55         /*
  56          * Retrieve board ID:
  57          *
  58          *  gpio: 16 17 11
  59          *  ==============
  60          *      r1.1:  1+ 1  1
  61          *      r1.2:  1  1  0
  62          *      r1.3:  1  0  1
  63          *      r1.4:  1  0  0
  64          *
  65          * + note: r1.1 does not strap this pin properly so it needs to
  66          *         be hacked or ignored.
  67          */
  68
  69         /* set to 1 in order to get correct value on board rev 1.1 */
  70         gpio_direction_output(IMX_GPIO_NR(3, 16), 1);
  71         gpio_direction_input(IMX_GPIO_NR(3, 11));
  72         gpio_direction_input(IMX_GPIO_NR(3, 16));
  73         gpio_direction_input(IMX_GPIO_NR(3, 17));
  74
  75         rev |= (!!gpio_get_value(IMX_GPIO_NR(3, 16))) << 0;
  76         rev |= (!!gpio_get_value(IMX_GPIO_NR(3, 17))) << 1;
  77         rev |= (!!gpio_get_value(IMX_GPIO_NR(3, 11))) << 2;
  78
  79         return (~rev & 0x7) + 1;
  80 }
  81
  82 static iomux_v3_cfg_t const efikasb_revision_pads[] = {
  83         MX51_PAD_EIM_CS3__GPIO2_28,
  84         MX51_PAD_EIM_CS4__GPIO2_29,
  85 };
  86
  87 static inline u32 get_sb_rev(void)
  88 {
  89         u32 rev = 0;
  90
  91         imx_iomux_v3_setup_multiple_pads(efikasb_revision_pads,
  92                                 ARRAY_SIZE(efikasb_revision_pads));
  93         gpio_direction_input(IMX_GPIO_NR(2, 28));
  94         gpio_direction_input(IMX_GPIO_NR(2, 29));
  95
  96         rev |= (!!gpio_get_value(IMX_GPIO_NR(2, 28))) << 0;
  97         rev |= (!!gpio_get_value(IMX_GPIO_NR(2, 29))) << 1;
  98
  99         return rev;
 100 }
 101
 102 inline uint32_t get_efikamx_rev(void)
 103 {
 104         if (machine_is_efikamx())
 105                 return get_mx_rev();
 106         else if (machine_is_efikasb())
 107                 return get_sb_rev();
 108 }
 109
 110 u32 get_board_rev(void)
 111 {
 112         return get_cpu_rev() | (get_efikamx_rev() << 8);
 113 }
 114
 115 /*
 116  * DRAM initialization
 117  */
 118 int dram_init(void)
 119 {
 120         /* dram_init must store complete ramsize in gd->ram_size */
 121         gd->ram_size = get_ram_size((void *)CONFIG_SYS_SDRAM_BASE,
 122                                                 PHYS_SDRAM_1_SIZE);
 123         return 0;
 124 }
 125
 126 /*
 127  * UART configuration
 128  */
 129 static iomux_v3_cfg_t const efikamx_uart_pads[] = {
 130         MX51_PAD_UART1_RXD__UART1_RXD,
 131         MX51_PAD_UART1_TXD__UART1_TXD,
 132         MX51_PAD_UART1_RTS__UART1_RTS,
 133         MX51_PAD_UART1_CTS__UART1_CTS,
 134 };
 135
 136 /*
 137  * SPI configuration
 138  */
 139 static iomux_v3_cfg_t const efikamx_spi_pads[] = {
 140         MX51_PAD_CSPI1_MOSI__ECSPI1_MOSI,
 141         MX51_PAD_CSPI1_MISO__ECSPI1_MISO,
 142         MX51_PAD_CSPI1_SCLK__ECSPI1_SCLK,
 143         MX51_PAD_CSPI1_SS0__GPIO4_24,
 144         MX51_PAD_CSPI1_SS1__GPIO4_25,
 145         MX51_PAD_GPIO1_6__GPIO1_6,
 146 };
 147
 148 #define EFIKAMX_SPI_SS0         IMX_GPIO_NR(4, 24)
 149 #define EFIKAMX_SPI_SS1         IMX_GPIO_NR(4, 25)
 150 #define EFIKAMX_PMIC_IRQ        IMX_GPIO_NR(1, 6)
 151
 152 /*
 153  * PMIC configuration
 154  */
 155 #ifdef CONFIG_MXC_SPI
 156 int board_spi_cs_gpio(unsigned bus, unsigned cs)
 157 {
 158         return (bus == 0 && cs == 1) ? 121 : -1;
 159 }
 160
 161 static void power_init(void)
 162 {
 163         unsigned int val;
 164         struct mxc_ccm_reg *mxc_ccm = (struct mxc_ccm_reg *)MXC_CCM_BASE;
 165         struct pmic *p;
 166         int ret;
 167
 168         ret = pmic_init(CONFIG_FSL_PMIC_BUS);
 169         if (ret)
 170                 return;
 171
 172         p = pmic_get("FSL_PMIC");
 173         if (!p)
 174                 return;
 175
 176         /* Write needed to Power Gate 2 register */
 177         pmic_reg_read(p, REG_POWER_MISC, &val);
 178         val &= ~PWGT2SPIEN;
 179         pmic_reg_write(p, REG_POWER_MISC, val);
 180
 181         /* Externally powered */
 182         pmic_reg_read(p, REG_CHARGE, &val);
 183         val |= ICHRG0 | ICHRG1 | ICHRG2 | ICHRG3 | CHGAUTOB;
 184         pmic_reg_write(p, REG_CHARGE, val);
 185
 186         /* power up the system first */
 187         pmic_reg_write(p, REG_POWER_MISC, PWUP);
 188
 189         /* Set core voltage to 1.1V */
 190         pmic_reg_read(p, REG_SW_0, &val);
 191         val = (val & ~SWx_VOLT_MASK) | SWx_1_100V;
 192         pmic_reg_write(p, REG_SW_0, val);
 193
 194         /* Setup VCC (SW2) to 1.25 */
 195         pmic_reg_read(p, REG_SW_1, &val);
 196         val = (val & ~SWx_VOLT_MASK) | SWx_1_250V;
 197         pmic_reg_write(p, REG_SW_1, val);
 198
 199         /* Setup 1V2_DIG1 (SW3) to 1.25 */
 200         pmic_reg_read(p, REG_SW_2, &val);
 201         val = (val & ~SWx_VOLT_MASK) | SWx_1_250V;
 202         pmic_reg_write(p, REG_SW_2, val);
 203         udelay(50);
 204
 205         /* Raise the core frequency to 800MHz */
 206         writel(0x0, &mxc_ccm->cacrr);
 207
 208         /* Set switchers in Auto in NORMAL mode & STANDBY mode */
 209         /* Setup the switcher mode for SW1 & SW2*/
 210         pmic_reg_read(p, REG_SW_4, &val);
 211         val = (val & ~((SWMODE_MASK << SWMODE1_SHIFT) |
 212                 (SWMODE_MASK << SWMODE2_SHIFT)));
 213         val |= (SWMODE_AUTO_AUTO << SWMODE1_SHIFT) |
 214                 (SWMODE_AUTO_AUTO << SWMODE2_SHIFT);
 215         pmic_reg_write(p, REG_SW_4, val);
 216
 217         /* Setup the switcher mode for SW3 & SW4 */
 218         pmic_reg_read(p, REG_SW_5, &val);
 219         val = (val & ~((SWMODE_MASK << SWMODE3_SHIFT) |
 220                 (SWMODE_MASK << SWMODE4_SHIFT)));
 221         val |= (SWMODE_AUTO_AUTO << SWMODE3_SHIFT) |
 222                 (SWMODE_AUTO_AUTO << SWMODE4_SHIFT);
 223         pmic_reg_write(p, REG_SW_5, val);
 224
 225         /* Set VDIG to 1.8V, VGEN3 to 1.8V, VCAM to 2.6V */
 226         pmic_reg_read(p, REG_SETTING_0, &val);
 227         val &= ~(VCAM_MASK | VGEN3_MASK | VDIG_MASK);
 228         val |= VDIG_1_8 | VGEN3_1_8 | VCAM_2_6;
 229         pmic_reg_write(p, REG_SETTING_0, val);
 230
 231         /* Set VVIDEO to 2.775V, VAUDIO to 3V, VSD to 3.15V */
 232         pmic_reg_read(p, REG_SETTING_1, &val);
 233         val &= ~(VVIDEO_MASK | VSD_MASK | VAUDIO_MASK);
 234         val |= VSD_3_15 | VAUDIO_3_0 | VVIDEO_2_775 | VGEN1_1_2 | VGEN2_3_15;
 235         pmic_reg_write(p, REG_SETTING_1, val);
 236
 237         /* Enable VGEN1, VGEN2, VDIG, VPLL */
 238         pmic_reg_read(p, REG_MODE_0, &val);
 239         val |= VGEN1EN | VDIGEN | VGEN2EN | VPLLEN;
 240         pmic_reg_write(p, REG_MODE_0, val);
 241
 242         /* Configure VGEN3 and VCAM regulators to use external PNP */
 243         val = VGEN3CONFIG | VCAMCONFIG;
 244         pmic_reg_write(p, REG_MODE_1, val);
 245         udelay(200);
 246
 247         /* Enable VGEN3, VCAM, VAUDIO, VVIDEO, VSD regulators */
 248         val = VGEN3EN | VGEN3CONFIG | VCAMEN | VCAMCONFIG |
 249                 VVIDEOEN | VAUDIOEN | VSDEN;
 250         pmic_reg_write(p, REG_MODE_1, val);
 251
 252         pmic_reg_read(p, REG_POWER_CTL2, &val);
 253         val |= WDIRESET;
 254         pmic_reg_write(p, REG_POWER_CTL2, val);
 255
 256         udelay(2500);
 257 }
 258 #else
 259 static inline void power_init(void) { }
 260 #endif
 261
 262 /*
 263  * MMC configuration
 264  */
 265 #ifdef CONFIG_FSL_ESDHC
 266
 267 struct fsl_esdhc_cfg esdhc_cfg[2] = {
 268         {MMC_SDHC1_BASE_ADDR},
 269         {MMC_SDHC2_BASE_ADDR},
 270 };
 271
 272 static iomux_v3_cfg_t const efikamx_sdhc1_pads[] = {
 273         MX51_PAD_SD1_CMD__SD1_CMD,
 274         MX51_PAD_SD1_CLK__SD1_CLK,
 275         MX51_PAD_SD1_DATA0__SD1_DATA0,
 276         MX51_PAD_SD1_DATA1__SD1_DATA1,
 277         MX51_PAD_SD1_DATA2__SD1_DATA2,
 278         MX51_PAD_SD1_DATA3__SD1_DATA3,
 279         MX51_PAD_GPIO1_1__SD1_WP,
 280 };
 281
 282 #define EFIKAMX_SDHC1_WP        IMX_GPIO_NR(1, 1)
 283
 284 static iomux_v3_cfg_t const efikamx_sdhc1_cd_pads[] = {
 285         MX51_PAD_GPIO1_0__SD1_CD,
 286         NEW_PAD_CTRL(MX51_PAD_EIM_CS2__GPIO2_27, MX51_ESDHC_PAD_CTRL),
 287 };
 288
 289 #define EFIKAMX_SDHC1_CD        IMX_GPIO_NR(1, 0)
 290 #define EFIKASB_SDHC1_CD        IMX_GPIO_NR(2, 27)
 291
 292 static iomux_v3_cfg_t const efikasb_sdhc2_pads[] = {
 293         MX51_PAD_SD2_CMD__SD2_CMD,
 294         MX51_PAD_SD2_CLK__SD2_CLK,
 295         MX51_PAD_SD2_DATA0__SD2_DATA0,
 296         MX51_PAD_SD2_DATA1__SD2_DATA1,
 297         MX51_PAD_SD2_DATA2__SD2_DATA2,
 298         MX51_PAD_SD2_DATA3__SD2_DATA3,
 299         MX51_PAD_GPIO1_7__SD2_WP,
 300         MX51_PAD_GPIO1_8__SD2_CD,
 301 };
 302
 303 #define EFIKASB_SDHC2_CD        IMX_GPIO_NR(1, 8)
 304 #define EFIKASB_SDHC2_WP        IMX_GPIO_NR(1, 7)
 305
 306 static inline uint32_t efikamx_mmc_getcd(u32 base)
 307 {
 308         if (base == MMC_SDHC1_BASE_ADDR)
 309                 if (machine_is_efikamx())
 310                         return EFIKAMX_SDHC1_CD;
 311                 else
 312                         return EFIKASB_SDHC1_CD;
 313         else
 314                 return EFIKASB_SDHC2_CD;
 315 }
 316
 317 int board_mmc_getcd(struct mmc *mmc)
 318 {
 319         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
 320         uint32_t cd = efikamx_mmc_getcd(cfg->esdhc_base);
 321         int ret = !gpio_get_value(cd);
 322
 323         return ret;
 324 }
 325
 326 int board_mmc_init(bd_t *bis)
 327 {
 328         int ret;
 329
 330         /*
 331          * All Efika MX boards use eSDHC1 with a common write-protect GPIO
 332          */
 333         imx_iomux_v3_setup_multiple_pads(efikamx_sdhc1_pads,
 334                                         ARRAY_SIZE(efikamx_sdhc1_pads));
 335         gpio_direction_input(EFIKAMX_SDHC1_WP);
 336
 337         /*
 338          * Smartbook and Smarttop differ on the location of eSDHC1
 339          * carrier-detect GPIO
 340          */
 341         if (machine_is_efikamx()) {
 342                 imx_iomux_v3_setup_pad(efikamx_sdhc1_cd_pads[0]);
 343                 gpio_direction_input(EFIKAMX_SDHC1_CD);
 344         } else if (machine_is_efikasb()) {
 345                 imx_iomux_v3_setup_pad(efikamx_sdhc1_cd_pads[1]);
 346                 gpio_direction_input(EFIKASB_SDHC1_CD);
 347         }
 348
 349         esdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC_CLK);
 350         esdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 351
 352         ret = fsl_esdhc_initialize(bis, &esdhc_cfg[0]);
 353
 354         if (machine_is_efikasb()) {
 355
 356                 imx_iomux_v3_setup_multiple_pads(efikasb_sdhc2_pads,
 357                                                 ARRAY_SIZE(efikasb_sdhc2_pads));
 358                 gpio_direction_input(EFIKASB_SDHC2_CD);
 359                 gpio_direction_input(EFIKASB_SDHC2_WP);
 360                 if (!ret)
 361                         ret = fsl_esdhc_initialize(bis, &esdhc_cfg[1]);
 362         }
 363
 364         return ret;
 365 }
 366 #endif
 367
 368 /*
 369  * PATA
 370  */
 371 static iomux_v3_cfg_t const efikamx_pata_pads[] = {
 372         MX51_PAD_NANDF_WE_B__PATA_DIOW,
 373         MX51_PAD_NANDF_RE_B__PATA_DIOR,
 374         MX51_PAD_NANDF_ALE__PATA_BUFFER_EN,
 375         MX51_PAD_NANDF_CLE__PATA_RESET_B,
 376         MX51_PAD_NANDF_WP_B__PATA_DMACK,
 377         MX51_PAD_NANDF_RB0__PATA_DMARQ,
 378         MX51_PAD_NANDF_RB1__PATA_IORDY,
 379         MX51_PAD_GPIO_NAND__PATA_INTRQ,
 380         MX51_PAD_NANDF_CS2__PATA_CS_0,
 381         MX51_PAD_NANDF_CS3__PATA_CS_1,
 382         MX51_PAD_NANDF_CS4__PATA_DA_0,
 383         MX51_PAD_NANDF_CS5__PATA_DA_1,
 384         MX51_PAD_NANDF_CS6__PATA_DA_2,
 385         MX51_PAD_NANDF_D15__PATA_DATA15,
 386         MX51_PAD_NANDF_D14__PATA_DATA14,
 387         MX51_PAD_NANDF_D13__PATA_DATA13,
 388         MX51_PAD_NANDF_D12__PATA_DATA12,
 389         MX51_PAD_NANDF_D11__PATA_DATA11,
 390         MX51_PAD_NANDF_D10__PATA_DATA10,
 391         MX51_PAD_NANDF_D9__PATA_DATA9,
 392         MX51_PAD_NANDF_D8__PATA_DATA8,
 393         MX51_PAD_NANDF_D7__PATA_DATA7,
 394         MX51_PAD_NANDF_D6__PATA_DATA6,
 395         MX51_PAD_NANDF_D5__PATA_DATA5,
 396         MX51_PAD_NANDF_D4__PATA_DATA4,
 397         MX51_PAD_NANDF_D3__PATA_DATA3,
 398         MX51_PAD_NANDF_D2__PATA_DATA2,
 399         MX51_PAD_NANDF_D1__PATA_DATA1,
 400         MX51_PAD_NANDF_D0__PATA_DATA0,
 401 };
 402
 403 /*
 404  * EHCI USB
 405  */
 406 #ifdef  CONFIG_CMD_USB
 407 extern void setup_iomux_usb(void);
 408 #else
 409 static inline void setup_iomux_usb(void) { }
 410 #endif
 411
 412 /*
 413  * LED configuration
 414  *
 415  * Smarttop LED pad config is done in the DCD
 416  *
 417  */
 418 #define EFIKAMX_LED_BLUE        IMX_GPIO_NR(3, 13)
 419 #define EFIKAMX_LED_GREEN       IMX_GPIO_NR(3, 14)
 420 #define EFIKAMX_LED_RED         IMX_GPIO_NR(3, 15)
 421
 422 static iomux_v3_cfg_t const efikasb_led_pads[] = {
 423         MX51_PAD_GPIO1_3__GPIO1_3,
 424         MX51_PAD_EIM_CS0__GPIO2_25,
 425 };
 426
 427 #define EFIKASB_CAPSLOCK_LED    IMX_GPIO_NR(2, 25)
 428 #define EFIKASB_MESSAGE_LED     IMX_GPIO_NR(1, 3) /* Note: active low */
 429
 430 /*
 431  * Board initialization
 432  */
 433 int board_early_init_f(void)
 434 {
 435         if (machine_is_efikasb()) {
 436                 imx_iomux_v3_setup_multiple_pads(efikasb_led_pads,
 437                                                 ARRAY_SIZE(efikasb_led_pads));
 438                 gpio_direction_output(EFIKASB_CAPSLOCK_LED, 0);
 439                 gpio_direction_output(EFIKASB_MESSAGE_LED, 1);
 440         } else if (machine_is_efikamx()) {
 441                 /*
 442                  * Set up GPIO directions for LEDs.
 443                  * IOMUX has been done in the DCD already.
 444                  * Turn the red LED on for pre-relocation code.
 445                  */
 446                 gpio_direction_output(EFIKAMX_LED_BLUE, 0);
 447                 gpio_direction_output(EFIKAMX_LED_GREEN, 0);
 448                 gpio_direction_output(EFIKAMX_LED_RED, 1);
 449         }
 450
 451         /*
 452          * Both these pad configurations for UART and SPI are kind of redundant
 453          * since they are the Power-On Defaults for the i.MX51. But, it seems we
 454          * should make absolutely sure that they are set up correctly.
 455          */
 456         imx_iomux_v3_setup_multiple_pads(efikamx_uart_pads,
 457                                         ARRAY_SIZE(efikamx_uart_pads));
 458         imx_iomux_v3_setup_multiple_pads(efikamx_spi_pads,
 459                                         ARRAY_SIZE(efikamx_spi_pads));
 460
 461         /* not technically required for U-Boot operation but do it anyway. */
 462         gpio_direction_input(EFIKAMX_PMIC_IRQ);
 463         /* Deselect both CS for now, otherwise NOR doesn't probe properly. */
 464         gpio_direction_output(EFIKAMX_SPI_SS0, 0);
 465         gpio_direction_output(EFIKAMX_SPI_SS1, 1);
 466
 467         return 0;
 468 }
 469
 470 int board_init(void)
 471 {
 472         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
 473
 474         return 0;
 475 }
 476
 477 int board_late_init(void)
 478 {
 479         if (machine_is_efikamx()) {
 480                 /*
 481                  * Set up Blue LED for "In U-Boot" status.
 482                  * We're all relocated and ready to U-Boot!
 483                  */
 484                 gpio_set_value(EFIKAMX_LED_RED, 0);
 485                 gpio_set_value(EFIKAMX_LED_GREEN, 0);
 486                 gpio_set_value(EFIKAMX_LED_BLUE, 1);
 487         }
 488
 489         power_init();
 490
 491         imx_iomux_v3_setup_multiple_pads(efikamx_pata_pads,
 492                                         ARRAY_SIZE(efikamx_pata_pads));
 493         setup_iomux_usb();
 494
 495         return 0;
 496 }
 497
 498 int checkboard(void)
 499 {
 500         u32 rev = get_efikamx_rev();
 501
 502         printf("Board: Genesi Efika MX ");
 503         if (machine_is_efikamx())
 504                 printf("Smarttop (1.%i)\n", rev & 0xf);
 505         else if (machine_is_efikasb())
 506                 printf("Smartbook\n");
 507
 508         return 0;
 509 }