include/configs/PCI5441.h

   1 /*
   2  * (C) Copyright 2004, Psyent Corporation <www.psyent.com>
   3  * Scott McNutt <smcnutt@psyent.com>
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 #ifndef __CONFIG_H
   9 #define __CONFIG_H
  10
  11 /*------------------------------------------------------------------------
  12  * BOARD/CPU
  13  *----------------------------------------------------------------------*/
  14 #define CONFIG_PCI5441          1               /* PCI-5441 board       */
  15 #define CONFIG_SYS_CLK_FREQ     50000000        /* 50 MHz core clk      */
  16
  17 #define CONFIG_SYS_RESET_ADDR           0x00000000      /* Hard-reset address   */
  18 #define CONFIG_SYS_EXCEPTION_ADDR       0x01000020      /* Exception entry point*/
  19 #define CONFIG_SYS_NIOS_SYSID_BASE      0x00920828      /* System id address    */
  20 #define CONFIG_BOARD_EARLY_INIT_F 1     /* enable early board-spec. init*/
  21
  22 /*------------------------------------------------------------------------
  23  * CACHE -- the following will support II/s and II/f. The II/s does not
  24  * have dcache, so the cache instructions will behave as NOPs.
  25  *----------------------------------------------------------------------*/
  26 #define CONFIG_SYS_ICACHE_SIZE          4096            /* 4 KByte total        */
  27 #define CONFIG_SYS_ICACHELINE_SIZE      32              /* 32 bytes/line        */
  28 #define CONFIG_SYS_DCACHE_SIZE          2048            /* 2 KByte (II/f)       */
  29 #define CONFIG_SYS_DCACHELINE_SIZE      4               /* 4 bytes/line (II/f)  */
  30
  31 /*------------------------------------------------------------------------
  32  * MEMORY BASE ADDRESSES
  33  *----------------------------------------------------------------------*/
  34 #define CONFIG_SYS_FLASH_BASE           0x00000000      /* FLASH base addr      */
  35 #define CONFIG_SYS_FLASH_SIZE           0x00800000      /* 8 MByte              */
  36 #define CONFIG_SYS_SDRAM_BASE           0x01000000      /* SDRAM base addr      */
  37 #define CONFIG_SYS_SDRAM_SIZE           0x01000000      /* 16 MByte             */
  38
  39 /*------------------------------------------------------------------------
  40  * MEMORY ORGANIZATION
  41  *      -Monitor at top.
  42  *      -The heap is placed below the monitor.
  43  *      -Global data is placed below the heap.
  44  *      -The stack is placed below global data (&grows down).
  45  *----------------------------------------------------------------------*/
  46 #define CONFIG_SYS_MONITOR_LEN          (128 * 1024)    /* Reserve 128k         */
  47 #define CONFIG_SYS_MALLOC_LEN           (CONFIG_ENV_SIZE + 128*1024)
  48
  49 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
  50 #define CONFIG_SYS_MALLOC_BASE          (CONFIG_SYS_MONITOR_BASE - CONFIG_SYS_MALLOC_LEN)
  51 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_MALLOC_BASE - GENERATED_GBL_DATA_SIZE)
  52 #define CONFIG_SYS_INIT_SP              CONFIG_SYS_GBL_DATA_OFFSET
  53
  54 /*------------------------------------------------------------------------
  55  * FLASH (AM29LV065D)
  56  *----------------------------------------------------------------------*/
  57 #define CONFIG_SYS_MAX_FLASH_SECT       128             /* Max # sects per bank */
  58 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* Max # of flash banks */
  59 #define CONFIG_SYS_FLASH_ERASE_TOUT     8000            /* Erase timeout (msec) */
  60 #define CONFIG_SYS_FLASH_WRITE_TOUT     100             /* Write timeout (msec) */
  61 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned char   /* flash word size      */
  62
  63 /*------------------------------------------------------------------------
  64  * ENVIRONMENT -- Put environment in sector CONFIG_SYS_MONITOR_LEN above
  65  * CONFIG_SYS_RESET_ADDR, since we assume the monitor is stored at the
  66  * reset address, no? This will keep the environment in user region
  67  * of flash. NOTE: the monitor length must be multiple of sector size
  68  * (which is common practice).
  69  *----------------------------------------------------------------------*/
  70 #define CONFIG_ENV_IS_IN_FLASH  1               /* Environment in flash */
  71 #define CONFIG_ENV_SIZE         (64 * 1024)     /* 64 KByte (1 sector)  */
  72 #define CONFIG_ENV_OVERWRITE                    /* Serial change Ok     */
  73 #define CONFIG_ENV_ADDR (CONFIG_SYS_RESET_ADDR + CONFIG_SYS_MONITOR_LEN)
  74
  75 /*------------------------------------------------------------------------
  76  * CONSOLE
  77  *----------------------------------------------------------------------*/
  78 #define CONFIG_ALTERA_UART              1       /* Use altera uart */
  79 #if defined(CONFIG_ALTERA_JTAG_UART)
  80 #define CONFIG_SYS_NIOS_CONSOLE 0x00920820      /* JTAG UART base addr  */
  81 #else
  82 #define CONFIG_SYS_NIOS_CONSOLE 0x009208a0      /* UART base addr       */
  83 #endif
  84
  85 #define CONFIG_SYS_NIOS_FIXEDBAUD       1               /* Baudrate is fixed    */
  86 #define CONFIG_BAUDRATE         115200          /* Initial baudrate     */
  87 #define CONFIG_SYS_BAUDRATE_TABLE       {115200}        /* It's fixed ;-)       */
  88
  89 #define CONFIG_SYS_CONSOLE_INFO_QUIET   1               /* Suppress console info*/
  90
  91 /*------------------------------------------------------------------------
  92  * DEBUG
  93  *----------------------------------------------------------------------*/
  94 #undef CONFIG_ROM_STUBS                         /* Stubs not in ROM     */
  95
  96 /*------------------------------------------------------------------------
  97  * TIMEBASE --
  98  *
  99  * The high res timer defaults to 1 msec. Since it includes the period
 100  * registers, the interrupt frequency can be reduced using TMRCNT.
 101  * If the default period is acceptable, TMRCNT can be left undefined.
 102  * TMRMS represents the desired mecs per tick (msecs per interrupt).
 103  *----------------------------------------------------------------------*/
 104 #define CONFIG_SYS_LOW_RES_TIMER
 105 #define CONFIG_SYS_NIOS_TMRBASE 0x00920860      /* Tick timer base addr */
 106 #define CONFIG_SYS_NIOS_TMRIRQ          3       /* Timer IRQ num */
 107 #define CONFIG_SYS_NIOS_TMRMS           10      /* Desired period (msec)*/
 108 #define CONFIG_SYS_NIOS_TMRCNT \
 109                 (CONFIG_SYS_NIOS_TMRMS * (CONFIG_SYS_CLK_FREQ/1000))
 110
 111
 112 /*
 113  * BOOTP options
 114  */
 115 #define CONFIG_BOOTP_BOOTFILESIZE
 116 #define CONFIG_BOOTP_BOOTPATH
 117 #define CONFIG_BOOTP_GATEWAY
 118 #define CONFIG_BOOTP_HOSTNAME
 119
 120
 121 /*
 122  * Command line configuration.
 123  */
 124 #define CONFIG_CMD_BDI
 125 #define CONFIG_CMD_ECHO
 126 #define CONFIG_CMD_SAVEENV
 127 #define CONFIG_CMD_FLASH
 128 #define CONFIG_CMD_IMI
 129 #define CONFIG_CMD_IRQ
 130 #define CONFIG_CMD_LOADS
 131 #define CONFIG_CMD_LOADB
 132 #define CONFIG_CMD_MEMORY
 133 #define CONFIG_CMD_MISC
 134 #define CONFIG_CMD_RUN
 135 #define CONFIG_CMD_SAVES
 136
 137
 138 /*------------------------------------------------------------------------
 139  * MISC
 140  *----------------------------------------------------------------------*/
 141 #define CONFIG_SYS_LONGHELP                             /* Provide extended help*/
 142 #define CONFIG_SYS_CBSIZE               256             /* Console I/O buf size */
 143 #define CONFIG_SYS_MAXARGS              16              /* Max command args     */
 144 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot arg buf size    */
 145 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print buf size    */
 146 #define CONFIG_SYS_LOAD_ADDR            CONFIG_SYS_SDRAM_BASE   /* Default load address */
 147 #define CONFIG_SYS_MEMTEST_START        CONFIG_SYS_SDRAM_BASE   /* Start addr for test  */
 148 #define CONFIG_SYS_MEMTEST_END          CONFIG_SYS_INIT_SP - 0x00020000
 149
 150 #endif  /* __CONFIG_H */