include/configs/bf527-ad7160-eval.h

   1 /*
   2  * U-boot - Configuration file for BF527 AD7160-EVAL board
   3  */
   4
   5 #ifndef __CONFIG_BF527_AD7160_EVAL_H__
   6 #define __CONFIG_BF527_AD7160_EVAL_H__
   7
   8 #include <asm/config-pre.h>
   9
  10
  11 /*
  12  * Processor Settings
  13  */
  14 #define CONFIG_BFIN_BOOT_MODE       BFIN_BOOT_SPI_MASTER
  15
  16
  17 /*
  18  * Clock Settings
  19  *      CCLK = (CLKIN * VCO_MULT) / CCLK_DIV
  20  *      SCLK = (CLKIN * VCO_MULT) / SCLK_DIV
  21  */
  22 /* CONFIG_CLKIN_HZ is any value in Hz                                   */
  23 #define CONFIG_CLKIN_HZ                 24000000
  24 /* CLKIN_HALF controls the DF bit in PLL_CTL      0 = CLKIN             */
  25 /*                                                1 = CLKIN / 2         */
  26 #define CONFIG_CLKIN_HALF               0
  27 /* PLL_BYPASS controls the BYPASS bit in PLL_CTL  0 = do not bypass     */
  28 /*                                                1 = bypass PLL        */
  29 #define CONFIG_PLL_BYPASS               0
  30 /* VCO_MULT controls the MSEL (multiplier) bits in PLL_CTL              */
  31 /* Values can range from 0-63 (where 0 means 64)                        */
  32 #define CONFIG_VCO_MULT                 25
  33 /* CCLK_DIV controls the core clock divider                             */
  34 /* Values can be 1, 2, 4, or 8 ONLY                                     */
  35 #define CONFIG_CCLK_DIV                 1
  36 /* SCLK_DIV controls the system clock divider                           */
  37 /* Values can range from 1-15                                           */
  38 #define CONFIG_SCLK_DIV                 5
  39
  40
  41 /*
  42  * Memory Settings
  43  */
  44 #define CONFIG_MEM_ADD_WDTH     10
  45 #define CONFIG_MEM_SIZE         64
  46
  47 #define CONFIG_EBIU_SDRRC_VAL   0x03F6
  48 #define CONFIG_EBIU_SDGCTL_VAL  (SCTLE | CL_3 | PASR_ALL | TRAS_6 | TRP_3 | TRCD_3 | TWR_2 | PSS)
  49
  50 #define CONFIG_EBIU_AMGCTL_VAL  (AMCKEN | AMBEN_ALL)
  51 #define CONFIG_EBIU_AMBCTL0_VAL (B1WAT_15 | B1RAT_15 | B1HT_3 | B1RDYPOL | B0WAT_15 | B0RAT_15 | B0HT_3 | B0RDYPOL)
  52 #define CONFIG_EBIU_AMBCTL1_VAL (B3WAT_15 | B3RAT_15 | B3HT_3 | B3RDYPOL | B2WAT_15 | B2RAT_15 | B2HT_3 | B2RDYPOL)
  53
  54 #define CONFIG_SYS_MONITOR_LEN  (768 * 1024)
  55 #define CONFIG_SYS_MALLOC_LEN   (640 * 1024)
  56
  57
  58 /*
  59  * NAND Settings
  60  * (can't be used same time as ethernet)
  61  */
  62 #if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_NAND)
  63 # define CONFIG_BFIN_NFC
  64 # define CONFIG_BFIN_NFC_BOOTROM_ECC
  65 #endif
  66 #ifdef CONFIG_BFIN_NFC
  67 #define CONFIG_BFIN_NFC_CTL_VAL 0x0033
  68 #define CONFIG_DRIVER_NAND_BFIN
  69 #define CONFIG_SYS_NAND_BASE            0 /* not actually used */
  70 #define CONFIG_SYS_MAX_NAND_DEVICE      1
  71 #define NAND_MAX_CHIPS          1
  72 #endif
  73
  74
  75 /*
  76  * Flash Settings
  77  */
  78 #define CONFIG_FLASH_CFI_DRIVER
  79 #define CONFIG_SYS_FLASH_BASE           0x20000000
  80 #define CONFIG_SYS_FLASH_CFI
  81 #define CONFIG_SYS_FLASH_PROTECTION
  82 #define CONFIG_SYS_MAX_FLASH_BANKS      1
  83 #define CONFIG_SYS_MAX_FLASH_SECT       259
  84
  85
  86 /*
  87  * SPI Settings
  88  */
  89 #define CONFIG_BFIN_SPI
  90 #define CONFIG_ENV_SPI_MAX_HZ   30000000
  91 #define CONFIG_SF_DEFAULT_SPEED 30000000
  92 #define CONFIG_SPI_FLASH
  93 #define CONFIG_SPI_FLASH_STMICRO
  94
  95
  96 /*
  97  * Env Storage Settings
  98  */
  99 #if (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_SPI_MASTER)
 100 #define CONFIG_ENV_IS_IN_SPI_FLASH
 101 #define CONFIG_ENV_OFFSET       0x10000
 102 #define CONFIG_ENV_SIZE         0x2000
 103 #define CONFIG_ENV_SECT_SIZE    0x10000
 104 #define CONFIG_ENV_IS_EMBEDDED_IN_LDR
 105 #elif (CONFIG_BFIN_BOOT_MODE == BFIN_BOOT_NAND)
 106 #define CONFIG_ENV_IS_IN_NAND
 107 #define CONFIG_ENV_OFFSET       0x40000
 108 #define CONFIG_ENV_SIZE         0x20000
 109 #else
 110 #define CONFIG_ENV_IS_IN_FLASH
 111 #define CONFIG_ENV_OFFSET       0x4000
 112 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_ENV_OFFSET)
 113 #define CONFIG_ENV_SIZE         0x2000
 114 #define CONFIG_ENV_SECT_SIZE    0x2000
 115 #define CONFIG_ENV_IS_EMBEDDED_IN_LDR
 116 #endif
 117
 118
 119 /*
 120  * I2C Settings
 121  */
 122 #define CONFIG_BFIN_TWI_I2C     1
 123 #define CONFIG_HARD_I2C         1
 124
 125
 126 /*
 127  * SPI_MMC Settings
 128  */
 129 #define CONFIG_MMC
 130 #define CONFIG_CMD_EXT2
 131 #define CONFIG_SPI_MMC
 132 #define CONFIG_SPI_MMC_DEFAULT_CS (MAX_CTRL_CS + GPIO_PH3)
 133
 134
 135 /*
 136  * Misc Settings
 137  */
 138 #define CONFIG_MISC_INIT_R
 139 #define CONFIG_UART_CONSOLE     0
 140
 141
 142 /*
 143  * Pull in common ADI header for remaining command/environment setup
 144  */
 145 #include <configs/bfin_adi_common.h>
 146
 147 #endif