include/configs/pdnb3.h

   1 /*
   2  * (C) Copyright 2006-2007
   3  * Stefan Roese, DENX Software Engineering, sr@denx.de.
   4  *
   5  * Configuation settings for the PDNB3 board.
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #ifndef __CONFIG_H
  11 #define __CONFIG_H
  12
  13 /*
  14  * High Level Configuration Options
  15  * (easy to change)
  16  */
  17 #define CONFIG_IXP425           1       /* This is an IXP425 CPU        */
  18 #define CONFIG_PDNB3            1       /* on an PDNB3 board            */
  19
  20 #define CONFIG_MACH_TYPE        1002
  21
  22 #define CONFIG_DISPLAY_CPUINFO  1       /* display cpu info (and speed) */
  23 #define CONFIG_DISPLAY_BOARDINFO 1      /* display board info           */
  24
  25 /*
  26  * Ethernet
  27  */
  28 #define CONFIG_IXP4XX_NPE       1       /* include IXP4xx NPE support   */
  29 #define CONFIG_PHY_ADDR         16      /* NPE0 PHY address             */
  30 #define CONFIG_HAS_ETH1
  31 #define CONFIG_PHY1_ADDR        18      /* NPE1 PHY address             */
  32 #define CONFIG_MII              1       /* MII PHY management           */
  33 #define CONFIG_SYS_RX_ETH_BUFFER        16      /* Number of ethernet rx buffers & descriptors */
  34
  35 /*
  36  * Misc configuration options
  37  */
  38 #define CONFIG_BOOTCOUNT_LIMIT          /* support for bootcount limit  */
  39 #define CONFIG_SYS_BOOTCOUNT_ADDR       0x60003000 /* inside qmrg sram          */
  40
  41 #define CONFIG_CMDLINE_TAG      1       /* enable passing of ATAGs      */
  42 #define CONFIG_SETUP_MEMORY_TAGS 1
  43 #define CONFIG_INITRD_TAG       1
  44
  45 /*
  46  * Size of malloc() pool
  47  */
  48 #define CONFIG_SYS_MALLOC_LEN           (1 << 20)
  49
  50 /* allow to overwrite serial and ethaddr */
  51 #define CONFIG_ENV_OVERWRITE
  52
  53 #define CONFIG_IXP_SERIAL
  54 #define CONFIG_BAUDRATE         115200
  55 #define CONFIG_SYS_IXP425_CONSOLE       IXP425_UART1   /* we use UART1 for console */
  56
  57
  58 /*
  59  * BOOTP options
  60  */
  61 #define CONFIG_BOOTP_BOOTFILESIZE
  62 #define CONFIG_BOOTP_BOOTPATH
  63 #define CONFIG_BOOTP_GATEWAY
  64 #define CONFIG_BOOTP_HOSTNAME
  65
  66
  67 /*
  68  * Command line configuration.
  69  */
  70 #include <config_cmd_default.h>
  71
  72 #define CONFIG_CMD_DHCP
  73 #define CONFIG_CMD_DATE
  74 #define CONFIG_CMD_NET
  75 #define CONFIG_CMD_MII
  76 #define CONFIG_CMD_I2C
  77 #define CONFIG_CMD_ELF
  78 #define CONFIG_CMD_PING
  79
  80 #if !defined(CONFIG_SCPU)
  81 #define CONFIG_CMD_NAND
  82 #endif
  83
  84
  85 #define CONFIG_ZERO_BOOTDELAY_CHECK     /* check for keypress on bootdelay==0 */
  86 #define CONFIG_BOOTDELAY        5       /* autoboot after 5 seconds     */
  87
  88 /*
  89  * Miscellaneous configurable options
  90  */
  91 #define CONFIG_SYS_LONGHELP                            /* undef to save memory         */
  92 #define CONFIG_SYS_PROMPT              "=> "   /* Monitor Command Prompt       */
  93 #define CONFIG_SYS_CBSIZE              256             /* Console I/O Buffer Size      */
  94 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
  95 #define CONFIG_SYS_MAXARGS             16              /* max number of command args   */
  96 #define CONFIG_SYS_BARGSIZE            CONFIG_SYS_CBSIZE      /* Boot Argument Buffer Size    */
  97
  98 #define CONFIG_SYS_MEMTEST_START       0x00400000      /* memtest works on     */
  99 #define CONFIG_SYS_MEMTEST_END         0x00800000      /* 4 ... 8 MB in DRAM   */
 100 #define CONFIG_SYS_LOAD_ADDR           0x00010000      /* default load address */
 101
 102 #define CONFIG_IXP425_TIMER_CLK         66666666
 103 #define CONFIG_SYS_HZ                   1000            /* decrementer freq: 1 ms ticks */
 104
 105 /***************************************************************
 106  * Platform/Board specific defines start here.
 107  ***************************************************************/
 108
 109 /*-----------------------------------------------------------------------
 110  * Default configuration (environment varibles...)
 111  *----------------------------------------------------------------------*/
 112 #define CONFIG_PREBOOT  "echo;" \
 113         "echo Type \\\"run flash_nfs\\\" to mount root filesystem over NFS;" \
 114         "echo"
 115
 116 #undef  CONFIG_BOOTARGS
 117
 118 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
 119         "netdev=eth0\0"                                                 \
 120         "hostname=pdnb3\0"                                              \
 121         "nfsargs=setenv bootargs root=/dev/nfs rw "                     \
 122                 "nfsroot=${serverip}:${rootpath}\0"                     \
 123         "ramargs=setenv bootargs root=/dev/ram rw\0"                    \
 124         "addip=setenv bootargs ${bootargs} ethaddr=${ethaddr} "         \
 125                 "ip=${ipaddr}:${serverip}:${gatewayip}:${netmask}"      \
 126                 ":${hostname}:${netdev}:off panic=1\0"                  \
 127         "addtty=setenv bootargs ${bootargs} console=ttyS0,${baudrate} " \
 128         "mtdparts=${mtdparts}\0"                                        \
 129         "flash_nfs=run nfsargs addip addtty;"                           \
 130                 "bootm ${kernel_addr}\0"                                \
 131         "flash_self=run ramargs addip addtty;"                          \
 132                 "bootm ${kernel_addr} ${ramdisk_addr}\0"                \
 133         "net_nfs=tftp 200000 ${bootfile};run nfsargs addip addtty;"     \
 134                 "bootm\0"                                               \
 135         "rootpath=/opt/buildroot\0"                                     \
 136         "bootfile=/tftpboot/netbox/uImage\0"                            \
 137         "kernel_addr=50080000\0"                                        \
 138         "ramdisk_addr=50200000\0"                                       \
 139         "load=tftp 100000 /tftpboot/netbox/u-boot.bin\0"                \
 140         "update=protect off 50000000 5007dfff;era 50000000 5007dfff;"   \
 141                 "cp.b 100000 50000000 ${filesize};"                     \
 142                 "setenv filesize;saveenv\0"                             \
 143         "upd=run load update\0"                                         \
 144         "ipaddr=10.0.0.233\0"                                           \
 145         "serverip=10.0.0.152\0"                                         \
 146         "netmask=255.255.0.0\0"                                         \
 147         "ethaddr=c6:6f:13:36:f3:81\0"                                   \
 148         "eth1addr=c6:6f:13:36:f3:82\0"                                  \
 149         "mtdparts=IXP4XX-Flash.0:504k@0(uboot),4k@504k(env),"           \
 150         "4k@508k(renv)\0"                                               \
 151         ""
 152 #define CONFIG_BOOTCOMMAND      "run net_nfs"
 153
 154 /*
 155  * Physical Memory Map
 156  */
 157 #define CONFIG_NR_DRAM_BANKS    1          /* we have 1 bank of DRAM */
 158 #define PHYS_SDRAM_1            0x00000000 /* SDRAM Bank #1 */
 159 #define PHYS_SDRAM_1_SIZE       0x02000000 /* 32 MB */
 160
 161 #define CONFIG_SYS_TEXT_BASE           0x50000000
 162 #define CONFIG_SYS_FLASH_BASE          0x50000000
 163 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_FLASH_BASE
 164 #if defined(CONFIG_SCPU)
 165 #define CONFIG_SYS_MONITOR_LEN          (384 << 10)     /* Reserve 512 kB for Monitor   */
 166 #else
 167 #define CONFIG_SYS_MONITOR_LEN          (504 << 10)     /* Reserve 512 kB for Monitor   */
 168 #endif
 169
 170 /*
 171  * Expansion bus settings
 172  */
 173 #if defined(CONFIG_SCPU)
 174 #define CONFIG_SYS_EXP_CS0              0x94d23C42      /* 8bit, max size               */
 175 #else
 176 #define CONFIG_SYS_EXP_CS0              0x94913C43      /* 8bit, max size               */
 177 #endif
 178 #define CONFIG_SYS_EXP_CS1              0x85000043      /* 8bit, 512bytes               */
 179
 180 /*
 181  * SDRAM settings
 182  */
 183 #define CONFIG_SYS_SDR_CONFIG           0x18
 184 #define CONFIG_SYS_SDR_MODE_CONFIG      0x1
 185 #define CONFIG_SYS_SDRAM_REFRESH_CNT    0x81a
 186
 187 /*
 188  * FLASH and environment organization
 189  */
 190 #if defined(CONFIG_SCPU)
 191 #define CONFIG_SYS_FLASH_CFI                            /* The flash is CFI compatible  */
 192 #define CONFIG_FLASH_CFI_DRIVER                 /* Use common CFI driver        */
 193 #define CONFIG_SYS_FLASH_CFI_WIDTH      FLASH_CFI_16BIT /* no byte writes on IXP4xx     */
 194 #endif
 195
 196 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE           /* FLASH bank #0        */
 197
 198 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
 199 #define CONFIG_SYS_MAX_FLASH_SECT       256     /* max number of sectors on one chip    */
 200
 201 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms)      */
 202 #define CONFIG_SYS_FLASH_WRITE_TOUT     1000    /* Timeout for Flash Write (in ms)      */
 203
 204 #define CONFIG_SYS_FLASH_WORD_SIZE      unsigned char   /* flash word size (width)      */
 205 #define CONFIG_SYS_FLASH_ADDR0          0x5555  /* 1st address for flash config cycles  */
 206 #define CONFIG_SYS_FLASH_ADDR1          0x2AAA  /* 2nd address for flash config cycles  */
 207 /*
 208  * The following defines are added for buggy IOP480 byte interface.
 209  * All other boards should use the standard values (CPCI405 etc.)
 210  */
 211 #define CONFIG_SYS_FLASH_READ0          0x0000  /* 0 is standard                        */
 212 #define CONFIG_SYS_FLASH_READ1          0x0001  /* 1 is standard                        */
 213 #define CONFIG_SYS_FLASH_READ2          0x0002  /* 2 is standard                        */
 214
 215 #define CONFIG_SYS_FLASH_EMPTY_INFO             /* print 'E' for empty sector on flinfo */
 216
 217 #define CONFIG_ENV_IS_IN_FLASH  1
 218
 219 #define CONFIG_ENV_ADDR         (CONFIG_SYS_FLASH_BASE + CONFIG_SYS_MONITOR_LEN)
 220 #if defined(CONFIG_SCPU)
 221 /* no redundant environment on SCPU */
 222 #define CONFIG_ENV_SECT_SIZE    0x20000 /* size of one complete sector          */
 223 #define CONFIG_ENV_SIZE         0x4000  /* Total Size of Environment Sector     */
 224 #else
 225 #define CONFIG_ENV_SECT_SIZE    0x1000  /* size of one complete sector          */
 226 #define CONFIG_ENV_SIZE         0x1000  /* Total Size of Environment Sector     */
 227
 228 /* Address and size of Redundant Environment Sector     */
 229 #define CONFIG_ENV_ADDR_REDUND  (CONFIG_ENV_ADDR + CONFIG_ENV_SECT_SIZE)
 230 #define CONFIG_ENV_SIZE_REDUND  (CONFIG_ENV_SIZE)
 231 #endif
 232
 233 #if !defined(CONFIG_SCPU)
 234 /*
 235  * NAND-FLASH stuff
 236  */
 237 #define CONFIG_SYS_MAX_NAND_DEVICE      1
 238 #define CONFIG_SYS_NAND_BASE            0x51000000      /* NAND FLASH Base Address */
 239 #endif
 240
 241 /*
 242  * GPIO settings
 243  */
 244
 245 /* FPGA program pin configuration */
 246 #define CONFIG_SYS_GPIO_PRG             12              /* FPGA program pin (cpu output)*/
 247 #define CONFIG_SYS_GPIO_CLK             10              /* FPGA clk pin (cpu output)    */
 248 #define CONFIG_SYS_GPIO_DATA            14              /* FPGA data pin (cpu output)   */
 249 #define CONFIG_SYS_GPIO_INIT            13              /* FPGA init pin (cpu input)    */
 250 #define CONFIG_SYS_GPIO_DONE            11              /* FPGA done pin (cpu input)    */
 251
 252 /* other GPIO's */
 253 #define CONFIG_SYS_GPIO_RESTORE_INT     0
 254 #define CONFIG_SYS_GPIO_RESTART_INT     1
 255 #define CONFIG_SYS_GPIO_SYS_RUNNING     2
 256 #define CONFIG_SYS_GPIO_PCI_INTA        3
 257 #define CONFIG_SYS_GPIO_PCI_INTB        4
 258 #define CONFIG_SYS_GPIO_I2C_SCL 6
 259 #define CONFIG_SYS_GPIO_I2C_SDA 7
 260 #define CONFIG_SYS_GPIO_FPGA_RESET      9
 261 #define CONFIG_SYS_GPIO_CLK_33M 15
 262
 263 /*
 264  * I2C stuff
 265  */
 266
 267 /* enable I2C and select the hardware/software driver */
 268 #define CONFIG_SYS_I2C
 269 #define CONFIG_SYS_I2C_SOFT             /* I2C bit-banged */
 270 #define CONFIG_SYS_I2C_SOFT_SPEED       83000   /* 83 kHz is supposed to work */
 271 #define CONFIG_SYS_I2C_SOFT_SLAVE       0xFE
 272 /*
 273  * Software (bit-bang) I2C driver configuration
 274  */
 275 #define PB_SCL          (1 << CONFIG_SYS_GPIO_I2C_SCL)
 276 #define PB_SDA          (1 << CONFIG_SYS_GPIO_I2C_SDA)
 277
 278 #define I2C_INIT        GPIO_OUTPUT_ENABLE(CONFIG_SYS_GPIO_I2C_SCL)
 279 #define I2C_ACTIVE      GPIO_OUTPUT_ENABLE(CONFIG_SYS_GPIO_I2C_SDA)
 280 #define I2C_TRISTATE    GPIO_OUTPUT_DISABLE(CONFIG_SYS_GPIO_I2C_SDA)
 281 #define I2C_READ        ((*IXP425_GPIO_GPINR & PB_SDA) != 0)
 282 #define I2C_SDA(bit)    if (bit) GPIO_OUTPUT_SET(CONFIG_SYS_GPIO_I2C_SDA);      \
 283                         else     GPIO_OUTPUT_CLEAR(CONFIG_SYS_GPIO_I2C_SDA)
 284 #define I2C_SCL(bit)    if (bit) GPIO_OUTPUT_SET(CONFIG_SYS_GPIO_I2C_SCL);      \
 285                         else     GPIO_OUTPUT_CLEAR(CONFIG_SYS_GPIO_I2C_SCL)
 286 #define I2C_DELAY       udelay(3)       /* 1/4 I2C clock duration */
 287
 288 /*
 289  * I2C RTC
 290  */
 291 #if 0 /* test-only */
 292 #define CONFIG_RTC_DS1340       1
 293 #define CONFIG_SYS_I2C_RTC_ADDR 0x68
 294 #else
 295 /* M41T11 Serial Access Timekeeper(R) SRAM */
 296 #define CONFIG_RTC_M41T11       1
 297 #define CONFIG_SYS_I2C_RTC_ADDR 0x68
 298 #define CONFIG_SYS_M41T11_BASE_YEAR     1900    /* play along with the linux driver */
 299 #endif
 300
 301 /*
 302  * Spartan3 FPGA configuration support
 303  */
 304 #define CONFIG_SYS_FPGA_MAX_SIZE        700*1024        /* 700kByte for XC3S500E        */
 305
 306 #define CONFIG_SYS_FPGA_PRG     (1 << CONFIG_SYS_GPIO_PRG)      /* FPGA program pin (cpu output)*/
 307 #define CONFIG_SYS_FPGA_CLK     (1 << CONFIG_SYS_GPIO_CLK)      /* FPGA clk pin (cpu output)    */
 308 #define CONFIG_SYS_FPGA_DATA    (1 << CONFIG_SYS_GPIO_DATA)     /* FPGA data pin (cpu output)   */
 309 #define CONFIG_SYS_FPGA_INIT    (1 << CONFIG_SYS_GPIO_INIT)     /* FPGA init pin (cpu input)    */
 310 #define CONFIG_SYS_FPGA_DONE    (1 << CONFIG_SYS_GPIO_DONE)     /* FPGA done pin (cpu input)    */
 311
 312 /*
 313  * Cache Configuration
 314  */
 315 #define CONFIG_SYS_CACHELINE_SIZE       32
 316
 317 /* additions for new relocation code, must be added to all boards */
 318 #define CONFIG_SYS_SDRAM_BASE           0x00000000
 319 #define CONFIG_SYS_INIT_SP_ADDR        \
 320         (CONFIG_SYS_SDRAM_BASE + 0x1000 - GENERATED_GBL_DATA_SIZE)
 321
 322 #endif  /* __CONFIG_H */