]> git.kernelconcepts.de Git - karo-tx-uboot.git/commitdiff
powerpc/8xxx: Fix quad-rank DIMMs support on corenet_ds board.
authoryork <yorksun@freescale.com>
Fri, 2 Jul 2010 22:25:59 +0000 (22:25 +0000)
committerKumar Gala <galak@kernel.crashing.org>
Thu, 19 Aug 2010 07:06:14 +0000 (02:06 -0500)
The board specific parameters associated with quad rank dimms where
missing.  This fixes it so the board will function if quad rank dimms
are placed in it.

Signed-off-by: York Sun <yorksun@freescale.com>
Signed-off-by: Kumar Gala <galak@kernel.crashing.org>
board/freescale/corenet_ds/ddr.c
include/configs/corenet_ds.h

index 82b2b4f5503086e8d9919f3343a1cf9db80cafe8..18adf2f9c5f1a30103dc943b693b2ec4bcecea2a 100644 (file)
@@ -66,11 +66,19 @@ typedef struct {
  *      seem reliable, but errors will appear when memory intensive
  *      program is run. */
 /* XXX: Single rank at 800 MHz is OK.  */
-const board_specific_parameters_t board_specific_parameters[][20] = {
+const board_specific_parameters_t board_specific_parameters[][30] = {
        {
        /*      memory controller 0                     */
        /*        lo|  hi|  num|  clk| cpo|wrdata|2T    */
        /*       mhz| mhz|ranks|adjst|    | delay|      */
+               {  0, 333,    4,    6,   7,    3,  0},
+               {334, 400,    4,    6,   9,    3,  0},
+               {401, 549,    4,    6,  11,    3,  0},
+               {550, 680,    4,    1,  10,    5,  0},
+               {681, 850,    4,    1,  12,    5,  0},
+               {851, 1050,   4,    1,  12,    5,  0},
+               {1051, 1250,  4,    1,  15,    4,  0},
+               {1251, 1350,  4,    1,  15,    4,  0},
                {  0, 333,    2,    6,   7,    3,  0},
                {334, 400,    2,    6,   9,    3,  0},
                {401, 549,    2,    6,  11,    3,  0},
@@ -90,6 +98,14 @@ const board_specific_parameters_t board_specific_parameters[][20] = {
        /*      memory controller 1                     */
        /*        lo|  hi|  num|  clk| cpo|wrdata|2T    */
        /*       mhz| mhz|ranks|adjst|    | delay|      */
+               {  0, 333,    4,    6,   7,    3,  0},
+               {334, 400,    4,    6,   9,    3,  0},
+               {401, 549,    4,    6,  11,    3,  0},
+               {550, 680,    4,    1,  10,    5,  0},
+               {681, 850,    4,    1,  12,    5,  0},
+               {851, 1050,   4,    1,  12,    5,  0},
+               {1051, 1250,  4,    1,  15,    4,  0},
+               {1251, 1350,  4,    1,  15,    4,  0},
                {  0, 333,    2,     6,  7,    3,  0},
                {334, 400,    2,     6,  9,    3,  0},
                {401, 549,    2,     6, 11,    3,  0},
index dd609da8f069aaac62451d1ec5f2c4b094a432c5..3dcee85d8e81ab56ddcfbb43171b4f51e0e49157 100644 (file)
 #define CONFIG_SYS_SDRAM_BASE          CONFIG_SYS_DDR_SDRAM_BASE
 
 #define CONFIG_DIMM_SLOTS_PER_CTLR     1
-#define CONFIG_CHIP_SELECTS_PER_CTRL   (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
+#define CONFIG_CHIP_SELECTS_PER_CTRL   (4 * CONFIG_DIMM_SLOTS_PER_CTLR)
 
 #define CONFIG_DDR_SPD
 #define CONFIG_FSL_DDR3