arch/x86/cpu/interrupts.c

   1 /*
   2  * (C) Copyright 2008-2011
   3  * Graeme Russ, <graeme.russ@gmail.com>
   4  *
   5  * (C) Copyright 2002
   6  * Daniel Engström, Omicron Ceti AB, <daniel@omicron.se>
   7  *
   8  * Portions of this file are derived from the Linux kernel source
   9  *  Copyright (C) 1991, 1992  Linus Torvalds
  10  *
  11  * SPDX-License-Identifier:     GPL-2.0+
  12  */
  13
  14 #include <common.h>
  15 #include <asm/cache.h>
  16 #include <asm/control_regs.h>
  17 #include <asm/interrupt.h>
  18 #include <asm/io.h>
  19 #include <asm/processor-flags.h>
  20 #include <linux/compiler.h>
  21 #include <asm/msr.h>
  22 #include <asm/processor.h>
  23 #include <asm/u-boot-x86.h>
  24 #include <asm/i8259.h>
  25
  26 DECLARE_GLOBAL_DATA_PTR;
  27
  28 #define DECLARE_INTERRUPT(x) \
  29         ".globl irq_"#x"\n" \
  30         ".hidden irq_"#x"\n" \
  31         ".type irq_"#x", @function\n" \
  32         "irq_"#x":\n" \
  33         "pushl $"#x"\n" \
  34         "jmp irq_common_entry\n"
  35
  36 static char *exceptions[] = {
  37         "Divide Error",
  38         "Debug",
  39         "NMI Interrupt",
  40         "Breakpoint",
  41         "Overflow",
  42         "BOUND Range Exceeded",
  43         "Invalid Opcode (Undefined Opcode)",
  44         "Device Not Avaiable (No Math Coprocessor)",
  45         "Double Fault",
  46         "Coprocessor Segment Overrun",
  47         "Invalid TSS",
  48         "Segment Not Present",
  49         "Stack Segment Fault",
  50         "General Protection",
  51         "Page Fault",
  52         "Reserved",
  53         "x87 FPU Floating-Point Error",
  54         "Alignment Check",
  55         "Machine Check",
  56         "SIMD Floating-Point Exception",
  57         "Virtualization Exception",
  58         "Reserved",
  59         "Reserved",
  60         "Reserved",
  61         "Reserved",
  62         "Reserved",
  63         "Reserved",
  64         "Reserved",
  65         "Reserved",
  66         "Reserved",
  67         "Reserved",
  68         "Reserved"
  69 };
  70
  71 static void dump_regs(struct irq_regs *regs)
  72 {
  73         unsigned long cs, eip, eflags;
  74         unsigned long cr0 = 0L, cr2 = 0L, cr3 = 0L, cr4 = 0L;
  75         unsigned long d0, d1, d2, d3, d6, d7;
  76         unsigned long sp;
  77
  78         /*
  79          * Some exceptions cause an error code to be saved on the current stack
  80          * after the EIP value. We should extract CS/EIP/EFLAGS from different
  81          * position on the stack based on the exception number.
  82          */
  83         switch (regs->irq_id) {
  84         case EXC_DF:
  85         case EXC_TS:
  86         case EXC_NP:
  87         case EXC_SS:
  88         case EXC_GP:
  89         case EXC_PF:
  90         case EXC_AC:
  91                 cs = regs->context.ctx2.xcs;
  92                 eip = regs->context.ctx2.eip;
  93                 eflags = regs->context.ctx2.eflags;
  94                 /* We should fix up the ESP due to error code */
  95                 regs->esp += 4;
  96                 break;
  97         default:
  98                 cs = regs->context.ctx1.xcs;
  99                 eip = regs->context.ctx1.eip;
 100                 eflags = regs->context.ctx1.eflags;
 101                 break;
 102         }
 103
 104         printf("EIP: %04x:[<%08lx>] EFLAGS: %08lx\n",
 105                         (u16)cs, eip, eflags);
 106
 107         printf("EAX: %08lx EBX: %08lx ECX: %08lx EDX: %08lx\n",
 108                 regs->eax, regs->ebx, regs->ecx, regs->edx);
 109         printf("ESI: %08lx EDI: %08lx EBP: %08lx ESP: %08lx\n",
 110                 regs->esi, regs->edi, regs->ebp, regs->esp);
 111         printf(" DS: %04x ES: %04x FS: %04x GS: %04x SS: %04x\n",
 112                (u16)regs->xds, (u16)regs->xes, (u16)regs->xfs,
 113                (u16)regs->xgs, (u16)regs->xss);
 114
 115         cr0 = read_cr0();
 116         cr2 = read_cr2();
 117         cr3 = read_cr3();
 118         cr4 = read_cr4();
 119
 120         printf("CR0: %08lx CR2: %08lx CR3: %08lx CR4: %08lx\n",
 121                         cr0, cr2, cr3, cr4);
 122
 123         d0 = get_debugreg(0);
 124         d1 = get_debugreg(1);
 125         d2 = get_debugreg(2);
 126         d3 = get_debugreg(3);
 127
 128         printf("DR0: %08lx DR1: %08lx DR2: %08lx DR3: %08lx\n",
 129                         d0, d1, d2, d3);
 130
 131         d6 = get_debugreg(6);
 132         d7 = get_debugreg(7);
 133         printf("DR6: %08lx DR7: %08lx\n",
 134                         d6, d7);
 135
 136         printf("Stack:\n");
 137         sp = regs->esp;
 138
 139         sp += 64;
 140
 141         while (sp > (regs->esp - 16)) {
 142                 if (sp == regs->esp)
 143                         printf("--->");
 144                 else
 145                         printf("    ");
 146                 printf("0x%8.8lx : 0x%8.8lx\n", sp, (ulong)readl(sp));
 147                 sp -= 4;
 148         }
 149 }
 150
 151 static void do_exception(struct irq_regs *regs)
 152 {
 153         printf("%s\n", exceptions[regs->irq_id]);
 154         dump_regs(regs);
 155         hang();
 156 }
 157
 158 struct idt_entry {
 159         u16     base_low;
 160         u16     selector;
 161         u8      res;
 162         u8      access;
 163         u16     base_high;
 164 } __packed;
 165
 166 struct desc_ptr {
 167         unsigned short size;
 168         unsigned long address;
 169 } __packed;
 170
 171 struct idt_entry idt[256] __aligned(16);
 172
 173 struct desc_ptr idt_ptr;
 174
 175 static inline void load_idt(const struct desc_ptr *dtr)
 176 {
 177         asm volatile("cs lidt %0" : : "m" (*dtr));
 178 }
 179
 180 void set_vector(u8 intnum, void *routine)
 181 {
 182         idt[intnum].base_high = (u16)((u32)(routine) >> 16);
 183         idt[intnum].base_low = (u16)((u32)(routine) & 0xffff);
 184 }
 185
 186 /*
 187  * Ideally these would be defined static to avoid a checkpatch warning, but
 188  * the compiler cannot see them in the inline asm and complains that they
 189  * aren't defined
 190  */
 191 void irq_0(void);
 192 void irq_1(void);
 193
 194 int cpu_init_interrupts(void)
 195 {
 196         int i;
 197
 198         int irq_entry_size = irq_1 - irq_0;
 199         void *irq_entry = (void *)irq_0;
 200
 201         /* Setup the IDT */
 202         for (i = 0; i < 256; i++) {
 203                 idt[i].access = 0x8e;
 204                 idt[i].res = 0;
 205                 idt[i].selector = X86_GDT_ENTRY_32BIT_CS * X86_GDT_ENTRY_SIZE;
 206                 set_vector(i, irq_entry);
 207                 irq_entry += irq_entry_size;
 208         }
 209
 210         idt_ptr.size = 256 * 8 - 1;
 211         idt_ptr.address = (unsigned long) idt;
 212
 213         load_idt(&idt_ptr);
 214
 215         return 0;
 216 }
 217
 218 void *x86_get_idt(void)
 219 {
 220         return &idt_ptr;
 221 }
 222
 223 void __do_irq(int irq)
 224 {
 225         printf("Unhandled IRQ : %d\n", irq);
 226 }
 227 void do_irq(int irq) __attribute__((weak, alias("__do_irq")));
 228
 229 void enable_interrupts(void)
 230 {
 231         asm("sti\n");
 232 }
 233
 234 int disable_interrupts(void)
 235 {
 236         long flags;
 237
 238         asm volatile ("pushfl ; popl %0 ; cli\n" : "=g" (flags) : );
 239
 240         return flags & X86_EFLAGS_IF;
 241 }
 242
 243 int interrupt_init(void)
 244 {
 245         /* Just in case... */
 246         disable_interrupts();
 247
 248 #ifdef CONFIG_SYS_PCAT_INTERRUPTS
 249         /* Initialize the master/slave i8259 pic */
 250         i8259_init();
 251 #endif
 252
 253         /* Initialize core interrupt and exception functionality of CPU */
 254         cpu_init_interrupts();
 255
 256         /* It is now safe to enable interrupts */
 257         enable_interrupts();
 258
 259         return 0;
 260 }
 261
 262 /* IRQ Low-Level Service Routine */
 263 void irq_llsr(struct irq_regs *regs)
 264 {
 265         /*
 266          * For detailed description of each exception, refer to:
 267          * Intel® 64 and IA-32 Architectures Software Developer's Manual
 268          * Volume 1: Basic Architecture
 269          * Order Number: 253665-029US, November 2008
 270          * Table 6-1. Exceptions and Interrupts
 271          */
 272         if (regs->irq_id < 32) {
 273                 /* Architecture defined exception */
 274                 do_exception(regs);
 275         } else {
 276                 /* Hardware or User IRQ */
 277                 do_irq(regs->irq_id);
 278         }
 279 }
 280
 281 /*
 282  * OK - This looks really horrible, but it serves a purpose - It helps create
 283  * fully relocatable code.
 284  *  - The call to irq_llsr will be a relative jump
 285  *  - The IRQ entries will be guaranteed to be in order
 286  *  Interrupt entries are now very small (a push and a jump) but they are
 287  *  now slower (all registers pushed on stack which provides complete
 288  *  crash dumps in the low level handlers
 289  *
 290  * Interrupt Entry Point:
 291  *  - Interrupt has caused eflags, CS and EIP to be pushed
 292  *  - Interrupt Vector Handler has pushed orig_eax
 293  *  - pt_regs.esp needs to be adjusted by 40 bytes:
 294  *      12 bytes pushed by CPU (EFLAGSF, CS, EIP)
 295  *      4 bytes pushed by vector handler (irq_id)
 296  *      24 bytes pushed before SP (SS, GS, FS, ES, DS, EAX)
 297  *      NOTE: Only longs are pushed on/popped off the stack!
 298  */
 299 asm(".globl irq_common_entry\n" \
 300         ".hidden irq_common_entry\n" \
 301         ".type irq_common_entry, @function\n" \
 302         "irq_common_entry:\n" \
 303         "cld\n" \
 304         "pushl %ss\n" \
 305         "pushl %gs\n" \
 306         "pushl %fs\n" \
 307         "pushl %es\n" \
 308         "pushl %ds\n" \
 309         "pushl %eax\n" \
 310         "movl  %esp, %eax\n" \
 311         "addl  $40, %eax\n" \
 312         "pushl %eax\n" \
 313         "pushl %ebp\n" \
 314         "pushl %edi\n" \
 315         "pushl %esi\n" \
 316         "pushl %edx\n" \
 317         "pushl %ecx\n" \
 318         "pushl %ebx\n" \
 319         "mov   %esp, %eax\n" \
 320         "call irq_llsr\n" \
 321         "popl %ebx\n" \
 322         "popl %ecx\n" \
 323         "popl %edx\n" \
 324         "popl %esi\n" \
 325         "popl %edi\n" \
 326         "popl %ebp\n" \
 327         "popl %eax\n" \
 328         "popl %eax\n" \
 329         "popl %ds\n" \
 330         "popl %es\n" \
 331         "popl %fs\n" \
 332         "popl %gs\n" \
 333         "popl %ss\n" \
 334         "add  $4, %esp\n" \
 335         "iret\n" \
 336         DECLARE_INTERRUPT(0) \
 337         DECLARE_INTERRUPT(1) \
 338         DECLARE_INTERRUPT(2) \
 339         DECLARE_INTERRUPT(3) \
 340         DECLARE_INTERRUPT(4) \
 341         DECLARE_INTERRUPT(5) \
 342         DECLARE_INTERRUPT(6) \
 343         DECLARE_INTERRUPT(7) \
 344         DECLARE_INTERRUPT(8) \
 345         DECLARE_INTERRUPT(9) \
 346         DECLARE_INTERRUPT(10) \
 347         DECLARE_INTERRUPT(11) \
 348         DECLARE_INTERRUPT(12) \
 349         DECLARE_INTERRUPT(13) \
 350         DECLARE_INTERRUPT(14) \
 351         DECLARE_INTERRUPT(15) \
 352         DECLARE_INTERRUPT(16) \
 353         DECLARE_INTERRUPT(17) \
 354         DECLARE_INTERRUPT(18) \
 355         DECLARE_INTERRUPT(19) \
 356         DECLARE_INTERRUPT(20) \
 357         DECLARE_INTERRUPT(21) \
 358         DECLARE_INTERRUPT(22) \
 359         DECLARE_INTERRUPT(23) \
 360         DECLARE_INTERRUPT(24) \
 361         DECLARE_INTERRUPT(25) \
 362         DECLARE_INTERRUPT(26) \
 363         DECLARE_INTERRUPT(27) \
 364         DECLARE_INTERRUPT(28) \
 365         DECLARE_INTERRUPT(29) \
 366         DECLARE_INTERRUPT(30) \
 367         DECLARE_INTERRUPT(31) \
 368         DECLARE_INTERRUPT(32) \
 369         DECLARE_INTERRUPT(33) \
 370         DECLARE_INTERRUPT(34) \
 371         DECLARE_INTERRUPT(35) \
 372         DECLARE_INTERRUPT(36) \
 373         DECLARE_INTERRUPT(37) \
 374         DECLARE_INTERRUPT(38) \
 375         DECLARE_INTERRUPT(39) \
 376         DECLARE_INTERRUPT(40) \
 377         DECLARE_INTERRUPT(41) \
 378         DECLARE_INTERRUPT(42) \
 379         DECLARE_INTERRUPT(43) \
 380         DECLARE_INTERRUPT(44) \
 381         DECLARE_INTERRUPT(45) \
 382         DECLARE_INTERRUPT(46) \
 383         DECLARE_INTERRUPT(47) \
 384         DECLARE_INTERRUPT(48) \
 385         DECLARE_INTERRUPT(49) \
 386         DECLARE_INTERRUPT(50) \
 387         DECLARE_INTERRUPT(51) \
 388         DECLARE_INTERRUPT(52) \
 389         DECLARE_INTERRUPT(53) \
 390         DECLARE_INTERRUPT(54) \
 391         DECLARE_INTERRUPT(55) \
 392         DECLARE_INTERRUPT(56) \
 393         DECLARE_INTERRUPT(57) \
 394         DECLARE_INTERRUPT(58) \
 395         DECLARE_INTERRUPT(59) \
 396         DECLARE_INTERRUPT(60) \
 397         DECLARE_INTERRUPT(61) \
 398         DECLARE_INTERRUPT(62) \
 399         DECLARE_INTERRUPT(63) \
 400         DECLARE_INTERRUPT(64) \
 401         DECLARE_INTERRUPT(65) \
 402         DECLARE_INTERRUPT(66) \
 403         DECLARE_INTERRUPT(67) \
 404         DECLARE_INTERRUPT(68) \
 405         DECLARE_INTERRUPT(69) \
 406         DECLARE_INTERRUPT(70) \
 407         DECLARE_INTERRUPT(71) \
 408         DECLARE_INTERRUPT(72) \
 409         DECLARE_INTERRUPT(73) \
 410         DECLARE_INTERRUPT(74) \
 411         DECLARE_INTERRUPT(75) \
 412         DECLARE_INTERRUPT(76) \
 413         DECLARE_INTERRUPT(77) \
 414         DECLARE_INTERRUPT(78) \
 415         DECLARE_INTERRUPT(79) \
 416         DECLARE_INTERRUPT(80) \
 417         DECLARE_INTERRUPT(81) \
 418         DECLARE_INTERRUPT(82) \
 419         DECLARE_INTERRUPT(83) \
 420         DECLARE_INTERRUPT(84) \
 421         DECLARE_INTERRUPT(85) \
 422         DECLARE_INTERRUPT(86) \
 423         DECLARE_INTERRUPT(87) \
 424         DECLARE_INTERRUPT(88) \
 425         DECLARE_INTERRUPT(89) \
 426         DECLARE_INTERRUPT(90) \
 427         DECLARE_INTERRUPT(91) \
 428         DECLARE_INTERRUPT(92) \
 429         DECLARE_INTERRUPT(93) \
 430         DECLARE_INTERRUPT(94) \
 431         DECLARE_INTERRUPT(95) \
 432         DECLARE_INTERRUPT(97) \
 433         DECLARE_INTERRUPT(96) \
 434         DECLARE_INTERRUPT(98) \
 435         DECLARE_INTERRUPT(99) \
 436         DECLARE_INTERRUPT(100) \
 437         DECLARE_INTERRUPT(101) \
 438         DECLARE_INTERRUPT(102) \
 439         DECLARE_INTERRUPT(103) \
 440         DECLARE_INTERRUPT(104) \
 441         DECLARE_INTERRUPT(105) \
 442         DECLARE_INTERRUPT(106) \
 443         DECLARE_INTERRUPT(107) \
 444         DECLARE_INTERRUPT(108) \
 445         DECLARE_INTERRUPT(109) \
 446         DECLARE_INTERRUPT(110) \
 447         DECLARE_INTERRUPT(111) \
 448         DECLARE_INTERRUPT(112) \
 449         DECLARE_INTERRUPT(113) \
 450         DECLARE_INTERRUPT(114) \
 451         DECLARE_INTERRUPT(115) \
 452         DECLARE_INTERRUPT(116) \
 453         DECLARE_INTERRUPT(117) \
 454         DECLARE_INTERRUPT(118) \
 455         DECLARE_INTERRUPT(119) \
 456         DECLARE_INTERRUPT(120) \
 457         DECLARE_INTERRUPT(121) \
 458         DECLARE_INTERRUPT(122) \
 459         DECLARE_INTERRUPT(123) \
 460         DECLARE_INTERRUPT(124) \
 461         DECLARE_INTERRUPT(125) \
 462         DECLARE_INTERRUPT(126) \
 463         DECLARE_INTERRUPT(127) \
 464         DECLARE_INTERRUPT(128) \
 465         DECLARE_INTERRUPT(129) \
 466         DECLARE_INTERRUPT(130) \
 467         DECLARE_INTERRUPT(131) \
 468         DECLARE_INTERRUPT(132) \
 469         DECLARE_INTERRUPT(133) \
 470         DECLARE_INTERRUPT(134) \
 471         DECLARE_INTERRUPT(135) \
 472         DECLARE_INTERRUPT(136) \
 473         DECLARE_INTERRUPT(137) \
 474         DECLARE_INTERRUPT(138) \
 475         DECLARE_INTERRUPT(139) \
 476         DECLARE_INTERRUPT(140) \
 477         DECLARE_INTERRUPT(141) \
 478         DECLARE_INTERRUPT(142) \
 479         DECLARE_INTERRUPT(143) \
 480         DECLARE_INTERRUPT(144) \
 481         DECLARE_INTERRUPT(145) \
 482         DECLARE_INTERRUPT(146) \
 483         DECLARE_INTERRUPT(147) \
 484         DECLARE_INTERRUPT(148) \
 485         DECLARE_INTERRUPT(149) \
 486         DECLARE_INTERRUPT(150) \
 487         DECLARE_INTERRUPT(151) \
 488         DECLARE_INTERRUPT(152) \
 489         DECLARE_INTERRUPT(153) \
 490         DECLARE_INTERRUPT(154) \
 491         DECLARE_INTERRUPT(155) \
 492         DECLARE_INTERRUPT(156) \
 493         DECLARE_INTERRUPT(157) \
 494         DECLARE_INTERRUPT(158) \
 495         DECLARE_INTERRUPT(159) \
 496         DECLARE_INTERRUPT(160) \
 497         DECLARE_INTERRUPT(161) \
 498         DECLARE_INTERRUPT(162) \
 499         DECLARE_INTERRUPT(163) \
 500         DECLARE_INTERRUPT(164) \
 501         DECLARE_INTERRUPT(165) \
 502         DECLARE_INTERRUPT(166) \
 503         DECLARE_INTERRUPT(167) \
 504         DECLARE_INTERRUPT(168) \
 505         DECLARE_INTERRUPT(169) \
 506         DECLARE_INTERRUPT(170) \
 507         DECLARE_INTERRUPT(171) \
 508         DECLARE_INTERRUPT(172) \
 509         DECLARE_INTERRUPT(173) \
 510         DECLARE_INTERRUPT(174) \
 511         DECLARE_INTERRUPT(175) \
 512         DECLARE_INTERRUPT(176) \
 513         DECLARE_INTERRUPT(177) \
 514         DECLARE_INTERRUPT(178) \
 515         DECLARE_INTERRUPT(179) \
 516         DECLARE_INTERRUPT(180) \
 517         DECLARE_INTERRUPT(181) \
 518         DECLARE_INTERRUPT(182) \
 519         DECLARE_INTERRUPT(183) \
 520         DECLARE_INTERRUPT(184) \
 521         DECLARE_INTERRUPT(185) \
 522         DECLARE_INTERRUPT(186) \
 523         DECLARE_INTERRUPT(187) \
 524         DECLARE_INTERRUPT(188) \
 525         DECLARE_INTERRUPT(189) \
 526         DECLARE_INTERRUPT(190) \
 527         DECLARE_INTERRUPT(191) \
 528         DECLARE_INTERRUPT(192) \
 529         DECLARE_INTERRUPT(193) \
 530         DECLARE_INTERRUPT(194) \
 531         DECLARE_INTERRUPT(195) \
 532         DECLARE_INTERRUPT(196) \
 533         DECLARE_INTERRUPT(197) \
 534         DECLARE_INTERRUPT(198) \
 535         DECLARE_INTERRUPT(199) \
 536         DECLARE_INTERRUPT(200) \
 537         DECLARE_INTERRUPT(201) \
 538         DECLARE_INTERRUPT(202) \
 539         DECLARE_INTERRUPT(203) \
 540         DECLARE_INTERRUPT(204) \
 541         DECLARE_INTERRUPT(205) \
 542         DECLARE_INTERRUPT(206) \
 543         DECLARE_INTERRUPT(207) \
 544         DECLARE_INTERRUPT(208) \
 545         DECLARE_INTERRUPT(209) \
 546         DECLARE_INTERRUPT(210) \
 547         DECLARE_INTERRUPT(211) \
 548         DECLARE_INTERRUPT(212) \
 549         DECLARE_INTERRUPT(213) \
 550         DECLARE_INTERRUPT(214) \
 551         DECLARE_INTERRUPT(215) \
 552         DECLARE_INTERRUPT(216) \
 553         DECLARE_INTERRUPT(217) \
 554         DECLARE_INTERRUPT(218) \
 555         DECLARE_INTERRUPT(219) \
 556         DECLARE_INTERRUPT(220) \
 557         DECLARE_INTERRUPT(221) \
 558         DECLARE_INTERRUPT(222) \
 559         DECLARE_INTERRUPT(223) \
 560         DECLARE_INTERRUPT(224) \
 561         DECLARE_INTERRUPT(225) \
 562         DECLARE_INTERRUPT(226) \
 563         DECLARE_INTERRUPT(227) \
 564         DECLARE_INTERRUPT(228) \
 565         DECLARE_INTERRUPT(229) \
 566         DECLARE_INTERRUPT(230) \
 567         DECLARE_INTERRUPT(231) \
 568         DECLARE_INTERRUPT(232) \
 569         DECLARE_INTERRUPT(233) \
 570         DECLARE_INTERRUPT(234) \
 571         DECLARE_INTERRUPT(235) \
 572         DECLARE_INTERRUPT(236) \
 573         DECLARE_INTERRUPT(237) \
 574         DECLARE_INTERRUPT(238) \
 575         DECLARE_INTERRUPT(239) \
 576         DECLARE_INTERRUPT(240) \
 577         DECLARE_INTERRUPT(241) \
 578         DECLARE_INTERRUPT(242) \
 579         DECLARE_INTERRUPT(243) \
 580         DECLARE_INTERRUPT(244) \
 581         DECLARE_INTERRUPT(245) \
 582         DECLARE_INTERRUPT(246) \
 583         DECLARE_INTERRUPT(247) \
 584         DECLARE_INTERRUPT(248) \
 585         DECLARE_INTERRUPT(249) \
 586         DECLARE_INTERRUPT(250) \
 587         DECLARE_INTERRUPT(251) \
 588         DECLARE_INTERRUPT(252) \
 589         DECLARE_INTERRUPT(253) \
 590         DECLARE_INTERRUPT(254) \
 591         DECLARE_INTERRUPT(255));