arch/arm/mach-omap2/timer.c

   1 /*
   2  * linux/arch/arm/mach-omap2/timer.c
   3  *
   4  * OMAP2 GP timer support.
   5  *
   6  * Copyright (C) 2009 Nokia Corporation
   7  *
   8  * Update to use new clocksource/clockevent layers
   9  * Author: Kevin Hilman, MontaVista Software, Inc. <source@mvista.com>
  10  * Copyright (C) 2007 MontaVista Software, Inc.
  11  *
  12  * Original driver:
  13  * Copyright (C) 2005 Nokia Corporation
  14  * Author: Paul Mundt <paul.mundt@nokia.com>
  15  *         Juha Yrjölä <juha.yrjola@nokia.com>
  16  * OMAP Dual-mode timer framework support by Timo Teras
  17  *
  18  * Some parts based off of TI's 24xx code:
  19  *
  20  * Copyright (C) 2004-2009 Texas Instruments, Inc.
  21  *
  22  * Roughly modelled after the OMAP1 MPU timer code.
  23  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
  24  *
  25  * This file is subject to the terms and conditions of the GNU General Public
  26  * License. See the file "COPYING" in the main directory of this archive
  27  * for more details.
  28  */
  29 #include <linux/init.h>
  30 #include <linux/time.h>
  31 #include <linux/interrupt.h>
  32 #include <linux/err.h>
  33 #include <linux/clk.h>
  34 #include <linux/delay.h>
  35 #include <linux/irq.h>
  36 #include <linux/clocksource.h>
  37 #include <linux/clockchips.h>
  38 #include <linux/slab.h>
  39 #include <linux/of.h>
  40 #include <linux/of_address.h>
  41 #include <linux/of_irq.h>
  42 #include <linux/platform_device.h>
  43 #include <linux/platform_data/dmtimer-omap.h>
  44 #include <linux/sched_clock.h>
  45
  46 #include <asm/mach/time.h>
  47 #include <asm/smp_twd.h>
  48
  49 #include "omap_hwmod.h"
  50 #include "omap_device.h"
  51 #include <plat/counter-32k.h>
  52 #include <plat/dmtimer.h>
  53 #include "omap-pm.h"
  54
  55 #include "soc.h"
  56 #include "common.h"
  57 #include "control.h"
  58 #include "powerdomain.h"
  59 #include "omap-secure.h"
  60
  61 #define REALTIME_COUNTER_BASE                           0x48243200
  62 #define INCREMENTER_NUMERATOR_OFFSET                    0x10
  63 #define INCREMENTER_DENUMERATOR_RELOAD_OFFSET           0x14
  64 #define NUMERATOR_DENUMERATOR_MASK                      0xfffff000
  65
  66 /* Clockevent code */
  67
  68 static struct omap_dm_timer clkev;
  69 static struct clock_event_device clockevent_gpt;
  70
  71 #ifdef CONFIG_SOC_HAS_REALTIME_COUNTER
  72 static unsigned long arch_timer_freq;
  73
  74 void set_cntfreq(void)
  75 {
  76         omap_smc1(OMAP5_DRA7_MON_SET_CNTFRQ_INDEX, arch_timer_freq);
  77 }
  78 #endif
  79
  80 static irqreturn_t omap2_gp_timer_interrupt(int irq, void *dev_id)
  81 {
  82         struct clock_event_device *evt = &clockevent_gpt;
  83
  84         __omap_dm_timer_write_status(&clkev, OMAP_TIMER_INT_OVERFLOW);
  85
  86         evt->event_handler(evt);
  87         return IRQ_HANDLED;
  88 }
  89
  90 static struct irqaction omap2_gp_timer_irq = {
  91         .name           = "gp_timer",
  92         .flags          = IRQF_TIMER | IRQF_IRQPOLL,
  93         .handler        = omap2_gp_timer_interrupt,
  94 };
  95
  96 static int omap2_gp_timer_set_next_event(unsigned long cycles,
  97                                          struct clock_event_device *evt)
  98 {
  99         __omap_dm_timer_load_start(&clkev, OMAP_TIMER_CTRL_ST,
 100                                    0xffffffff - cycles, OMAP_TIMER_POSTED);
 101
 102         return 0;
 103 }
 104
 105 static int omap2_gp_timer_shutdown(struct clock_event_device *evt)
 106 {
 107         __omap_dm_timer_stop(&clkev, OMAP_TIMER_POSTED, clkev.rate);
 108         return 0;
 109 }
 110
 111 static int omap2_gp_timer_set_periodic(struct clock_event_device *evt)
 112 {
 113         u32 period;
 114
 115         __omap_dm_timer_stop(&clkev, OMAP_TIMER_POSTED, clkev.rate);
 116
 117         period = clkev.rate / HZ;
 118         period -= 1;
 119         /* Looks like we need to first set the load value separately */
 120         __omap_dm_timer_write(&clkev, OMAP_TIMER_LOAD_REG, 0xffffffff - period,
 121                               OMAP_TIMER_POSTED);
 122         __omap_dm_timer_load_start(&clkev,
 123                                    OMAP_TIMER_CTRL_AR | OMAP_TIMER_CTRL_ST,
 124                                    0xffffffff - period, OMAP_TIMER_POSTED);
 125         return 0;
 126 }
 127
 128 static struct clock_event_device clockevent_gpt = {
 129         .features               = CLOCK_EVT_FEAT_PERIODIC |
 130                                   CLOCK_EVT_FEAT_ONESHOT,
 131         .rating                 = 300,
 132         .set_next_event         = omap2_gp_timer_set_next_event,
 133         .set_state_shutdown     = omap2_gp_timer_shutdown,
 134         .set_state_periodic     = omap2_gp_timer_set_periodic,
 135         .set_state_oneshot      = omap2_gp_timer_shutdown,
 136         .tick_resume            = omap2_gp_timer_shutdown,
 137 };
 138
 139 static struct property device_disabled = {
 140         .name = "status",
 141         .length = sizeof("disabled"),
 142         .value = "disabled",
 143 };
 144
 145 static const struct of_device_id omap_timer_match[] __initconst = {
 146         { .compatible = "ti,omap2420-timer", },
 147         { .compatible = "ti,omap3430-timer", },
 148         { .compatible = "ti,omap4430-timer", },
 149         { .compatible = "ti,omap5430-timer", },
 150         { .compatible = "ti,dm814-timer", },
 151         { .compatible = "ti,dm816-timer", },
 152         { .compatible = "ti,am335x-timer", },
 153         { .compatible = "ti,am335x-timer-1ms", },
 154         { }
 155 };
 156
 157 /**
 158  * omap_get_timer_dt - get a timer using device-tree
 159  * @match       - device-tree match structure for matching a device type
 160  * @property    - optional timer property to match
 161  *
 162  * Helper function to get a timer during early boot using device-tree for use
 163  * as kernel system timer. Optionally, the property argument can be used to
 164  * select a timer with a specific property. Once a timer is found then mark
 165  * the timer node in device-tree as disabled, to prevent the kernel from
 166  * registering this timer as a platform device and so no one else can use it.
 167  */
 168 static struct device_node * __init omap_get_timer_dt(const struct of_device_id *match,
 169                                                      const char *property)
 170 {
 171         struct device_node *np;
 172
 173         for_each_matching_node(np, match) {
 174                 if (!of_device_is_available(np))
 175                         continue;
 176
 177                 if (property && !of_get_property(np, property, NULL))
 178                         continue;
 179
 180                 if (!property && (of_get_property(np, "ti,timer-alwon", NULL) ||
 181                                   of_get_property(np, "ti,timer-dsp", NULL) ||
 182                                   of_get_property(np, "ti,timer-pwm", NULL) ||
 183                                   of_get_property(np, "ti,timer-secure", NULL)))
 184                         continue;
 185
 186                 if (!of_device_is_compatible(np, "ti,omap-counter32k"))
 187                         of_add_property(np, &device_disabled);
 188                 return np;
 189         }
 190
 191         return NULL;
 192 }
 193
 194 /**
 195  * omap_dmtimer_init - initialisation function when device tree is used
 196  *
 197  * For secure OMAP3/DRA7xx devices, timers with device type "timer-secure"
 198  * cannot be used by the kernel as they are reserved. Therefore, to prevent the
 199  * kernel registering these devices remove them dynamically from the device
 200  * tree on boot.
 201  */
 202 static void __init omap_dmtimer_init(void)
 203 {
 204         struct device_node *np;
 205
 206         if (!cpu_is_omap34xx() && !soc_is_dra7xx())
 207                 return;
 208
 209         /* If we are a secure device, remove any secure timer nodes */
 210         if ((omap_type() != OMAP2_DEVICE_TYPE_GP)) {
 211                 np = omap_get_timer_dt(omap_timer_match, "ti,timer-secure");
 212                 of_node_put(np);
 213         }
 214 }
 215
 216 /**
 217  * omap_dm_timer_get_errata - get errata flags for a timer
 218  *
 219  * Get the timer errata flags that are specific to the OMAP device being used.
 220  */
 221 static u32 __init omap_dm_timer_get_errata(void)
 222 {
 223         if (cpu_is_omap24xx())
 224                 return 0;
 225
 226         return OMAP_TIMER_ERRATA_I103_I767;
 227 }
 228
 229 static int __init omap_dm_timer_init_one(struct omap_dm_timer *timer,
 230                                          const char *fck_source,
 231                                          const char *property,
 232                                          const char **timer_name,
 233                                          int posted)
 234 {
 235         char name[10]; /* 10 = sizeof("gptXX_Xck0") */
 236         const char *oh_name = NULL;
 237         struct device_node *np;
 238         struct omap_hwmod *oh;
 239         struct resource irq, mem;
 240         struct clk *src;
 241         int r = 0;
 242
 243         if (of_have_populated_dt()) {
 244                 np = omap_get_timer_dt(omap_timer_match, property);
 245                 if (!np)
 246                         return -ENODEV;
 247
 248                 of_property_read_string_index(np, "ti,hwmods", 0, &oh_name);
 249                 if (!oh_name)
 250                         return -ENODEV;
 251
 252                 timer->irq = irq_of_parse_and_map(np, 0);
 253                 if (!timer->irq)
 254                         return -ENXIO;
 255
 256                 timer->io_base = of_iomap(np, 0);
 257
 258                 of_node_put(np);
 259         } else {
 260                 if (omap_dm_timer_reserve_systimer(timer->id))
 261                         return -ENODEV;
 262
 263                 sprintf(name, "timer%d", timer->id);
 264                 oh_name = name;
 265         }
 266
 267         oh = omap_hwmod_lookup(oh_name);
 268         if (!oh)
 269                 return -ENODEV;
 270
 271         *timer_name = oh->name;
 272
 273         if (!of_have_populated_dt()) {
 274                 r = omap_hwmod_get_resource_byname(oh, IORESOURCE_IRQ, NULL,
 275                                                    &irq);
 276                 if (r)
 277                         return -ENXIO;
 278                 timer->irq = irq.start;
 279
 280                 r = omap_hwmod_get_resource_byname(oh, IORESOURCE_MEM, NULL,
 281                                                    &mem);
 282                 if (r)
 283                         return -ENXIO;
 284
 285                 /* Static mapping, never released */
 286                 timer->io_base = ioremap(mem.start, mem.end - mem.start);
 287         }
 288
 289         if (!timer->io_base)
 290                 return -ENXIO;
 291
 292         /* After the dmtimer is using hwmod these clocks won't be needed */
 293         timer->fclk = clk_get(NULL, omap_hwmod_get_main_clk(oh));
 294         if (IS_ERR(timer->fclk))
 295                 return PTR_ERR(timer->fclk);
 296
 297         src = clk_get(NULL, fck_source);
 298         if (IS_ERR(src))
 299                 return PTR_ERR(src);
 300
 301         WARN(clk_set_parent(timer->fclk, src) < 0,
 302              "Cannot set timer parent clock, no PLL clock driver?");
 303
 304         clk_put(src);
 305
 306         omap_hwmod_setup_one(oh_name);
 307         omap_hwmod_enable(oh);
 308         __omap_dm_timer_init_regs(timer);
 309
 310         if (posted)
 311                 __omap_dm_timer_enable_posted(timer);
 312
 313         /* Check that the intended posted configuration matches the actual */
 314         if (posted != timer->posted)
 315                 return -EINVAL;
 316
 317         timer->rate = clk_get_rate(timer->fclk);
 318         timer->reserved = 1;
 319
 320         return r;
 321 }
 322
 323 #if !defined(CONFIG_SMP) && defined(CONFIG_GENERIC_CLOCKEVENTS_BROADCAST)
 324 void tick_broadcast(const struct cpumask *mask)
 325 {
 326 }
 327 #endif
 328
 329 static void __init omap2_gp_clockevent_init(int gptimer_id,
 330                                                 const char *fck_source,
 331                                                 const char *property)
 332 {
 333         int res;
 334
 335         clkev.id = gptimer_id;
 336         clkev.errata = omap_dm_timer_get_errata();
 337
 338         /*
 339          * For clock-event timers we never read the timer counter and
 340          * so we are not impacted by errata i103 and i767. Therefore,
 341          * we can safely ignore this errata for clock-event timers.
 342          */
 343         __omap_dm_timer_override_errata(&clkev, OMAP_TIMER_ERRATA_I103_I767);
 344
 345         res = omap_dm_timer_init_one(&clkev, fck_source, property,
 346                                      &clockevent_gpt.name, OMAP_TIMER_POSTED);
 347         BUG_ON(res);
 348
 349         omap2_gp_timer_irq.dev_id = &clkev;
 350         setup_irq(clkev.irq, &omap2_gp_timer_irq);
 351
 352         __omap_dm_timer_int_enable(&clkev, OMAP_TIMER_INT_OVERFLOW);
 353
 354         clockevent_gpt.cpumask = cpu_possible_mask;
 355         clockevent_gpt.irq = omap_dm_timer_get_irq(&clkev);
 356         clockevents_config_and_register(&clockevent_gpt, clkev.rate,
 357                                         3, /* Timer internal resynch latency */
 358                                         0xffffffff);
 359
 360         pr_info("OMAP clockevent source: %s at %lu Hz\n", clockevent_gpt.name,
 361                 clkev.rate);
 362 }
 363
 364 /* Clocksource code */
 365 static struct omap_dm_timer clksrc;
 366 static bool use_gptimer_clksrc __initdata;
 367
 368 /*
 369  * clocksource
 370  */
 371 static cycle_t clocksource_read_cycles(struct clocksource *cs)
 372 {
 373         return (cycle_t)__omap_dm_timer_read_counter(&clksrc,
 374                                                      OMAP_TIMER_NONPOSTED);
 375 }
 376
 377 static struct clocksource clocksource_gpt = {
 378         .rating         = 300,
 379         .read           = clocksource_read_cycles,
 380         .mask           = CLOCKSOURCE_MASK(32),
 381         .flags          = CLOCK_SOURCE_IS_CONTINUOUS,
 382 };
 383
 384 static u64 notrace dmtimer_read_sched_clock(void)
 385 {
 386         if (clksrc.reserved)
 387                 return __omap_dm_timer_read_counter(&clksrc,
 388                                                     OMAP_TIMER_NONPOSTED);
 389
 390         return 0;
 391 }
 392
 393 static const struct of_device_id omap_counter_match[] __initconst = {
 394         { .compatible = "ti,omap-counter32k", },
 395         { }
 396 };
 397
 398 /* Setup free-running counter for clocksource */
 399 static int __init __maybe_unused omap2_sync32k_clocksource_init(void)
 400 {
 401         int ret;
 402         struct device_node *np = NULL;
 403         struct omap_hwmod *oh;
 404         const char *oh_name = "counter_32k";
 405
 406         /*
 407          * If device-tree is present, then search the DT blob
 408          * to see if the 32kHz counter is supported.
 409          */
 410         if (of_have_populated_dt()) {
 411                 np = omap_get_timer_dt(omap_counter_match, NULL);
 412                 if (!np)
 413                         return -ENODEV;
 414
 415                 of_property_read_string_index(np, "ti,hwmods", 0, &oh_name);
 416                 if (!oh_name)
 417                         return -ENODEV;
 418         }
 419
 420         /*
 421          * First check hwmod data is available for sync32k counter
 422          */
 423         oh = omap_hwmod_lookup(oh_name);
 424         if (!oh || oh->slaves_cnt == 0)
 425                 return -ENODEV;
 426
 427         omap_hwmod_setup_one(oh_name);
 428
 429         ret = omap_hwmod_enable(oh);
 430         if (ret) {
 431                 pr_warn("%s: failed to enable counter_32k module (%d)\n",
 432                                                         __func__, ret);
 433                 return ret;
 434         }
 435
 436         if (!of_have_populated_dt()) {
 437                 void __iomem *vbase;
 438
 439                 vbase = omap_hwmod_get_mpu_rt_va(oh);
 440
 441                 ret = omap_init_clocksource_32k(vbase);
 442                 if (ret) {
 443                         pr_warn("%s: failed to initialize counter_32k as a clocksource (%d)\n",
 444                                         __func__, ret);
 445                         omap_hwmod_idle(oh);
 446                 }
 447         }
 448         return ret;
 449 }
 450
 451 static void __init omap2_gptimer_clocksource_init(int gptimer_id,
 452                                                   const char *fck_source,
 453                                                   const char *property)
 454 {
 455         int res;
 456
 457         clksrc.id = gptimer_id;
 458         clksrc.errata = omap_dm_timer_get_errata();
 459
 460         res = omap_dm_timer_init_one(&clksrc, fck_source, property,
 461                                      &clocksource_gpt.name,
 462                                      OMAP_TIMER_NONPOSTED);
 463         BUG_ON(res);
 464
 465         __omap_dm_timer_load_start(&clksrc,
 466                                    OMAP_TIMER_CTRL_ST | OMAP_TIMER_CTRL_AR, 0,
 467                                    OMAP_TIMER_NONPOSTED);
 468         sched_clock_register(dmtimer_read_sched_clock, 32, clksrc.rate);
 469
 470         if (clocksource_register_hz(&clocksource_gpt, clksrc.rate))
 471                 pr_err("Could not register clocksource %s\n",
 472                         clocksource_gpt.name);
 473         else
 474                 pr_info("OMAP clocksource: %s at %lu Hz\n",
 475                         clocksource_gpt.name, clksrc.rate);
 476 }
 477
 478 static void __init __omap_sync32k_timer_init(int clkev_nr, const char *clkev_src,
 479                 const char *clkev_prop, int clksrc_nr, const char *clksrc_src,
 480                 const char *clksrc_prop, bool gptimer)
 481 {
 482         omap_clk_init();
 483         omap_dmtimer_init();
 484         omap2_gp_clockevent_init(clkev_nr, clkev_src, clkev_prop);
 485
 486         /* Enable the use of clocksource="gp_timer" kernel parameter */
 487         if (use_gptimer_clksrc || gptimer)
 488                 omap2_gptimer_clocksource_init(clksrc_nr, clksrc_src,
 489                                                 clksrc_prop);
 490         else
 491                 omap2_sync32k_clocksource_init();
 492 }
 493
 494 void __init omap_init_time(void)
 495 {
 496         __omap_sync32k_timer_init(1, "timer_32k_ck", "ti,timer-alwon",
 497                         2, "timer_sys_ck", NULL, false);
 498
 499         clocksource_probe();
 500 }
 501
 502 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_SOC_AM43XX)
 503 void __init omap3_secure_sync32k_timer_init(void)
 504 {
 505         __omap_sync32k_timer_init(12, "secure_32k_fck", "ti,timer-secure",
 506                         2, "timer_sys_ck", NULL, false);
 507
 508         clocksource_probe();
 509 }
 510 #endif /* CONFIG_ARCH_OMAP3 */
 511
 512 #if defined(CONFIG_ARCH_OMAP3) || defined(CONFIG_SOC_AM33XX)
 513 void __init omap3_gptimer_timer_init(void)
 514 {
 515         __omap_sync32k_timer_init(2, "timer_sys_ck", NULL,
 516                         1, "timer_sys_ck", "ti,timer-alwon", true);
 517
 518         clocksource_probe();
 519 }
 520 #endif
 521
 522 #if defined(CONFIG_ARCH_OMAP4) || defined(CONFIG_SOC_OMAP5) ||          \
 523         defined(CONFIG_SOC_DRA7XX) || defined(CONFIG_SOC_AM43XX)
 524 static void __init omap4_sync32k_timer_init(void)
 525 {
 526         __omap_sync32k_timer_init(1, "timer_32k_ck", "ti,timer-alwon",
 527                         2, "sys_clkin_ck", NULL, false);
 528 }
 529
 530 void __init omap4_local_timer_init(void)
 531 {
 532         omap4_sync32k_timer_init();
 533         clocksource_probe();
 534 }
 535 #endif
 536
 537 #if defined(CONFIG_SOC_OMAP5) || defined(CONFIG_SOC_DRA7XX)
 538
 539 /*
 540  * The realtime counter also called master counter, is a free-running
 541  * counter, which is related to real time. It produces the count used
 542  * by the CPU local timer peripherals in the MPU cluster. The timer counts
 543  * at a rate of 6.144 MHz. Because the device operates on different clocks
 544  * in different power modes, the master counter shifts operation between
 545  * clocks, adjusting the increment per clock in hardware accordingly to
 546  * maintain a constant count rate.
 547  */
 548 static void __init realtime_counter_init(void)
 549 {
 550 #ifdef CONFIG_SOC_HAS_REALTIME_COUNTER
 551         void __iomem *base;
 552         static struct clk *sys_clk;
 553         unsigned long rate;
 554         unsigned int reg;
 555         unsigned long long num, den;
 556
 557         base = ioremap(REALTIME_COUNTER_BASE, SZ_32);
 558         if (!base) {
 559                 pr_err("%s: ioremap failed\n", __func__);
 560                 return;
 561         }
 562         sys_clk = clk_get(NULL, "sys_clkin");
 563         if (IS_ERR(sys_clk)) {
 564                 pr_err("%s: failed to get system clock handle\n", __func__);
 565                 iounmap(base);
 566                 return;
 567         }
 568
 569         rate = clk_get_rate(sys_clk);
 570
 571         if (soc_is_dra7xx()) {
 572                 /*
 573                  * Errata i856 says the 32.768KHz crystal does not start at
 574                  * power on, so the CPU falls back to an emulated 32KHz clock
 575                  * based on sysclk / 610 instead. This causes the master counter
 576                  * frequency to not be 6.144MHz but at sysclk / 610 * 375 / 2
 577                  * (OR sysclk * 75 / 244)
 578                  *
 579                  * This affects at least the DRA7/AM572x 1.0, 1.1 revisions.
 580                  * Of course any board built without a populated 32.768KHz
 581                  * crystal would also need this fix even if the CPU is fixed
 582                  * later.
 583                  *
 584                  * Either case can be detected by using the two speedselect bits
 585                  * If they are not 0, then the 32.768KHz clock driving the
 586                  * coarse counter that corrects the fine counter every time it
 587                  * ticks is actually rate/610 rather than 32.768KHz and we
 588                  * should compensate to avoid the 570ppm (at 20MHz, much worse
 589                  * at other rates) too fast system time.
 590                  */
 591                 reg = omap_ctrl_readl(DRA7_CTRL_CORE_BOOTSTRAP);
 592                 if (reg & DRA7_SPEEDSELECT_MASK) {
 593                         num = 75;
 594                         den = 244;
 595                         goto sysclk1_based;
 596                 }
 597         }
 598
 599         /* Numerator/denumerator values refer TRM Realtime Counter section */
 600         switch (rate) {
 601         case 12000000:
 602                 num = 64;
 603                 den = 125;
 604                 break;
 605         case 13000000:
 606                 num = 768;
 607                 den = 1625;
 608                 break;
 609         case 19200000:
 610                 num = 8;
 611                 den = 25;
 612                 break;
 613         case 20000000:
 614                 num = 192;
 615                 den = 625;
 616                 break;
 617         case 26000000:
 618                 num = 384;
 619                 den = 1625;
 620                 break;
 621         case 27000000:
 622                 num = 256;
 623                 den = 1125;
 624                 break;
 625         case 38400000:
 626         default:
 627                 /* Program it for 38.4 MHz */
 628                 num = 4;
 629                 den = 25;
 630                 break;
 631         }
 632
 633 sysclk1_based:
 634         /* Program numerator and denumerator registers */
 635         reg = readl_relaxed(base + INCREMENTER_NUMERATOR_OFFSET) &
 636                         NUMERATOR_DENUMERATOR_MASK;
 637         reg |= num;
 638         writel_relaxed(reg, base + INCREMENTER_NUMERATOR_OFFSET);
 639
 640         reg = readl_relaxed(base + INCREMENTER_DENUMERATOR_RELOAD_OFFSET) &
 641                         NUMERATOR_DENUMERATOR_MASK;
 642         reg |= den;
 643         writel_relaxed(reg, base + INCREMENTER_DENUMERATOR_RELOAD_OFFSET);
 644
 645         arch_timer_freq = DIV_ROUND_UP_ULL(rate * num, den);
 646         set_cntfreq();
 647
 648         iounmap(base);
 649 #endif
 650 }
 651
 652 void __init omap5_realtime_timer_init(void)
 653 {
 654         omap4_sync32k_timer_init();
 655         realtime_counter_init();
 656
 657         clocksource_probe();
 658 }
 659 #endif /* CONFIG_SOC_OMAP5 || CONFIG_SOC_DRA7XX */
 660
 661 /**
 662  * omap_timer_init - build and register timer device with an
 663  * associated timer hwmod
 664  * @oh: timer hwmod pointer to be used to build timer device
 665  * @user:       parameter that can be passed from calling hwmod API
 666  *
 667  * Called by omap_hwmod_for_each_by_class to register each of the timer
 668  * devices present in the system. The number of timer devices is known
 669  * by parsing through the hwmod database for a given class name. At the
 670  * end of function call memory is allocated for timer device and it is
 671  * registered to the framework ready to be proved by the driver.
 672  */
 673 static int __init omap_timer_init(struct omap_hwmod *oh, void *unused)
 674 {
 675         int id;
 676         int ret = 0;
 677         char *name = "omap_timer";
 678         struct dmtimer_platform_data *pdata;
 679         struct platform_device *pdev;
 680         struct omap_timer_capability_dev_attr *timer_dev_attr;
 681
 682         pr_debug("%s: %s\n", __func__, oh->name);
 683
 684         /* on secure device, do not register secure timer */
 685         timer_dev_attr = oh->dev_attr;
 686         if (omap_type() != OMAP2_DEVICE_TYPE_GP && timer_dev_attr)
 687                 if (timer_dev_attr->timer_capability == OMAP_TIMER_SECURE)
 688                         return ret;
 689
 690         pdata = kzalloc(sizeof(*pdata), GFP_KERNEL);
 691         if (!pdata) {
 692                 pr_err("%s: No memory for [%s]\n", __func__, oh->name);
 693                 return -ENOMEM;
 694         }
 695
 696         /*
 697          * Extract the IDs from name field in hwmod database
 698          * and use the same for constructing ids' for the
 699          * timer devices. In a way, we are avoiding usage of
 700          * static variable witin the function to do the same.
 701          * CAUTION: We have to be careful and make sure the
 702          * name in hwmod database does not change in which case
 703          * we might either make corresponding change here or
 704          * switch back static variable mechanism.
 705          */
 706         sscanf(oh->name, "timer%2d", &id);
 707
 708         if (timer_dev_attr)
 709                 pdata->timer_capability = timer_dev_attr->timer_capability;
 710
 711         pdata->timer_errata = omap_dm_timer_get_errata();
 712         pdata->get_context_loss_count = omap_pm_get_dev_context_loss_count;
 713
 714         pdev = omap_device_build(name, id, oh, pdata, sizeof(*pdata));
 715
 716         if (IS_ERR(pdev)) {
 717                 pr_err("%s: Can't build omap_device for %s: %s.\n",
 718                         __func__, name, oh->name);
 719                 ret = -EINVAL;
 720         }
 721
 722         kfree(pdata);
 723
 724         return ret;
 725 }
 726
 727 /**
 728  * omap2_dm_timer_init - top level regular device initialization
 729  *
 730  * Uses dedicated hwmod api to parse through hwmod database for
 731  * given class name and then build and register the timer device.
 732  */
 733 static int __init omap2_dm_timer_init(void)
 734 {
 735         int ret;
 736
 737         /* If dtb is there, the devices will be created dynamically */
 738         if (of_have_populated_dt())
 739                 return -ENODEV;
 740
 741         ret = omap_hwmod_for_each_by_class("timer", omap_timer_init, NULL);
 742         if (unlikely(ret)) {
 743                 pr_err("%s: device registration failed.\n", __func__);
 744                 return -EINVAL;
 745         }
 746
 747         return 0;
 748 }
 749 omap_arch_initcall(omap2_dm_timer_init);
 750
 751 /**
 752  * omap2_override_clocksource - clocksource override with user configuration
 753  *
 754  * Allows user to override default clocksource, using kernel parameter
 755  *   clocksource="gp_timer"     (For all OMAP2PLUS architectures)
 756  *
 757  * Note that, here we are using same standard kernel parameter "clocksource=",
 758  * and not introducing any OMAP specific interface.
 759  */
 760 static int __init omap2_override_clocksource(char *str)
 761 {
 762         if (!str)
 763                 return 0;
 764         /*
 765          * For OMAP architecture, we only have two options
 766          *    - sync_32k (default)
 767          *    - gp_timer (sys_clk based)
 768          */
 769         if (!strcmp(str, "gp_timer"))
 770                 use_gptimer_clksrc = true;
 771
 772         return 0;
 773 }
 774 early_param("clocksource", omap2_override_clocksource);