drivers/gpu/drm/amd/amdgpu/amdgpu_gart.c

   1 /*
   2  * Copyright 2008 Advanced Micro Devices, Inc.
   3  * Copyright 2008 Red Hat Inc.
   4  * Copyright 2009 Jerome Glisse.
   5  *
   6  * Permission is hereby granted, free of charge, to any person obtaining a
   7  * copy of this software and associated documentation files (the "Software"),
   8  * to deal in the Software without restriction, including without limitation
   9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
  10  * and/or sell copies of the Software, and to permit persons to whom the
  11  * Software is furnished to do so, subject to the following conditions:
  12  *
  13  * The above copyright notice and this permission notice shall be included in
  14  * all copies or substantial portions of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
  20  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
  21  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  22  * OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors: Dave Airlie
  25  *          Alex Deucher
  26  *          Jerome Glisse
  27  */
  28 #include <drm/drmP.h>
  29 #include <drm/amdgpu_drm.h>
  30 #include "amdgpu.h"
  31
  32 /*
  33  * GART
  34  * The GART (Graphics Aperture Remapping Table) is an aperture
  35  * in the GPU's address space.  System pages can be mapped into
  36  * the aperture and look like contiguous pages from the GPU's
  37  * perspective.  A page table maps the pages in the aperture
  38  * to the actual backing pages in system memory.
  39  *
  40  * Radeon GPUs support both an internal GART, as described above,
  41  * and AGP.  AGP works similarly, but the GART table is configured
  42  * and maintained by the northbridge rather than the driver.
  43  * Radeon hw has a separate AGP aperture that is programmed to
  44  * point to the AGP aperture provided by the northbridge and the
  45  * requests are passed through to the northbridge aperture.
  46  * Both AGP and internal GART can be used at the same time, however
  47  * that is not currently supported by the driver.
  48  *
  49  * This file handles the common internal GART management.
  50  */
  51
  52 /*
  53  * Common GART table functions.
  54  */
  55 /**
  56  * amdgpu_gart_table_ram_alloc - allocate system ram for gart page table
  57  *
  58  * @adev: amdgpu_device pointer
  59  *
  60  * Allocate system memory for GART page table
  61  * (r1xx-r3xx, non-pcie r4xx, rs400).  These asics require the
  62  * gart table to be in system memory.
  63  * Returns 0 for success, -ENOMEM for failure.
  64  */
  65 int amdgpu_gart_table_ram_alloc(struct amdgpu_device *adev)
  66 {
  67         void *ptr;
  68
  69         ptr = pci_alloc_consistent(adev->pdev, adev->gart.table_size,
  70                                    &adev->gart.table_addr);
  71         if (ptr == NULL) {
  72                 return -ENOMEM;
  73         }
  74 #ifdef CONFIG_X86
  75         if (0) {
  76                 set_memory_uc((unsigned long)ptr,
  77                               adev->gart.table_size >> PAGE_SHIFT);
  78         }
  79 #endif
  80         adev->gart.ptr = ptr;
  81         memset((void *)adev->gart.ptr, 0, adev->gart.table_size);
  82         return 0;
  83 }
  84
  85 /**
  86  * amdgpu_gart_table_ram_free - free system ram for gart page table
  87  *
  88  * @adev: amdgpu_device pointer
  89  *
  90  * Free system memory for GART page table
  91  * (r1xx-r3xx, non-pcie r4xx, rs400).  These asics require the
  92  * gart table to be in system memory.
  93  */
  94 void amdgpu_gart_table_ram_free(struct amdgpu_device *adev)
  95 {
  96         if (adev->gart.ptr == NULL) {
  97                 return;
  98         }
  99 #ifdef CONFIG_X86
 100         if (0) {
 101                 set_memory_wb((unsigned long)adev->gart.ptr,
 102                               adev->gart.table_size >> PAGE_SHIFT);
 103         }
 104 #endif
 105         pci_free_consistent(adev->pdev, adev->gart.table_size,
 106                             (void *)adev->gart.ptr,
 107                             adev->gart.table_addr);
 108         adev->gart.ptr = NULL;
 109         adev->gart.table_addr = 0;
 110 }
 111
 112 /**
 113  * amdgpu_gart_table_vram_alloc - allocate vram for gart page table
 114  *
 115  * @adev: amdgpu_device pointer
 116  *
 117  * Allocate video memory for GART page table
 118  * (pcie r4xx, r5xx+).  These asics require the
 119  * gart table to be in video memory.
 120  * Returns 0 for success, error for failure.
 121  */
 122 int amdgpu_gart_table_vram_alloc(struct amdgpu_device *adev)
 123 {
 124         int r;
 125
 126         if (adev->gart.robj == NULL) {
 127                 r = amdgpu_bo_create(adev, adev->gart.table_size,
 128                                      PAGE_SIZE, true, AMDGPU_GEM_DOMAIN_VRAM,
 129                                      AMDGPU_GEM_CREATE_CPU_ACCESS_REQUIRED |
 130                                      AMDGPU_GEM_CREATE_VRAM_CONTIGUOUS,
 131                                      NULL, NULL, &adev->gart.robj);
 132                 if (r) {
 133                         return r;
 134                 }
 135         }
 136         return 0;
 137 }
 138
 139 /**
 140  * amdgpu_gart_table_vram_pin - pin gart page table in vram
 141  *
 142  * @adev: amdgpu_device pointer
 143  *
 144  * Pin the GART page table in vram so it will not be moved
 145  * by the memory manager (pcie r4xx, r5xx+).  These asics require the
 146  * gart table to be in video memory.
 147  * Returns 0 for success, error for failure.
 148  */
 149 int amdgpu_gart_table_vram_pin(struct amdgpu_device *adev)
 150 {
 151         uint64_t gpu_addr;
 152         int r;
 153
 154         r = amdgpu_bo_reserve(adev->gart.robj, false);
 155         if (unlikely(r != 0))
 156                 return r;
 157         r = amdgpu_bo_pin(adev->gart.robj,
 158                                 AMDGPU_GEM_DOMAIN_VRAM, &gpu_addr);
 159         if (r) {
 160                 amdgpu_bo_unreserve(adev->gart.robj);
 161                 return r;
 162         }
 163         r = amdgpu_bo_kmap(adev->gart.robj, &adev->gart.ptr);
 164         if (r)
 165                 amdgpu_bo_unpin(adev->gart.robj);
 166         amdgpu_bo_unreserve(adev->gart.robj);
 167         adev->gart.table_addr = gpu_addr;
 168         return r;
 169 }
 170
 171 /**
 172  * amdgpu_gart_table_vram_unpin - unpin gart page table in vram
 173  *
 174  * @adev: amdgpu_device pointer
 175  *
 176  * Unpin the GART page table in vram (pcie r4xx, r5xx+).
 177  * These asics require the gart table to be in video memory.
 178  */
 179 void amdgpu_gart_table_vram_unpin(struct amdgpu_device *adev)
 180 {
 181         int r;
 182
 183         if (adev->gart.robj == NULL) {
 184                 return;
 185         }
 186         r = amdgpu_bo_reserve(adev->gart.robj, false);
 187         if (likely(r == 0)) {
 188                 amdgpu_bo_kunmap(adev->gart.robj);
 189                 amdgpu_bo_unpin(adev->gart.robj);
 190                 amdgpu_bo_unreserve(adev->gart.robj);
 191                 adev->gart.ptr = NULL;
 192         }
 193 }
 194
 195 /**
 196  * amdgpu_gart_table_vram_free - free gart page table vram
 197  *
 198  * @adev: amdgpu_device pointer
 199  *
 200  * Free the video memory used for the GART page table
 201  * (pcie r4xx, r5xx+).  These asics require the gart table to
 202  * be in video memory.
 203  */
 204 void amdgpu_gart_table_vram_free(struct amdgpu_device *adev)
 205 {
 206         if (adev->gart.robj == NULL) {
 207                 return;
 208         }
 209         amdgpu_bo_unref(&adev->gart.robj);
 210 }
 211
 212 /*
 213  * Common gart functions.
 214  */
 215 /**
 216  * amdgpu_gart_unbind - unbind pages from the gart page table
 217  *
 218  * @adev: amdgpu_device pointer
 219  * @offset: offset into the GPU's gart aperture
 220  * @pages: number of pages to unbind
 221  *
 222  * Unbinds the requested pages from the gart page table and
 223  * replaces them with the dummy page (all asics).
 224  */
 225 void amdgpu_gart_unbind(struct amdgpu_device *adev, uint64_t offset,
 226                         int pages)
 227 {
 228         unsigned t;
 229         unsigned p;
 230         int i, j;
 231         u64 page_base;
 232         /* Starting from VEGA10, system bit must be 0 to mean invalid. */
 233         uint64_t flags = 0;
 234
 235         if (!adev->gart.ready) {
 236                 WARN(1, "trying to unbind memory from uninitialized GART !\n");
 237                 return;
 238         }
 239
 240         t = offset / AMDGPU_GPU_PAGE_SIZE;
 241         p = t / (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE);
 242         for (i = 0; i < pages; i++, p++) {
 243 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 244                 adev->gart.pages[p] = NULL;
 245 #endif
 246                 page_base = adev->dummy_page.addr;
 247                 if (!adev->gart.ptr)
 248                         continue;
 249
 250                 for (j = 0; j < (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE); j++, t++) {
 251                         amdgpu_gart_set_pte_pde(adev, adev->gart.ptr,
 252                                                 t, page_base, flags);
 253                         page_base += AMDGPU_GPU_PAGE_SIZE;
 254                 }
 255         }
 256         mb();
 257         amdgpu_gart_flush_gpu_tlb(adev, 0);
 258 }
 259
 260 /**
 261  * amdgpu_gart_bind - bind pages into the gart page table
 262  *
 263  * @adev: amdgpu_device pointer
 264  * @offset: offset into the GPU's gart aperture
 265  * @pages: number of pages to bind
 266  * @pagelist: pages to bind
 267  * @dma_addr: DMA addresses of pages
 268  *
 269  * Binds the requested pages to the gart page table
 270  * (all asics).
 271  * Returns 0 for success, -EINVAL for failure.
 272  */
 273 int amdgpu_gart_bind(struct amdgpu_device *adev, uint64_t offset,
 274                      int pages, struct page **pagelist, dma_addr_t *dma_addr,
 275                      uint64_t flags)
 276 {
 277         unsigned t;
 278         unsigned p;
 279         uint64_t page_base;
 280         int i, j;
 281
 282         if (!adev->gart.ready) {
 283                 WARN(1, "trying to bind memory to uninitialized GART !\n");
 284                 return -EINVAL;
 285         }
 286
 287         t = offset / AMDGPU_GPU_PAGE_SIZE;
 288         p = t / (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE);
 289
 290         for (i = 0; i < pages; i++, p++) {
 291 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 292                 adev->gart.pages[p] = pagelist[i];
 293 #endif
 294                 if (adev->gart.ptr) {
 295                         page_base = dma_addr[i];
 296                         for (j = 0; j < (PAGE_SIZE / AMDGPU_GPU_PAGE_SIZE); j++, t++) {
 297                                 amdgpu_gart_set_pte_pde(adev, adev->gart.ptr, t, page_base, flags);
 298                                 page_base += AMDGPU_GPU_PAGE_SIZE;
 299                         }
 300                 }
 301         }
 302         mb();
 303         amdgpu_gart_flush_gpu_tlb(adev, 0);
 304         return 0;
 305 }
 306
 307 /**
 308  * amdgpu_gart_init - init the driver info for managing the gart
 309  *
 310  * @adev: amdgpu_device pointer
 311  *
 312  * Allocate the dummy page and init the gart driver info (all asics).
 313  * Returns 0 for success, error for failure.
 314  */
 315 int amdgpu_gart_init(struct amdgpu_device *adev)
 316 {
 317         int r;
 318
 319         if (adev->dummy_page.page)
 320                 return 0;
 321
 322         /* We need PAGE_SIZE >= AMDGPU_GPU_PAGE_SIZE */
 323         if (PAGE_SIZE < AMDGPU_GPU_PAGE_SIZE) {
 324                 DRM_ERROR("Page size is smaller than GPU page size!\n");
 325                 return -EINVAL;
 326         }
 327         r = amdgpu_dummy_page_init(adev);
 328         if (r)
 329                 return r;
 330         /* Compute table size */
 331         adev->gart.num_cpu_pages = adev->mc.gtt_size / PAGE_SIZE;
 332         adev->gart.num_gpu_pages = adev->mc.gtt_size / AMDGPU_GPU_PAGE_SIZE;
 333         DRM_INFO("GART: num cpu pages %u, num gpu pages %u\n",
 334                  adev->gart.num_cpu_pages, adev->gart.num_gpu_pages);
 335
 336 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 337         /* Allocate pages table */
 338         adev->gart.pages = vzalloc(sizeof(void *) * adev->gart.num_cpu_pages);
 339         if (adev->gart.pages == NULL) {
 340                 amdgpu_gart_fini(adev);
 341                 return -ENOMEM;
 342         }
 343 #endif
 344
 345         return 0;
 346 }
 347
 348 /**
 349  * amdgpu_gart_fini - tear down the driver info for managing the gart
 350  *
 351  * @adev: amdgpu_device pointer
 352  *
 353  * Tear down the gart driver info and free the dummy page (all asics).
 354  */
 355 void amdgpu_gart_fini(struct amdgpu_device *adev)
 356 {
 357         if (adev->gart.ready) {
 358                 /* unbind pages */
 359                 amdgpu_gart_unbind(adev, 0, adev->gart.num_cpu_pages);
 360         }
 361         adev->gart.ready = false;
 362 #ifdef CONFIG_DRM_AMDGPU_GART_DEBUGFS
 363         vfree(adev->gart.pages);
 364         adev->gart.pages = NULL;
 365 #endif
 366         amdgpu_dummy_page_fini(adev);
 367 }