drivers/gpu/drm/msm/mdp/mdp5/mdp5_kms.c

   1 /*
   2  * Copyright (c) 2014, The Linux Foundation. All rights reserved.
   3  * Copyright (C) 2013 Red Hat
   4  * Author: Rob Clark <robdclark@gmail.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published by
   8  * the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful, but WITHOUT
  11  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13  * more details.
  14  *
  15  * You should have received a copy of the GNU General Public License along with
  16  * this program.  If not, see <http://www.gnu.org/licenses/>.
  17  */
  18
  19 #include <linux/of_irq.h>
  20
  21 #include "msm_drv.h"
  22 #include "msm_gem.h"
  23 #include "msm_mmu.h"
  24 #include "mdp5_kms.h"
  25
  26 static const char *iommu_ports[] = {
  27                 "mdp_0",
  28 };
  29
  30 static int mdp5_hw_init(struct msm_kms *kms)
  31 {
  32         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
  33         struct platform_device *pdev = mdp5_kms->pdev;
  34         unsigned long flags;
  35
  36         pm_runtime_get_sync(&pdev->dev);
  37         mdp5_enable(mdp5_kms);
  38
  39         /* Magic unknown register writes:
  40          *
  41          *    W VBIF:0x004 00000001      (mdss_mdp.c:839)
  42          *    W MDP5:0x2e0 0xe9          (mdss_mdp.c:839)
  43          *    W MDP5:0x2e4 0x55          (mdss_mdp.c:839)
  44          *    W MDP5:0x3ac 0xc0000ccc    (mdss_mdp.c:839)
  45          *    W MDP5:0x3b4 0xc0000ccc    (mdss_mdp.c:839)
  46          *    W MDP5:0x3bc 0xcccccc      (mdss_mdp.c:839)
  47          *    W MDP5:0x4a8 0xcccc0c0     (mdss_mdp.c:839)
  48          *    W MDP5:0x4b0 0xccccc0c0    (mdss_mdp.c:839)
  49          *    W MDP5:0x4b8 0xccccc000    (mdss_mdp.c:839)
  50          *
  51          * Downstream fbdev driver gets these register offsets/values
  52          * from DT.. not really sure what these registers are or if
  53          * different values for different boards/SoC's, etc.  I guess
  54          * they are the golden registers.
  55          *
  56          * Not setting these does not seem to cause any problem.  But
  57          * we may be getting lucky with the bootloader initializing
  58          * them for us.  OTOH, if we can always count on the bootloader
  59          * setting the golden registers, then perhaps we don't need to
  60          * care.
  61          */
  62
  63         spin_lock_irqsave(&mdp5_kms->resource_lock, flags);
  64         mdp5_write(mdp5_kms, REG_MDP5_DISP_INTF_SEL, 0);
  65         spin_unlock_irqrestore(&mdp5_kms->resource_lock, flags);
  66
  67         mdp5_ctlm_hw_reset(mdp5_kms->ctlm);
  68
  69         mdp5_disable(mdp5_kms);
  70         pm_runtime_put_sync(&pdev->dev);
  71
  72         return 0;
  73 }
  74
  75 struct mdp5_state *mdp5_get_state(struct drm_atomic_state *s)
  76 {
  77         struct msm_drm_private *priv = s->dev->dev_private;
  78         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(priv->kms));
  79         struct msm_kms_state *state = to_kms_state(s);
  80         struct mdp5_state *new_state;
  81         int ret;
  82
  83         if (state->state)
  84                 return state->state;
  85
  86         ret = drm_modeset_lock(&mdp5_kms->state_lock, s->acquire_ctx);
  87         if (ret)
  88                 return ERR_PTR(ret);
  89
  90         new_state = kmalloc(sizeof(*mdp5_kms->state), GFP_KERNEL);
  91         if (!new_state)
  92                 return ERR_PTR(-ENOMEM);
  93
  94         /* Copy state: */
  95         new_state->hwpipe = mdp5_kms->state->hwpipe;
  96         new_state->hwmixer = mdp5_kms->state->hwmixer;
  97         if (mdp5_kms->smp)
  98                 new_state->smp = mdp5_kms->state->smp;
  99
 100         state->state = new_state;
 101
 102         return new_state;
 103 }
 104
 105 static void mdp5_swap_state(struct msm_kms *kms, struct drm_atomic_state *state)
 106 {
 107         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
 108         swap(to_kms_state(state)->state, mdp5_kms->state);
 109 }
 110
 111 static void mdp5_prepare_commit(struct msm_kms *kms, struct drm_atomic_state *state)
 112 {
 113         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
 114
 115         mdp5_enable(mdp5_kms);
 116
 117         if (mdp5_kms->smp)
 118                 mdp5_smp_prepare_commit(mdp5_kms->smp, &mdp5_kms->state->smp);
 119 }
 120
 121 static void mdp5_complete_commit(struct msm_kms *kms, struct drm_atomic_state *state)
 122 {
 123         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
 124
 125         if (mdp5_kms->smp)
 126                 mdp5_smp_complete_commit(mdp5_kms->smp, &mdp5_kms->state->smp);
 127
 128         mdp5_disable(mdp5_kms);
 129 }
 130
 131 static void mdp5_wait_for_crtc_commit_done(struct msm_kms *kms,
 132                                                 struct drm_crtc *crtc)
 133 {
 134         mdp5_crtc_wait_for_commit_done(crtc);
 135 }
 136
 137 static long mdp5_round_pixclk(struct msm_kms *kms, unsigned long rate,
 138                 struct drm_encoder *encoder)
 139 {
 140         return rate;
 141 }
 142
 143 static int mdp5_set_split_display(struct msm_kms *kms,
 144                 struct drm_encoder *encoder,
 145                 struct drm_encoder *slave_encoder,
 146                 bool is_cmd_mode)
 147 {
 148         if (is_cmd_mode)
 149                 return mdp5_cmd_encoder_set_split_display(encoder,
 150                                                         slave_encoder);
 151         else
 152                 return mdp5_vid_encoder_set_split_display(encoder,
 153                                                           slave_encoder);
 154 }
 155
 156 static void mdp5_set_encoder_mode(struct msm_kms *kms,
 157                                   struct drm_encoder *encoder,
 158                                   bool cmd_mode)
 159 {
 160         mdp5_encoder_set_intf_mode(encoder, cmd_mode);
 161 }
 162
 163 static void mdp5_kms_destroy(struct msm_kms *kms)
 164 {
 165         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
 166         struct msm_gem_address_space *aspace = kms->aspace;
 167         int i;
 168
 169         for (i = 0; i < mdp5_kms->num_hwmixers; i++)
 170                 mdp5_mixer_destroy(mdp5_kms->hwmixers[i]);
 171
 172         for (i = 0; i < mdp5_kms->num_hwpipes; i++)
 173                 mdp5_pipe_destroy(mdp5_kms->hwpipes[i]);
 174
 175         if (aspace) {
 176                 aspace->mmu->funcs->detach(aspace->mmu,
 177                                 iommu_ports, ARRAY_SIZE(iommu_ports));
 178                 msm_gem_address_space_put(aspace);
 179         }
 180 }
 181
 182 #ifdef CONFIG_DEBUG_FS
 183 static int smp_show(struct seq_file *m, void *arg)
 184 {
 185         struct drm_info_node *node = (struct drm_info_node *) m->private;
 186         struct drm_device *dev = node->minor->dev;
 187         struct msm_drm_private *priv = dev->dev_private;
 188         struct mdp5_kms *mdp5_kms = to_mdp5_kms(to_mdp_kms(priv->kms));
 189         struct drm_printer p = drm_seq_file_printer(m);
 190
 191         if (!mdp5_kms->smp) {
 192                 drm_printf(&p, "no SMP pool\n");
 193                 return 0;
 194         }
 195
 196         mdp5_smp_dump(mdp5_kms->smp, &p);
 197
 198         return 0;
 199 }
 200
 201 static struct drm_info_list mdp5_debugfs_list[] = {
 202                 {"smp", smp_show },
 203 };
 204
 205 static int mdp5_kms_debugfs_init(struct msm_kms *kms, struct drm_minor *minor)
 206 {
 207         struct drm_device *dev = minor->dev;
 208         int ret;
 209
 210         ret = drm_debugfs_create_files(mdp5_debugfs_list,
 211                         ARRAY_SIZE(mdp5_debugfs_list),
 212                         minor->debugfs_root, minor);
 213
 214         if (ret) {
 215                 dev_err(dev->dev, "could not install mdp5_debugfs_list\n");
 216                 return ret;
 217         }
 218
 219         return 0;
 220 }
 221 #endif
 222
 223 static const struct mdp_kms_funcs kms_funcs = {
 224         .base = {
 225                 .hw_init         = mdp5_hw_init,
 226                 .irq_preinstall  = mdp5_irq_preinstall,
 227                 .irq_postinstall = mdp5_irq_postinstall,
 228                 .irq_uninstall   = mdp5_irq_uninstall,
 229                 .irq             = mdp5_irq,
 230                 .enable_vblank   = mdp5_enable_vblank,
 231                 .disable_vblank  = mdp5_disable_vblank,
 232                 .swap_state      = mdp5_swap_state,
 233                 .prepare_commit  = mdp5_prepare_commit,
 234                 .complete_commit = mdp5_complete_commit,
 235                 .wait_for_crtc_commit_done = mdp5_wait_for_crtc_commit_done,
 236                 .get_format      = mdp_get_format,
 237                 .round_pixclk    = mdp5_round_pixclk,
 238                 .set_split_display = mdp5_set_split_display,
 239                 .set_encoder_mode = mdp5_set_encoder_mode,
 240                 .destroy         = mdp5_kms_destroy,
 241 #ifdef CONFIG_DEBUG_FS
 242                 .debugfs_init    = mdp5_kms_debugfs_init,
 243 #endif
 244         },
 245         .set_irqmask         = mdp5_set_irqmask,
 246 };
 247
 248 int mdp5_disable(struct mdp5_kms *mdp5_kms)
 249 {
 250         DBG("");
 251
 252         clk_disable_unprepare(mdp5_kms->ahb_clk);
 253         clk_disable_unprepare(mdp5_kms->axi_clk);
 254         clk_disable_unprepare(mdp5_kms->core_clk);
 255         if (mdp5_kms->lut_clk)
 256                 clk_disable_unprepare(mdp5_kms->lut_clk);
 257
 258         return 0;
 259 }
 260
 261 int mdp5_enable(struct mdp5_kms *mdp5_kms)
 262 {
 263         DBG("");
 264
 265         clk_prepare_enable(mdp5_kms->ahb_clk);
 266         clk_prepare_enable(mdp5_kms->axi_clk);
 267         clk_prepare_enable(mdp5_kms->core_clk);
 268         if (mdp5_kms->lut_clk)
 269                 clk_prepare_enable(mdp5_kms->lut_clk);
 270
 271         return 0;
 272 }
 273
 274 static struct drm_encoder *construct_encoder(struct mdp5_kms *mdp5_kms,
 275                                              struct mdp5_interface *intf,
 276                                              struct mdp5_ctl *ctl)
 277 {
 278         struct drm_device *dev = mdp5_kms->dev;
 279         struct msm_drm_private *priv = dev->dev_private;
 280         struct drm_encoder *encoder;
 281
 282         encoder = mdp5_encoder_init(dev, intf, ctl);
 283         if (IS_ERR(encoder)) {
 284                 dev_err(dev->dev, "failed to construct encoder\n");
 285                 return encoder;
 286         }
 287
 288         priv->encoders[priv->num_encoders++] = encoder;
 289
 290         return encoder;
 291 }
 292
 293 static int get_dsi_id_from_intf(const struct mdp5_cfg_hw *hw_cfg, int intf_num)
 294 {
 295         const enum mdp5_intf_type *intfs = hw_cfg->intf.connect;
 296         const int intf_cnt = ARRAY_SIZE(hw_cfg->intf.connect);
 297         int id = 0, i;
 298
 299         for (i = 0; i < intf_cnt; i++) {
 300                 if (intfs[i] == INTF_DSI) {
 301                         if (intf_num == i)
 302                                 return id;
 303
 304                         id++;
 305                 }
 306         }
 307
 308         return -EINVAL;
 309 }
 310
 311 static int modeset_init_intf(struct mdp5_kms *mdp5_kms,
 312                              struct mdp5_interface *intf)
 313 {
 314         struct drm_device *dev = mdp5_kms->dev;
 315         struct msm_drm_private *priv = dev->dev_private;
 316         struct mdp5_ctl_manager *ctlm = mdp5_kms->ctlm;
 317         struct mdp5_ctl *ctl;
 318         struct drm_encoder *encoder;
 319         int ret = 0;
 320
 321         switch (intf->type) {
 322         case INTF_eDP:
 323                 if (!priv->edp)
 324                         break;
 325
 326                 ctl = mdp5_ctlm_request(ctlm, intf->num);
 327                 if (!ctl) {
 328                         ret = -EINVAL;
 329                         break;
 330                 }
 331
 332                 encoder = construct_encoder(mdp5_kms, intf, ctl);
 333                 if (IS_ERR(encoder)) {
 334                         ret = PTR_ERR(encoder);
 335                         break;
 336                 }
 337
 338                 ret = msm_edp_modeset_init(priv->edp, dev, encoder);
 339                 break;
 340         case INTF_HDMI:
 341                 if (!priv->hdmi)
 342                         break;
 343
 344                 ctl = mdp5_ctlm_request(ctlm, intf->num);
 345                 if (!ctl) {
 346                         ret = -EINVAL;
 347                         break;
 348                 }
 349
 350                 encoder = construct_encoder(mdp5_kms, intf, ctl);
 351                 if (IS_ERR(encoder)) {
 352                         ret = PTR_ERR(encoder);
 353                         break;
 354                 }
 355
 356                 ret = msm_hdmi_modeset_init(priv->hdmi, dev, encoder);
 357                 break;
 358         case INTF_DSI:
 359         {
 360                 const struct mdp5_cfg_hw *hw_cfg =
 361                                         mdp5_cfg_get_hw_config(mdp5_kms->cfg);
 362                 int dsi_id = get_dsi_id_from_intf(hw_cfg, intf->num);
 363
 364                 if ((dsi_id >= ARRAY_SIZE(priv->dsi)) || (dsi_id < 0)) {
 365                         dev_err(dev->dev, "failed to find dsi from intf %d\n",
 366                                 intf->num);
 367                         ret = -EINVAL;
 368                         break;
 369                 }
 370
 371                 if (!priv->dsi[dsi_id])
 372                         break;
 373
 374                 ctl = mdp5_ctlm_request(ctlm, intf->num);
 375                 if (!ctl) {
 376                         ret = -EINVAL;
 377                         break;
 378                 }
 379
 380                 encoder = construct_encoder(mdp5_kms, intf, ctl);
 381                 if (IS_ERR(encoder)) {
 382                         ret = PTR_ERR(encoder);
 383                         break;
 384                 }
 385
 386                 ret = msm_dsi_modeset_init(priv->dsi[dsi_id], dev, encoder);
 387                 break;
 388         }
 389         default:
 390                 dev_err(dev->dev, "unknown intf: %d\n", intf->type);
 391                 ret = -EINVAL;
 392                 break;
 393         }
 394
 395         return ret;
 396 }
 397
 398 static int modeset_init(struct mdp5_kms *mdp5_kms)
 399 {
 400         struct drm_device *dev = mdp5_kms->dev;
 401         struct msm_drm_private *priv = dev->dev_private;
 402         const struct mdp5_cfg_hw *hw_cfg;
 403         unsigned int num_crtcs;
 404         int i, ret, pi = 0, ci = 0;
 405         struct drm_plane *primary[MAX_BASES] = { NULL };
 406         struct drm_plane *cursor[MAX_BASES] = { NULL };
 407
 408         hw_cfg = mdp5_cfg_get_hw_config(mdp5_kms->cfg);
 409
 410         /*
 411          * Construct encoders and modeset initialize connector devices
 412          * for each external display interface.
 413          */
 414         for (i = 0; i < mdp5_kms->num_intfs; i++) {
 415                 ret = modeset_init_intf(mdp5_kms, mdp5_kms->intfs[i]);
 416                 if (ret)
 417                         goto fail;
 418         }
 419
 420         /*
 421          * We should ideally have less number of encoders (set up by parsing
 422          * the MDP5 interfaces) than the number of layer mixers present in HW,
 423          * but let's be safe here anyway
 424          */
 425         num_crtcs = min(priv->num_encoders, mdp5_kms->num_hwmixers);
 426
 427         /*
 428          * Construct planes equaling the number of hw pipes, and CRTCs for the
 429          * N encoders set up by the driver. The first N planes become primary
 430          * planes for the CRTCs, with the remainder as overlay planes:
 431          */
 432         for (i = 0; i < mdp5_kms->num_hwpipes; i++) {
 433                 struct mdp5_hw_pipe *hwpipe = mdp5_kms->hwpipes[i];
 434                 struct drm_plane *plane;
 435                 enum drm_plane_type type;
 436
 437                 if (i < num_crtcs)
 438                         type = DRM_PLANE_TYPE_PRIMARY;
 439                 else if (hwpipe->caps & MDP_PIPE_CAP_CURSOR)
 440                         type = DRM_PLANE_TYPE_CURSOR;
 441                 else
 442                         type = DRM_PLANE_TYPE_OVERLAY;
 443
 444                 plane = mdp5_plane_init(dev, type);
 445                 if (IS_ERR(plane)) {
 446                         ret = PTR_ERR(plane);
 447                         dev_err(dev->dev, "failed to construct plane %d (%d)\n", i, ret);
 448                         goto fail;
 449                 }
 450                 priv->planes[priv->num_planes++] = plane;
 451
 452                 if (type == DRM_PLANE_TYPE_PRIMARY)
 453                         primary[pi++] = plane;
 454                 if (type == DRM_PLANE_TYPE_CURSOR)
 455                         cursor[ci++] = plane;
 456         }
 457
 458         for (i = 0; i < num_crtcs; i++) {
 459                 struct drm_crtc *crtc;
 460
 461                 crtc  = mdp5_crtc_init(dev, primary[i], cursor[i], i);
 462                 if (IS_ERR(crtc)) {
 463                         ret = PTR_ERR(crtc);
 464                         dev_err(dev->dev, "failed to construct crtc %d (%d)\n", i, ret);
 465                         goto fail;
 466                 }
 467                 priv->crtcs[priv->num_crtcs++] = crtc;
 468         }
 469
 470         /*
 471          * Now that we know the number of crtcs we've created, set the possible
 472          * crtcs for the encoders
 473          */
 474         for (i = 0; i < priv->num_encoders; i++) {
 475                 struct drm_encoder *encoder = priv->encoders[i];
 476
 477                 encoder->possible_crtcs = (1 << priv->num_crtcs) - 1;
 478         }
 479
 480         return 0;
 481
 482 fail:
 483         return ret;
 484 }
 485
 486 static void read_mdp_hw_revision(struct mdp5_kms *mdp5_kms,
 487                                  u32 *major, u32 *minor)
 488 {
 489         u32 version;
 490
 491         mdp5_enable(mdp5_kms);
 492         version = mdp5_read(mdp5_kms, REG_MDP5_HW_VERSION);
 493         mdp5_disable(mdp5_kms);
 494
 495         *major = FIELD(version, MDP5_HW_VERSION_MAJOR);
 496         *minor = FIELD(version, MDP5_HW_VERSION_MINOR);
 497
 498         DBG("MDP5 version v%d.%d", *major, *minor);
 499 }
 500
 501 static int get_clk(struct platform_device *pdev, struct clk **clkp,
 502                 const char *name, bool mandatory)
 503 {
 504         struct device *dev = &pdev->dev;
 505         struct clk *clk = devm_clk_get(dev, name);
 506         if (IS_ERR(clk) && mandatory) {
 507                 dev_err(dev, "failed to get %s (%ld)\n", name, PTR_ERR(clk));
 508                 return PTR_ERR(clk);
 509         }
 510         if (IS_ERR(clk))
 511                 DBG("skipping %s", name);
 512         else
 513                 *clkp = clk;
 514
 515         return 0;
 516 }
 517
 518 static struct drm_encoder *get_encoder_from_crtc(struct drm_crtc *crtc)
 519 {
 520         struct drm_device *dev = crtc->dev;
 521         struct drm_encoder *encoder;
 522
 523         drm_for_each_encoder(encoder, dev)
 524                 if (encoder->crtc == crtc)
 525                         return encoder;
 526
 527         return NULL;
 528 }
 529
 530 static bool mdp5_get_scanoutpos(struct drm_device *dev, unsigned int pipe,
 531                                 bool in_vblank_irq, int *vpos, int *hpos,
 532                                 ktime_t *stime, ktime_t *etime,
 533                                 const struct drm_display_mode *mode)
 534 {
 535         struct msm_drm_private *priv = dev->dev_private;
 536         struct drm_crtc *crtc;
 537         struct drm_encoder *encoder;
 538         int line, vsw, vbp, vactive_start, vactive_end, vfp_end;
 539
 540         crtc = priv->crtcs[pipe];
 541         if (!crtc) {
 542                 DRM_ERROR("Invalid crtc %d\n", pipe);
 543                 return false;
 544         }
 545
 546         encoder = get_encoder_from_crtc(crtc);
 547         if (!encoder) {
 548                 DRM_ERROR("no encoder found for crtc %d\n", pipe);
 549                 return false;
 550         }
 551
 552         vsw = mode->crtc_vsync_end - mode->crtc_vsync_start;
 553         vbp = mode->crtc_vtotal - mode->crtc_vsync_end;
 554
 555         /*
 556          * the line counter is 1 at the start of the VSYNC pulse and VTOTAL at
 557          * the end of VFP. Translate the porch values relative to the line
 558          * counter positions.
 559          */
 560
 561         vactive_start = vsw + vbp + 1;
 562
 563         vactive_end = vactive_start + mode->crtc_vdisplay;
 564
 565         /* last scan line before VSYNC */
 566         vfp_end = mode->crtc_vtotal;
 567
 568         if (stime)
 569                 *stime = ktime_get();
 570
 571         line = mdp5_encoder_get_linecount(encoder);
 572
 573         if (line < vactive_start) {
 574                 line -= vactive_start;
 575         } else if (line > vactive_end) {
 576                 line = line - vfp_end - vactive_start;
 577         } else {
 578                 line -= vactive_start;
 579         }
 580
 581         *vpos = line;
 582         *hpos = 0;
 583
 584         if (etime)
 585                 *etime = ktime_get();
 586
 587         return true;
 588 }
 589
 590 static u32 mdp5_get_vblank_counter(struct drm_device *dev, unsigned int pipe)
 591 {
 592         struct msm_drm_private *priv = dev->dev_private;
 593         struct drm_crtc *crtc;
 594         struct drm_encoder *encoder;
 595
 596         if (pipe < 0 || pipe >= priv->num_crtcs)
 597                 return 0;
 598
 599         crtc = priv->crtcs[pipe];
 600         if (!crtc)
 601                 return 0;
 602
 603         encoder = get_encoder_from_crtc(crtc);
 604         if (!encoder)
 605                 return 0;
 606
 607         return mdp5_encoder_get_framecount(encoder);
 608 }
 609
 610 struct msm_kms *mdp5_kms_init(struct drm_device *dev)
 611 {
 612         struct msm_drm_private *priv = dev->dev_private;
 613         struct platform_device *pdev;
 614         struct mdp5_kms *mdp5_kms;
 615         struct mdp5_cfg *config;
 616         struct msm_kms *kms;
 617         struct msm_gem_address_space *aspace;
 618         int irq, i, ret;
 619
 620         /* priv->kms would have been populated by the MDP5 driver */
 621         kms = priv->kms;
 622         if (!kms)
 623                 return NULL;
 624
 625         mdp5_kms = to_mdp5_kms(to_mdp_kms(kms));
 626
 627         mdp_kms_init(&mdp5_kms->base, &kms_funcs);
 628
 629         pdev = mdp5_kms->pdev;
 630
 631         irq = irq_of_parse_and_map(pdev->dev.of_node, 0);
 632         if (irq < 0) {
 633                 ret = irq;
 634                 dev_err(&pdev->dev, "failed to get irq: %d\n", ret);
 635                 goto fail;
 636         }
 637
 638         kms->irq = irq;
 639
 640         config = mdp5_cfg_get_config(mdp5_kms->cfg);
 641
 642         /* make sure things are off before attaching iommu (bootloader could
 643          * have left things on, in which case we'll start getting faults if
 644          * we don't disable):
 645          */
 646         mdp5_enable(mdp5_kms);
 647         for (i = 0; i < MDP5_INTF_NUM_MAX; i++) {
 648                 if (mdp5_cfg_intf_is_virtual(config->hw->intf.connect[i]) ||
 649                     !config->hw->intf.base[i])
 650                         continue;
 651                 mdp5_write(mdp5_kms, REG_MDP5_INTF_TIMING_ENGINE_EN(i), 0);
 652
 653                 mdp5_write(mdp5_kms, REG_MDP5_INTF_FRAME_LINE_COUNT_EN(i), 0x3);
 654         }
 655         mdp5_disable(mdp5_kms);
 656         mdelay(16);
 657
 658         if (config->platform.iommu) {
 659                 aspace = msm_gem_address_space_create(&pdev->dev,
 660                                 config->platform.iommu, "mdp5");
 661                 if (IS_ERR(aspace)) {
 662                         ret = PTR_ERR(aspace);
 663                         goto fail;
 664                 }
 665
 666                 kms->aspace = aspace;
 667
 668                 ret = aspace->mmu->funcs->attach(aspace->mmu, iommu_ports,
 669                                 ARRAY_SIZE(iommu_ports));
 670                 if (ret) {
 671                         dev_err(&pdev->dev, "failed to attach iommu: %d\n",
 672                                 ret);
 673                         goto fail;
 674                 }
 675         } else {
 676                 dev_info(&pdev->dev,
 677                          "no iommu, fallback to phys contig buffers for scanout\n");
 678                 aspace = NULL;;
 679         }
 680
 681         ret = modeset_init(mdp5_kms);
 682         if (ret) {
 683                 dev_err(&pdev->dev, "modeset_init failed: %d\n", ret);
 684                 goto fail;
 685         }
 686
 687         dev->mode_config.min_width = 0;
 688         dev->mode_config.min_height = 0;
 689         dev->mode_config.max_width = 0xffff;
 690         dev->mode_config.max_height = 0xffff;
 691
 692         dev->driver->get_vblank_timestamp = drm_calc_vbltimestamp_from_scanoutpos;
 693         dev->driver->get_scanout_position = mdp5_get_scanoutpos;
 694         dev->driver->get_vblank_counter = mdp5_get_vblank_counter;
 695         dev->max_vblank_count = 0xffffffff;
 696         dev->vblank_disable_immediate = true;
 697
 698         return kms;
 699 fail:
 700         if (kms)
 701                 mdp5_kms_destroy(kms);
 702         return ERR_PTR(ret);
 703 }
 704
 705 static void mdp5_destroy(struct platform_device *pdev)
 706 {
 707         struct mdp5_kms *mdp5_kms = platform_get_drvdata(pdev);
 708         int i;
 709
 710         if (mdp5_kms->ctlm)
 711                 mdp5_ctlm_destroy(mdp5_kms->ctlm);
 712         if (mdp5_kms->smp)
 713                 mdp5_smp_destroy(mdp5_kms->smp);
 714         if (mdp5_kms->cfg)
 715                 mdp5_cfg_destroy(mdp5_kms->cfg);
 716
 717         for (i = 0; i < mdp5_kms->num_intfs; i++)
 718                 kfree(mdp5_kms->intfs[i]);
 719
 720         if (mdp5_kms->rpm_enabled)
 721                 pm_runtime_disable(&pdev->dev);
 722
 723         kfree(mdp5_kms->state);
 724 }
 725
 726 static int construct_pipes(struct mdp5_kms *mdp5_kms, int cnt,
 727                 const enum mdp5_pipe *pipes, const uint32_t *offsets,
 728                 uint32_t caps)
 729 {
 730         struct drm_device *dev = mdp5_kms->dev;
 731         int i, ret;
 732
 733         for (i = 0; i < cnt; i++) {
 734                 struct mdp5_hw_pipe *hwpipe;
 735
 736                 hwpipe = mdp5_pipe_init(pipes[i], offsets[i], caps);
 737                 if (IS_ERR(hwpipe)) {
 738                         ret = PTR_ERR(hwpipe);
 739                         dev_err(dev->dev, "failed to construct pipe for %s (%d)\n",
 740                                         pipe2name(pipes[i]), ret);
 741                         return ret;
 742                 }
 743                 hwpipe->idx = mdp5_kms->num_hwpipes;
 744                 mdp5_kms->hwpipes[mdp5_kms->num_hwpipes++] = hwpipe;
 745         }
 746
 747         return 0;
 748 }
 749
 750 static int hwpipe_init(struct mdp5_kms *mdp5_kms)
 751 {
 752         static const enum mdp5_pipe rgb_planes[] = {
 753                         SSPP_RGB0, SSPP_RGB1, SSPP_RGB2, SSPP_RGB3,
 754         };
 755         static const enum mdp5_pipe vig_planes[] = {
 756                         SSPP_VIG0, SSPP_VIG1, SSPP_VIG2, SSPP_VIG3,
 757         };
 758         static const enum mdp5_pipe dma_planes[] = {
 759                         SSPP_DMA0, SSPP_DMA1,
 760         };
 761         static const enum mdp5_pipe cursor_planes[] = {
 762                         SSPP_CURSOR0, SSPP_CURSOR1,
 763         };
 764         const struct mdp5_cfg_hw *hw_cfg;
 765         int ret;
 766
 767         hw_cfg = mdp5_cfg_get_hw_config(mdp5_kms->cfg);
 768
 769         /* Construct RGB pipes: */
 770         ret = construct_pipes(mdp5_kms, hw_cfg->pipe_rgb.count, rgb_planes,
 771                         hw_cfg->pipe_rgb.base, hw_cfg->pipe_rgb.caps);
 772         if (ret)
 773                 return ret;
 774
 775         /* Construct video (VIG) pipes: */
 776         ret = construct_pipes(mdp5_kms, hw_cfg->pipe_vig.count, vig_planes,
 777                         hw_cfg->pipe_vig.base, hw_cfg->pipe_vig.caps);
 778         if (ret)
 779                 return ret;
 780
 781         /* Construct DMA pipes: */
 782         ret = construct_pipes(mdp5_kms, hw_cfg->pipe_dma.count, dma_planes,
 783                         hw_cfg->pipe_dma.base, hw_cfg->pipe_dma.caps);
 784         if (ret)
 785                 return ret;
 786
 787         /* Construct cursor pipes: */
 788         ret = construct_pipes(mdp5_kms, hw_cfg->pipe_cursor.count,
 789                         cursor_planes, hw_cfg->pipe_cursor.base,
 790                         hw_cfg->pipe_cursor.caps);
 791         if (ret)
 792                 return ret;
 793
 794         return 0;
 795 }
 796
 797 static int hwmixer_init(struct mdp5_kms *mdp5_kms)
 798 {
 799         struct drm_device *dev = mdp5_kms->dev;
 800         const struct mdp5_cfg_hw *hw_cfg;
 801         int i, ret;
 802
 803         hw_cfg = mdp5_cfg_get_hw_config(mdp5_kms->cfg);
 804
 805         for (i = 0; i < hw_cfg->lm.count; i++) {
 806                 struct mdp5_hw_mixer *mixer;
 807
 808                 mixer = mdp5_mixer_init(&hw_cfg->lm.instances[i]);
 809                 if (IS_ERR(mixer)) {
 810                         ret = PTR_ERR(mixer);
 811                         dev_err(dev->dev, "failed to construct LM%d (%d)\n",
 812                                 i, ret);
 813                         return ret;
 814                 }
 815
 816                 mixer->idx = mdp5_kms->num_hwmixers;
 817                 mdp5_kms->hwmixers[mdp5_kms->num_hwmixers++] = mixer;
 818         }
 819
 820         return 0;
 821 }
 822
 823 static int interface_init(struct mdp5_kms *mdp5_kms)
 824 {
 825         struct drm_device *dev = mdp5_kms->dev;
 826         const struct mdp5_cfg_hw *hw_cfg;
 827         const enum mdp5_intf_type *intf_types;
 828         int i;
 829
 830         hw_cfg = mdp5_cfg_get_hw_config(mdp5_kms->cfg);
 831         intf_types = hw_cfg->intf.connect;
 832
 833         for (i = 0; i < ARRAY_SIZE(hw_cfg->intf.connect); i++) {
 834                 struct mdp5_interface *intf;
 835
 836                 if (intf_types[i] == INTF_DISABLED)
 837                         continue;
 838
 839                 intf = kzalloc(sizeof(*intf), GFP_KERNEL);
 840                 if (!intf) {
 841                         dev_err(dev->dev, "failed to construct INTF%d\n", i);
 842                         return -ENOMEM;
 843                 }
 844
 845                 intf->num = i;
 846                 intf->type = intf_types[i];
 847                 intf->mode = MDP5_INTF_MODE_NONE;
 848                 intf->idx = mdp5_kms->num_intfs;
 849                 mdp5_kms->intfs[mdp5_kms->num_intfs++] = intf;
 850         }
 851
 852         return 0;
 853 }
 854
 855 static int mdp5_init(struct platform_device *pdev, struct drm_device *dev)
 856 {
 857         struct msm_drm_private *priv = dev->dev_private;
 858         struct mdp5_kms *mdp5_kms;
 859         struct mdp5_cfg *config;
 860         u32 major, minor;
 861         int ret;
 862
 863         mdp5_kms = devm_kzalloc(&pdev->dev, sizeof(*mdp5_kms), GFP_KERNEL);
 864         if (!mdp5_kms) {
 865                 ret = -ENOMEM;
 866                 goto fail;
 867         }
 868
 869         platform_set_drvdata(pdev, mdp5_kms);
 870
 871         spin_lock_init(&mdp5_kms->resource_lock);
 872
 873         mdp5_kms->dev = dev;
 874         mdp5_kms->pdev = pdev;
 875
 876         drm_modeset_lock_init(&mdp5_kms->state_lock);
 877         mdp5_kms->state = kzalloc(sizeof(*mdp5_kms->state), GFP_KERNEL);
 878         if (!mdp5_kms->state) {
 879                 ret = -ENOMEM;
 880                 goto fail;
 881         }
 882
 883         mdp5_kms->mmio = msm_ioremap(pdev, "mdp_phys", "MDP5");
 884         if (IS_ERR(mdp5_kms->mmio)) {
 885                 ret = PTR_ERR(mdp5_kms->mmio);
 886                 goto fail;
 887         }
 888
 889         /* mandatory clocks: */
 890         ret = get_clk(pdev, &mdp5_kms->axi_clk, "bus_clk", true);
 891         if (ret)
 892                 goto fail;
 893         ret = get_clk(pdev, &mdp5_kms->ahb_clk, "iface_clk", true);
 894         if (ret)
 895                 goto fail;
 896         ret = get_clk(pdev, &mdp5_kms->core_clk, "core_clk", true);
 897         if (ret)
 898                 goto fail;
 899         ret = get_clk(pdev, &mdp5_kms->vsync_clk, "vsync_clk", true);
 900         if (ret)
 901                 goto fail;
 902
 903         /* optional clocks: */
 904         get_clk(pdev, &mdp5_kms->lut_clk, "lut_clk", false);
 905
 906         /* we need to set a default rate before enabling.  Set a safe
 907          * rate first, then figure out hw revision, and then set a
 908          * more optimal rate:
 909          */
 910         clk_set_rate(mdp5_kms->core_clk, 200000000);
 911
 912         pm_runtime_enable(&pdev->dev);
 913         mdp5_kms->rpm_enabled = true;
 914
 915         read_mdp_hw_revision(mdp5_kms, &major, &minor);
 916
 917         mdp5_kms->cfg = mdp5_cfg_init(mdp5_kms, major, minor);
 918         if (IS_ERR(mdp5_kms->cfg)) {
 919                 ret = PTR_ERR(mdp5_kms->cfg);
 920                 mdp5_kms->cfg = NULL;
 921                 goto fail;
 922         }
 923
 924         config = mdp5_cfg_get_config(mdp5_kms->cfg);
 925         mdp5_kms->caps = config->hw->mdp.caps;
 926
 927         /* TODO: compute core clock rate at runtime */
 928         clk_set_rate(mdp5_kms->core_clk, config->hw->max_clk);
 929
 930         /*
 931          * Some chipsets have a Shared Memory Pool (SMP), while others
 932          * have dedicated latency buffering per source pipe instead;
 933          * this section initializes the SMP:
 934          */
 935         if (mdp5_kms->caps & MDP_CAP_SMP) {
 936                 mdp5_kms->smp = mdp5_smp_init(mdp5_kms, &config->hw->smp);
 937                 if (IS_ERR(mdp5_kms->smp)) {
 938                         ret = PTR_ERR(mdp5_kms->smp);
 939                         mdp5_kms->smp = NULL;
 940                         goto fail;
 941                 }
 942         }
 943
 944         mdp5_kms->ctlm = mdp5_ctlm_init(dev, mdp5_kms->mmio, mdp5_kms->cfg);
 945         if (IS_ERR(mdp5_kms->ctlm)) {
 946                 ret = PTR_ERR(mdp5_kms->ctlm);
 947                 mdp5_kms->ctlm = NULL;
 948                 goto fail;
 949         }
 950
 951         ret = hwpipe_init(mdp5_kms);
 952         if (ret)
 953                 goto fail;
 954
 955         ret = hwmixer_init(mdp5_kms);
 956         if (ret)
 957                 goto fail;
 958
 959         ret = interface_init(mdp5_kms);
 960         if (ret)
 961                 goto fail;
 962
 963         /* set uninit-ed kms */
 964         priv->kms = &mdp5_kms->base.base;
 965
 966         return 0;
 967 fail:
 968         mdp5_destroy(pdev);
 969         return ret;
 970 }
 971
 972 static int mdp5_bind(struct device *dev, struct device *master, void *data)
 973 {
 974         struct drm_device *ddev = dev_get_drvdata(master);
 975         struct platform_device *pdev = to_platform_device(dev);
 976
 977         DBG("");
 978
 979         return mdp5_init(pdev, ddev);
 980 }
 981
 982 static void mdp5_unbind(struct device *dev, struct device *master,
 983                         void *data)
 984 {
 985         struct platform_device *pdev = to_platform_device(dev);
 986
 987         mdp5_destroy(pdev);
 988 }
 989
 990 static const struct component_ops mdp5_ops = {
 991         .bind   = mdp5_bind,
 992         .unbind = mdp5_unbind,
 993 };
 994
 995 static int mdp5_dev_probe(struct platform_device *pdev)
 996 {
 997         DBG("");
 998         return component_add(&pdev->dev, &mdp5_ops);
 999 }
1000
1001 static int mdp5_dev_remove(struct platform_device *pdev)
1002 {
1003         DBG("");
1004         component_del(&pdev->dev, &mdp5_ops);
1005         return 0;
1006 }
1007
1008 static const struct of_device_id mdp5_dt_match[] = {
1009         { .compatible = "qcom,mdp5", },
1010         /* to support downstream DT files */
1011         { .compatible = "qcom,mdss_mdp", },
1012         {}
1013 };
1014 MODULE_DEVICE_TABLE(of, mdp5_dt_match);
1015
1016 static struct platform_driver mdp5_driver = {
1017         .probe = mdp5_dev_probe,
1018         .remove = mdp5_dev_remove,
1019         .driver = {
1020                 .name = "msm_mdp",
1021                 .of_match_table = mdp5_dt_match,
1022         },
1023 };
1024
1025 void __init msm_mdp_register(void)
1026 {
1027         DBG("");
1028         platform_driver_register(&mdp5_driver);
1029 }
1030
1031 void __exit msm_mdp_unregister(void)
1032 {
1033         DBG("");
1034         platform_driver_unregister(&mdp5_driver);
1035 }