drivers/net/ethernet/mellanox/mlx5/core/main.c

   1 /*
   2  * Copyright (c) 2013-2015, Mellanox Technologies. All rights reserved.
   3  *
   4  * This software is available to you under a choice of one of two
   5  * licenses.  You may choose to be licensed under the terms of the GNU
   6  * General Public License (GPL) Version 2, available from the file
   7  * COPYING in the main directory of this source tree, or the
   8  * OpenIB.org BSD license below:
   9  *
  10  *     Redistribution and use in source and binary forms, with or
  11  *     without modification, are permitted provided that the following
  12  *     conditions are met:
  13  *
  14  *      - Redistributions of source code must retain the above
  15  *        copyright notice, this list of conditions and the following
  16  *        disclaimer.
  17  *
  18  *      - Redistributions in binary form must reproduce the above
  19  *        copyright notice, this list of conditions and the following
  20  *        disclaimer in the documentation and/or other materials
  21  *        provided with the distribution.
  22  *
  23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  30  * SOFTWARE.
  31  */
  32
  33 #include <linux/highmem.h>
  34 #include <linux/module.h>
  35 #include <linux/init.h>
  36 #include <linux/errno.h>
  37 #include <linux/pci.h>
  38 #include <linux/dma-mapping.h>
  39 #include <linux/slab.h>
  40 #include <linux/io-mapping.h>
  41 #include <linux/interrupt.h>
  42 #include <linux/delay.h>
  43 #include <linux/mlx5/driver.h>
  44 #include <linux/mlx5/cq.h>
  45 #include <linux/mlx5/qp.h>
  46 #include <linux/mlx5/srq.h>
  47 #include <linux/debugfs.h>
  48 #include <linux/kmod.h>
  49 #include <linux/delay.h>
  50 #include <linux/mlx5/mlx5_ifc.h>
  51 #include "mlx5_core.h"
  52 #include "fs_core.h"
  53 #ifdef CONFIG_MLX5_CORE_EN
  54 #include "eswitch.h"
  55 #endif
  56
  57 MODULE_AUTHOR("Eli Cohen <eli@mellanox.com>");
  58 MODULE_DESCRIPTION("Mellanox Connect-IB, ConnectX-4 core driver");
  59 MODULE_LICENSE("Dual BSD/GPL");
  60 MODULE_VERSION(DRIVER_VERSION);
  61
  62 int mlx5_core_debug_mask;
  63 module_param_named(debug_mask, mlx5_core_debug_mask, int, 0644);
  64 MODULE_PARM_DESC(debug_mask, "debug mask: 1 = dump cmd data, 2 = dump cmd exec time, 3 = both. Default=0");
  65
  66 #define MLX5_DEFAULT_PROF       2
  67 static int prof_sel = MLX5_DEFAULT_PROF;
  68 module_param_named(prof_sel, prof_sel, int, 0444);
  69 MODULE_PARM_DESC(prof_sel, "profile selector. Valid range 0 - 2");
  70
  71 static LIST_HEAD(intf_list);
  72 static LIST_HEAD(dev_list);
  73 static DEFINE_MUTEX(intf_mutex);
  74
  75 struct mlx5_device_context {
  76         struct list_head        list;
  77         struct mlx5_interface  *intf;
  78         void                   *context;
  79 };
  80
  81 enum {
  82         MLX5_ATOMIC_REQ_MODE_BE = 0x0,
  83         MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS = 0x1,
  84 };
  85
  86 static struct mlx5_profile profile[] = {
  87         [0] = {
  88                 .mask           = 0,
  89         },
  90         [1] = {
  91                 .mask           = MLX5_PROF_MASK_QP_SIZE,
  92                 .log_max_qp     = 12,
  93         },
  94         [2] = {
  95                 .mask           = MLX5_PROF_MASK_QP_SIZE |
  96                                   MLX5_PROF_MASK_MR_CACHE,
  97                 .log_max_qp     = 17,
  98                 .mr_cache[0]    = {
  99                         .size   = 500,
 100                         .limit  = 250
 101                 },
 102                 .mr_cache[1]    = {
 103                         .size   = 500,
 104                         .limit  = 250
 105                 },
 106                 .mr_cache[2]    = {
 107                         .size   = 500,
 108                         .limit  = 250
 109                 },
 110                 .mr_cache[3]    = {
 111                         .size   = 500,
 112                         .limit  = 250
 113                 },
 114                 .mr_cache[4]    = {
 115                         .size   = 500,
 116                         .limit  = 250
 117                 },
 118                 .mr_cache[5]    = {
 119                         .size   = 500,
 120                         .limit  = 250
 121                 },
 122                 .mr_cache[6]    = {
 123                         .size   = 500,
 124                         .limit  = 250
 125                 },
 126                 .mr_cache[7]    = {
 127                         .size   = 500,
 128                         .limit  = 250
 129                 },
 130                 .mr_cache[8]    = {
 131                         .size   = 500,
 132                         .limit  = 250
 133                 },
 134                 .mr_cache[9]    = {
 135                         .size   = 500,
 136                         .limit  = 250
 137                 },
 138                 .mr_cache[10]   = {
 139                         .size   = 500,
 140                         .limit  = 250
 141                 },
 142                 .mr_cache[11]   = {
 143                         .size   = 500,
 144                         .limit  = 250
 145                 },
 146                 .mr_cache[12]   = {
 147                         .size   = 64,
 148                         .limit  = 32
 149                 },
 150                 .mr_cache[13]   = {
 151                         .size   = 32,
 152                         .limit  = 16
 153                 },
 154                 .mr_cache[14]   = {
 155                         .size   = 16,
 156                         .limit  = 8
 157                 },
 158                 .mr_cache[15]   = {
 159                         .size   = 8,
 160                         .limit  = 4
 161                 },
 162         },
 163 };
 164
 165 #define FW_INIT_TIMEOUT_MILI    2000
 166 #define FW_INIT_WAIT_MS         2
 167
 168 static int wait_fw_init(struct mlx5_core_dev *dev, u32 max_wait_mili)
 169 {
 170         unsigned long end = jiffies + msecs_to_jiffies(max_wait_mili);
 171         int err = 0;
 172
 173         while (fw_initializing(dev)) {
 174                 if (time_after(jiffies, end)) {
 175                         err = -EBUSY;
 176                         break;
 177                 }
 178                 msleep(FW_INIT_WAIT_MS);
 179         }
 180
 181         return err;
 182 }
 183
 184 static int set_dma_caps(struct pci_dev *pdev)
 185 {
 186         int err;
 187
 188         err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64));
 189         if (err) {
 190                 dev_warn(&pdev->dev, "Warning: couldn't set 64-bit PCI DMA mask\n");
 191                 err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 192                 if (err) {
 193                         dev_err(&pdev->dev, "Can't set PCI DMA mask, aborting\n");
 194                         return err;
 195                 }
 196         }
 197
 198         err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64));
 199         if (err) {
 200                 dev_warn(&pdev->dev,
 201                          "Warning: couldn't set 64-bit consistent PCI DMA mask\n");
 202                 err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32));
 203                 if (err) {
 204                         dev_err(&pdev->dev,
 205                                 "Can't set consistent PCI DMA mask, aborting\n");
 206                         return err;
 207                 }
 208         }
 209
 210         dma_set_max_seg_size(&pdev->dev, 2u * 1024 * 1024 * 1024);
 211         return err;
 212 }
 213
 214 static int mlx5_pci_enable_device(struct mlx5_core_dev *dev)
 215 {
 216         struct pci_dev *pdev = dev->pdev;
 217         int err = 0;
 218
 219         mutex_lock(&dev->pci_status_mutex);
 220         if (dev->pci_status == MLX5_PCI_STATUS_DISABLED) {
 221                 err = pci_enable_device(pdev);
 222                 if (!err)
 223                         dev->pci_status = MLX5_PCI_STATUS_ENABLED;
 224         }
 225         mutex_unlock(&dev->pci_status_mutex);
 226
 227         return err;
 228 }
 229
 230 static void mlx5_pci_disable_device(struct mlx5_core_dev *dev)
 231 {
 232         struct pci_dev *pdev = dev->pdev;
 233
 234         mutex_lock(&dev->pci_status_mutex);
 235         if (dev->pci_status == MLX5_PCI_STATUS_ENABLED) {
 236                 pci_disable_device(pdev);
 237                 dev->pci_status = MLX5_PCI_STATUS_DISABLED;
 238         }
 239         mutex_unlock(&dev->pci_status_mutex);
 240 }
 241
 242 static int request_bar(struct pci_dev *pdev)
 243 {
 244         int err = 0;
 245
 246         if (!(pci_resource_flags(pdev, 0) & IORESOURCE_MEM)) {
 247                 dev_err(&pdev->dev, "Missing registers BAR, aborting\n");
 248                 return -ENODEV;
 249         }
 250
 251         err = pci_request_regions(pdev, DRIVER_NAME);
 252         if (err)
 253                 dev_err(&pdev->dev, "Couldn't get PCI resources, aborting\n");
 254
 255         return err;
 256 }
 257
 258 static void release_bar(struct pci_dev *pdev)
 259 {
 260         pci_release_regions(pdev);
 261 }
 262
 263 static int mlx5_enable_msix(struct mlx5_core_dev *dev)
 264 {
 265         struct mlx5_priv *priv = &dev->priv;
 266         struct mlx5_eq_table *table = &priv->eq_table;
 267         int num_eqs = 1 << MLX5_CAP_GEN(dev, log_max_eq);
 268         int nvec;
 269         int i;
 270
 271         nvec = MLX5_CAP_GEN(dev, num_ports) * num_online_cpus() +
 272                MLX5_EQ_VEC_COMP_BASE;
 273         nvec = min_t(int, nvec, num_eqs);
 274         if (nvec <= MLX5_EQ_VEC_COMP_BASE)
 275                 return -ENOMEM;
 276
 277         priv->msix_arr = kcalloc(nvec, sizeof(*priv->msix_arr), GFP_KERNEL);
 278
 279         priv->irq_info = kcalloc(nvec, sizeof(*priv->irq_info), GFP_KERNEL);
 280         if (!priv->msix_arr || !priv->irq_info)
 281                 goto err_free_msix;
 282
 283         for (i = 0; i < nvec; i++)
 284                 priv->msix_arr[i].entry = i;
 285
 286         nvec = pci_enable_msix_range(dev->pdev, priv->msix_arr,
 287                                      MLX5_EQ_VEC_COMP_BASE + 1, nvec);
 288         if (nvec < 0)
 289                 return nvec;
 290
 291         table->num_comp_vectors = nvec - MLX5_EQ_VEC_COMP_BASE;
 292
 293         return 0;
 294
 295 err_free_msix:
 296         kfree(priv->irq_info);
 297         kfree(priv->msix_arr);
 298         return -ENOMEM;
 299 }
 300
 301 static void mlx5_disable_msix(struct mlx5_core_dev *dev)
 302 {
 303         struct mlx5_priv *priv = &dev->priv;
 304
 305         pci_disable_msix(dev->pdev);
 306         kfree(priv->irq_info);
 307         kfree(priv->msix_arr);
 308 }
 309
 310 struct mlx5_reg_host_endianess {
 311         u8      he;
 312         u8      rsvd[15];
 313 };
 314
 315
 316 #define CAP_MASK(pos, size) ((u64)((1 << (size)) - 1) << (pos))
 317
 318 enum {
 319         MLX5_CAP_BITS_RW_MASK = CAP_MASK(MLX5_CAP_OFF_CMDIF_CSUM, 2) |
 320                                 MLX5_DEV_CAP_FLAG_DCT,
 321 };
 322
 323 static u16 to_fw_pkey_sz(u32 size)
 324 {
 325         switch (size) {
 326         case 128:
 327                 return 0;
 328         case 256:
 329                 return 1;
 330         case 512:
 331                 return 2;
 332         case 1024:
 333                 return 3;
 334         case 2048:
 335                 return 4;
 336         case 4096:
 337                 return 5;
 338         default:
 339                 pr_warn("invalid pkey table size %d\n", size);
 340                 return 0;
 341         }
 342 }
 343
 344 static int mlx5_core_get_caps_mode(struct mlx5_core_dev *dev,
 345                                    enum mlx5_cap_type cap_type,
 346                                    enum mlx5_cap_mode cap_mode)
 347 {
 348         u8 in[MLX5_ST_SZ_BYTES(query_hca_cap_in)];
 349         int out_sz = MLX5_ST_SZ_BYTES(query_hca_cap_out);
 350         void *out, *hca_caps;
 351         u16 opmod = (cap_type << 1) | (cap_mode & 0x01);
 352         int err;
 353
 354         memset(in, 0, sizeof(in));
 355         out = kzalloc(out_sz, GFP_KERNEL);
 356         if (!out)
 357                 return -ENOMEM;
 358
 359         MLX5_SET(query_hca_cap_in, in, opcode, MLX5_CMD_OP_QUERY_HCA_CAP);
 360         MLX5_SET(query_hca_cap_in, in, op_mod, opmod);
 361         err = mlx5_cmd_exec(dev, in, sizeof(in), out, out_sz);
 362         if (err)
 363                 goto query_ex;
 364
 365         err = mlx5_cmd_status_to_err_v2(out);
 366         if (err) {
 367                 mlx5_core_warn(dev,
 368                                "QUERY_HCA_CAP : type(%x) opmode(%x) Failed(%d)\n",
 369                                cap_type, cap_mode, err);
 370                 goto query_ex;
 371         }
 372
 373         hca_caps =  MLX5_ADDR_OF(query_hca_cap_out, out, capability);
 374
 375         switch (cap_mode) {
 376         case HCA_CAP_OPMOD_GET_MAX:
 377                 memcpy(dev->hca_caps_max[cap_type], hca_caps,
 378                        MLX5_UN_SZ_BYTES(hca_cap_union));
 379                 break;
 380         case HCA_CAP_OPMOD_GET_CUR:
 381                 memcpy(dev->hca_caps_cur[cap_type], hca_caps,
 382                        MLX5_UN_SZ_BYTES(hca_cap_union));
 383                 break;
 384         default:
 385                 mlx5_core_warn(dev,
 386                                "Tried to query dev cap type(%x) with wrong opmode(%x)\n",
 387                                cap_type, cap_mode);
 388                 err = -EINVAL;
 389                 break;
 390         }
 391 query_ex:
 392         kfree(out);
 393         return err;
 394 }
 395
 396 int mlx5_core_get_caps(struct mlx5_core_dev *dev, enum mlx5_cap_type cap_type)
 397 {
 398         int ret;
 399
 400         ret = mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_CUR);
 401         if (ret)
 402                 return ret;
 403         return mlx5_core_get_caps_mode(dev, cap_type, HCA_CAP_OPMOD_GET_MAX);
 404 }
 405
 406 static int set_caps(struct mlx5_core_dev *dev, void *in, int in_sz, int opmod)
 407 {
 408         u32 out[MLX5_ST_SZ_DW(set_hca_cap_out)];
 409         int err;
 410
 411         memset(out, 0, sizeof(out));
 412
 413         MLX5_SET(set_hca_cap_in, in, opcode, MLX5_CMD_OP_SET_HCA_CAP);
 414         MLX5_SET(set_hca_cap_in, in, op_mod, opmod << 1);
 415         err = mlx5_cmd_exec(dev, in, in_sz, out, sizeof(out));
 416         if (err)
 417                 return err;
 418
 419         err = mlx5_cmd_status_to_err_v2(out);
 420
 421         return err;
 422 }
 423
 424 static int handle_hca_cap_atomic(struct mlx5_core_dev *dev)
 425 {
 426         void *set_ctx;
 427         void *set_hca_cap;
 428         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 429         int req_endianness;
 430         int err;
 431
 432         if (MLX5_CAP_GEN(dev, atomic)) {
 433                 err = mlx5_core_get_caps(dev, MLX5_CAP_ATOMIC);
 434                 if (err)
 435                         return err;
 436         } else {
 437                 return 0;
 438         }
 439
 440         req_endianness =
 441                 MLX5_CAP_ATOMIC(dev,
 442                                 supported_atomic_req_8B_endianess_mode_1);
 443
 444         if (req_endianness != MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS)
 445                 return 0;
 446
 447         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 448         if (!set_ctx)
 449                 return -ENOMEM;
 450
 451         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx, capability);
 452
 453         /* Set requestor to host endianness */
 454         MLX5_SET(atomic_caps, set_hca_cap, atomic_req_8B_endianess_mode,
 455                  MLX5_ATOMIC_REQ_MODE_HOST_ENDIANNESS);
 456
 457         err = set_caps(dev, set_ctx, set_sz, MLX5_SET_HCA_CAP_OP_MOD_ATOMIC);
 458
 459         kfree(set_ctx);
 460         return err;
 461 }
 462
 463 static int handle_hca_cap(struct mlx5_core_dev *dev)
 464 {
 465         void *set_ctx = NULL;
 466         struct mlx5_profile *prof = dev->profile;
 467         int err = -ENOMEM;
 468         int set_sz = MLX5_ST_SZ_BYTES(set_hca_cap_in);
 469         void *set_hca_cap;
 470
 471         set_ctx = kzalloc(set_sz, GFP_KERNEL);
 472         if (!set_ctx)
 473                 goto query_ex;
 474
 475         err = mlx5_core_get_caps(dev, MLX5_CAP_GENERAL);
 476         if (err)
 477                 goto query_ex;
 478
 479         set_hca_cap = MLX5_ADDR_OF(set_hca_cap_in, set_ctx,
 480                                    capability);
 481         memcpy(set_hca_cap, dev->hca_caps_cur[MLX5_CAP_GENERAL],
 482                MLX5_ST_SZ_BYTES(cmd_hca_cap));
 483
 484         mlx5_core_dbg(dev, "Current Pkey table size %d Setting new size %d\n",
 485                       mlx5_to_sw_pkey_sz(MLX5_CAP_GEN(dev, pkey_table_size)),
 486                       128);
 487         /* we limit the size of the pkey table to 128 entries for now */
 488         MLX5_SET(cmd_hca_cap, set_hca_cap, pkey_table_size,
 489                  to_fw_pkey_sz(128));
 490
 491         if (prof->mask & MLX5_PROF_MASK_QP_SIZE)
 492                 MLX5_SET(cmd_hca_cap, set_hca_cap, log_max_qp,
 493                          prof->log_max_qp);
 494
 495         /* disable cmdif checksum */
 496         MLX5_SET(cmd_hca_cap, set_hca_cap, cmdif_checksum, 0);
 497
 498         MLX5_SET(cmd_hca_cap, set_hca_cap, log_uar_page_sz, PAGE_SHIFT - 12);
 499
 500         err = set_caps(dev, set_ctx, set_sz,
 501                        MLX5_SET_HCA_CAP_OP_MOD_GENERAL_DEVICE);
 502
 503 query_ex:
 504         kfree(set_ctx);
 505         return err;
 506 }
 507
 508 static int set_hca_ctrl(struct mlx5_core_dev *dev)
 509 {
 510         struct mlx5_reg_host_endianess he_in;
 511         struct mlx5_reg_host_endianess he_out;
 512         int err;
 513
 514         if (!mlx5_core_is_pf(dev))
 515                 return 0;
 516
 517         memset(&he_in, 0, sizeof(he_in));
 518         he_in.he = MLX5_SET_HOST_ENDIANNESS;
 519         err = mlx5_core_access_reg(dev, &he_in,  sizeof(he_in),
 520                                         &he_out, sizeof(he_out),
 521                                         MLX5_REG_HOST_ENDIANNESS, 0, 1);
 522         return err;
 523 }
 524
 525 int mlx5_core_enable_hca(struct mlx5_core_dev *dev, u16 func_id)
 526 {
 527         u32 out[MLX5_ST_SZ_DW(enable_hca_out)];
 528         u32 in[MLX5_ST_SZ_DW(enable_hca_in)];
 529         int err;
 530
 531         memset(in, 0, sizeof(in));
 532         MLX5_SET(enable_hca_in, in, opcode, MLX5_CMD_OP_ENABLE_HCA);
 533         MLX5_SET(enable_hca_in, in, function_id, func_id);
 534         memset(out, 0, sizeof(out));
 535
 536         err = mlx5_cmd_exec(dev, &in, sizeof(in), &out, sizeof(out));
 537         if (err)
 538                 return err;
 539
 540         return mlx5_cmd_status_to_err_v2(out);
 541 }
 542
 543 int mlx5_core_disable_hca(struct mlx5_core_dev *dev, u16 func_id)
 544 {
 545         u32 out[MLX5_ST_SZ_DW(disable_hca_out)];
 546         u32 in[MLX5_ST_SZ_DW(disable_hca_in)];
 547         int err;
 548
 549         memset(in, 0, sizeof(in));
 550         MLX5_SET(disable_hca_in, in, opcode, MLX5_CMD_OP_DISABLE_HCA);
 551         MLX5_SET(disable_hca_in, in, function_id, func_id);
 552         memset(out, 0, sizeof(out));
 553         err = mlx5_cmd_exec(dev, in, sizeof(in), out, sizeof(out));
 554         if (err)
 555                 return err;
 556
 557         return mlx5_cmd_status_to_err_v2(out);
 558 }
 559
 560 cycle_t mlx5_read_internal_timer(struct mlx5_core_dev *dev)
 561 {
 562         u32 timer_h, timer_h1, timer_l;
 563
 564         timer_h = ioread32be(&dev->iseg->internal_timer_h);
 565         timer_l = ioread32be(&dev->iseg->internal_timer_l);
 566         timer_h1 = ioread32be(&dev->iseg->internal_timer_h);
 567         if (timer_h != timer_h1) /* wrap around */
 568                 timer_l = ioread32be(&dev->iseg->internal_timer_l);
 569
 570         return (cycle_t)timer_l | (cycle_t)timer_h1 << 32;
 571 }
 572
 573 static int mlx5_irq_set_affinity_hint(struct mlx5_core_dev *mdev, int i)
 574 {
 575         struct mlx5_priv *priv  = &mdev->priv;
 576         struct msix_entry *msix = priv->msix_arr;
 577         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 578         int numa_node           = priv->numa_node;
 579         int err;
 580
 581         if (!zalloc_cpumask_var(&priv->irq_info[i].mask, GFP_KERNEL)) {
 582                 mlx5_core_warn(mdev, "zalloc_cpumask_var failed");
 583                 return -ENOMEM;
 584         }
 585
 586         cpumask_set_cpu(cpumask_local_spread(i, numa_node),
 587                         priv->irq_info[i].mask);
 588
 589         err = irq_set_affinity_hint(irq, priv->irq_info[i].mask);
 590         if (err) {
 591                 mlx5_core_warn(mdev, "irq_set_affinity_hint failed,irq 0x%.4x",
 592                                irq);
 593                 goto err_clear_mask;
 594         }
 595
 596         return 0;
 597
 598 err_clear_mask:
 599         free_cpumask_var(priv->irq_info[i].mask);
 600         return err;
 601 }
 602
 603 static void mlx5_irq_clear_affinity_hint(struct mlx5_core_dev *mdev, int i)
 604 {
 605         struct mlx5_priv *priv  = &mdev->priv;
 606         struct msix_entry *msix = priv->msix_arr;
 607         int irq                 = msix[i + MLX5_EQ_VEC_COMP_BASE].vector;
 608
 609         irq_set_affinity_hint(irq, NULL);
 610         free_cpumask_var(priv->irq_info[i].mask);
 611 }
 612
 613 static int mlx5_irq_set_affinity_hints(struct mlx5_core_dev *mdev)
 614 {
 615         int err;
 616         int i;
 617
 618         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++) {
 619                 err = mlx5_irq_set_affinity_hint(mdev, i);
 620                 if (err)
 621                         goto err_out;
 622         }
 623
 624         return 0;
 625
 626 err_out:
 627         for (i--; i >= 0; i--)
 628                 mlx5_irq_clear_affinity_hint(mdev, i);
 629
 630         return err;
 631 }
 632
 633 static void mlx5_irq_clear_affinity_hints(struct mlx5_core_dev *mdev)
 634 {
 635         int i;
 636
 637         for (i = 0; i < mdev->priv.eq_table.num_comp_vectors; i++)
 638                 mlx5_irq_clear_affinity_hint(mdev, i);
 639 }
 640
 641 int mlx5_vector2eqn(struct mlx5_core_dev *dev, int vector, int *eqn,
 642                     unsigned int *irqn)
 643 {
 644         struct mlx5_eq_table *table = &dev->priv.eq_table;
 645         struct mlx5_eq *eq, *n;
 646         int err = -ENOENT;
 647
 648         spin_lock(&table->lock);
 649         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 650                 if (eq->index == vector) {
 651                         *eqn = eq->eqn;
 652                         *irqn = eq->irqn;
 653                         err = 0;
 654                         break;
 655                 }
 656         }
 657         spin_unlock(&table->lock);
 658
 659         return err;
 660 }
 661 EXPORT_SYMBOL(mlx5_vector2eqn);
 662
 663 static void free_comp_eqs(struct mlx5_core_dev *dev)
 664 {
 665         struct mlx5_eq_table *table = &dev->priv.eq_table;
 666         struct mlx5_eq *eq, *n;
 667
 668         spin_lock(&table->lock);
 669         list_for_each_entry_safe(eq, n, &table->comp_eqs_list, list) {
 670                 list_del(&eq->list);
 671                 spin_unlock(&table->lock);
 672                 if (mlx5_destroy_unmap_eq(dev, eq))
 673                         mlx5_core_warn(dev, "failed to destroy EQ 0x%x\n",
 674                                        eq->eqn);
 675                 kfree(eq);
 676                 spin_lock(&table->lock);
 677         }
 678         spin_unlock(&table->lock);
 679 }
 680
 681 static int alloc_comp_eqs(struct mlx5_core_dev *dev)
 682 {
 683         struct mlx5_eq_table *table = &dev->priv.eq_table;
 684         char name[MLX5_MAX_IRQ_NAME];
 685         struct mlx5_eq *eq;
 686         int ncomp_vec;
 687         int nent;
 688         int err;
 689         int i;
 690
 691         INIT_LIST_HEAD(&table->comp_eqs_list);
 692         ncomp_vec = table->num_comp_vectors;
 693         nent = MLX5_COMP_EQ_SIZE;
 694         for (i = 0; i < ncomp_vec; i++) {
 695                 eq = kzalloc(sizeof(*eq), GFP_KERNEL);
 696                 if (!eq) {
 697                         err = -ENOMEM;
 698                         goto clean;
 699                 }
 700
 701                 snprintf(name, MLX5_MAX_IRQ_NAME, "mlx5_comp%d", i);
 702                 err = mlx5_create_map_eq(dev, eq,
 703                                          i + MLX5_EQ_VEC_COMP_BASE, nent, 0,
 704                                          name, &dev->priv.uuari.uars[0]);
 705                 if (err) {
 706                         kfree(eq);
 707                         goto clean;
 708                 }
 709                 mlx5_core_dbg(dev, "allocated completion EQN %d\n", eq->eqn);
 710                 eq->index = i;
 711                 spin_lock(&table->lock);
 712                 list_add_tail(&eq->list, &table->comp_eqs_list);
 713                 spin_unlock(&table->lock);
 714         }
 715
 716         return 0;
 717
 718 clean:
 719         free_comp_eqs(dev);
 720         return err;
 721 }
 722
 723 static int mlx5_core_set_issi(struct mlx5_core_dev *dev)
 724 {
 725         u32 query_in[MLX5_ST_SZ_DW(query_issi_in)];
 726         u32 query_out[MLX5_ST_SZ_DW(query_issi_out)];
 727         u32 set_in[MLX5_ST_SZ_DW(set_issi_in)];
 728         u32 set_out[MLX5_ST_SZ_DW(set_issi_out)];
 729         int err;
 730         u32 sup_issi;
 731
 732         memset(query_in, 0, sizeof(query_in));
 733         memset(query_out, 0, sizeof(query_out));
 734
 735         MLX5_SET(query_issi_in, query_in, opcode, MLX5_CMD_OP_QUERY_ISSI);
 736
 737         err = mlx5_cmd_exec_check_status(dev, query_in, sizeof(query_in),
 738                                          query_out, sizeof(query_out));
 739         if (err) {
 740                 if (((struct mlx5_outbox_hdr *)query_out)->status ==
 741                     MLX5_CMD_STAT_BAD_OP_ERR) {
 742                         pr_debug("Only ISSI 0 is supported\n");
 743                         return 0;
 744                 }
 745
 746                 pr_err("failed to query ISSI\n");
 747                 return err;
 748         }
 749
 750         sup_issi = MLX5_GET(query_issi_out, query_out, supported_issi_dw0);
 751
 752         if (sup_issi & (1 << 1)) {
 753                 memset(set_in, 0, sizeof(set_in));
 754                 memset(set_out, 0, sizeof(set_out));
 755
 756                 MLX5_SET(set_issi_in, set_in, opcode, MLX5_CMD_OP_SET_ISSI);
 757                 MLX5_SET(set_issi_in, set_in, current_issi, 1);
 758
 759                 err = mlx5_cmd_exec_check_status(dev, set_in, sizeof(set_in),
 760                                                  set_out, sizeof(set_out));
 761                 if (err) {
 762                         pr_err("failed to set ISSI=1\n");
 763                         return err;
 764                 }
 765
 766                 dev->issi = 1;
 767
 768                 return 0;
 769         } else if (sup_issi & (1 << 0) || !sup_issi) {
 770                 return 0;
 771         }
 772
 773         return -ENOTSUPP;
 774 }
 775
 776 static void mlx5_add_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 777 {
 778         struct mlx5_device_context *dev_ctx;
 779         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 780
 781         dev_ctx = kmalloc(sizeof(*dev_ctx), GFP_KERNEL);
 782         if (!dev_ctx)
 783                 return;
 784
 785         dev_ctx->intf    = intf;
 786         dev_ctx->context = intf->add(dev);
 787
 788         if (dev_ctx->context) {
 789                 spin_lock_irq(&priv->ctx_lock);
 790                 list_add_tail(&dev_ctx->list, &priv->ctx_list);
 791                 spin_unlock_irq(&priv->ctx_lock);
 792         } else {
 793                 kfree(dev_ctx);
 794         }
 795 }
 796
 797 static void mlx5_remove_device(struct mlx5_interface *intf, struct mlx5_priv *priv)
 798 {
 799         struct mlx5_device_context *dev_ctx;
 800         struct mlx5_core_dev *dev = container_of(priv, struct mlx5_core_dev, priv);
 801
 802         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
 803                 if (dev_ctx->intf == intf) {
 804                         spin_lock_irq(&priv->ctx_lock);
 805                         list_del(&dev_ctx->list);
 806                         spin_unlock_irq(&priv->ctx_lock);
 807
 808                         intf->remove(dev, dev_ctx->context);
 809                         kfree(dev_ctx);
 810                         return;
 811                 }
 812 }
 813
 814 static int mlx5_register_device(struct mlx5_core_dev *dev)
 815 {
 816         struct mlx5_priv *priv = &dev->priv;
 817         struct mlx5_interface *intf;
 818
 819         mutex_lock(&intf_mutex);
 820         list_add_tail(&priv->dev_list, &dev_list);
 821         list_for_each_entry(intf, &intf_list, list)
 822                 mlx5_add_device(intf, priv);
 823         mutex_unlock(&intf_mutex);
 824
 825         return 0;
 826 }
 827
 828 static void mlx5_unregister_device(struct mlx5_core_dev *dev)
 829 {
 830         struct mlx5_priv *priv = &dev->priv;
 831         struct mlx5_interface *intf;
 832
 833         mutex_lock(&intf_mutex);
 834         list_for_each_entry(intf, &intf_list, list)
 835                 mlx5_remove_device(intf, priv);
 836         list_del(&priv->dev_list);
 837         mutex_unlock(&intf_mutex);
 838 }
 839
 840 int mlx5_register_interface(struct mlx5_interface *intf)
 841 {
 842         struct mlx5_priv *priv;
 843
 844         if (!intf->add || !intf->remove)
 845                 return -EINVAL;
 846
 847         mutex_lock(&intf_mutex);
 848         list_add_tail(&intf->list, &intf_list);
 849         list_for_each_entry(priv, &dev_list, dev_list)
 850                 mlx5_add_device(intf, priv);
 851         mutex_unlock(&intf_mutex);
 852
 853         return 0;
 854 }
 855 EXPORT_SYMBOL(mlx5_register_interface);
 856
 857 void mlx5_unregister_interface(struct mlx5_interface *intf)
 858 {
 859         struct mlx5_priv *priv;
 860
 861         mutex_lock(&intf_mutex);
 862         list_for_each_entry(priv, &dev_list, dev_list)
 863                 mlx5_remove_device(intf, priv);
 864         list_del(&intf->list);
 865         mutex_unlock(&intf_mutex);
 866 }
 867 EXPORT_SYMBOL(mlx5_unregister_interface);
 868
 869 void *mlx5_get_protocol_dev(struct mlx5_core_dev *mdev, int protocol)
 870 {
 871         struct mlx5_priv *priv = &mdev->priv;
 872         struct mlx5_device_context *dev_ctx;
 873         unsigned long flags;
 874         void *result = NULL;
 875
 876         spin_lock_irqsave(&priv->ctx_lock, flags);
 877
 878         list_for_each_entry(dev_ctx, &mdev->priv.ctx_list, list)
 879                 if ((dev_ctx->intf->protocol == protocol) &&
 880                     dev_ctx->intf->get_dev) {
 881                         result = dev_ctx->intf->get_dev(dev_ctx->context);
 882                         break;
 883                 }
 884
 885         spin_unlock_irqrestore(&priv->ctx_lock, flags);
 886
 887         return result;
 888 }
 889 EXPORT_SYMBOL(mlx5_get_protocol_dev);
 890
 891 static int mlx5_pci_init(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 892 {
 893         struct pci_dev *pdev = dev->pdev;
 894         int err = 0;
 895
 896         pci_set_drvdata(dev->pdev, dev);
 897         strncpy(priv->name, dev_name(&pdev->dev), MLX5_MAX_NAME_LEN);
 898         priv->name[MLX5_MAX_NAME_LEN - 1] = 0;
 899
 900         mutex_init(&priv->pgdir_mutex);
 901         INIT_LIST_HEAD(&priv->pgdir_list);
 902         spin_lock_init(&priv->mkey_lock);
 903
 904         mutex_init(&priv->alloc_mutex);
 905
 906         priv->numa_node = dev_to_node(&dev->pdev->dev);
 907
 908         priv->dbg_root = debugfs_create_dir(dev_name(&pdev->dev), mlx5_debugfs_root);
 909         if (!priv->dbg_root)
 910                 return -ENOMEM;
 911
 912         err = mlx5_pci_enable_device(dev);
 913         if (err) {
 914                 dev_err(&pdev->dev, "Cannot enable PCI device, aborting\n");
 915                 goto err_dbg;
 916         }
 917
 918         err = request_bar(pdev);
 919         if (err) {
 920                 dev_err(&pdev->dev, "error requesting BARs, aborting\n");
 921                 goto err_disable;
 922         }
 923
 924         pci_set_master(pdev);
 925
 926         err = set_dma_caps(pdev);
 927         if (err) {
 928                 dev_err(&pdev->dev, "Failed setting DMA capabilities mask, aborting\n");
 929                 goto err_clr_master;
 930         }
 931
 932         dev->iseg_base = pci_resource_start(dev->pdev, 0);
 933         dev->iseg = ioremap(dev->iseg_base, sizeof(*dev->iseg));
 934         if (!dev->iseg) {
 935                 err = -ENOMEM;
 936                 dev_err(&pdev->dev, "Failed mapping initialization segment, aborting\n");
 937                 goto err_clr_master;
 938         }
 939
 940         return 0;
 941
 942 err_clr_master:
 943         pci_clear_master(dev->pdev);
 944         release_bar(dev->pdev);
 945 err_disable:
 946         mlx5_pci_disable_device(dev);
 947
 948 err_dbg:
 949         debugfs_remove(priv->dbg_root);
 950         return err;
 951 }
 952
 953 static void mlx5_pci_close(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 954 {
 955         iounmap(dev->iseg);
 956         pci_clear_master(dev->pdev);
 957         release_bar(dev->pdev);
 958         mlx5_pci_disable_device(dev);
 959         debugfs_remove(priv->dbg_root);
 960 }
 961
 962 #define MLX5_IB_MOD "mlx5_ib"
 963 static int mlx5_load_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
 964 {
 965         struct pci_dev *pdev = dev->pdev;
 966         int err;
 967
 968         mutex_lock(&dev->intf_state_mutex);
 969         if (dev->interface_state == MLX5_INTERFACE_STATE_UP) {
 970                 dev_warn(&dev->pdev->dev, "%s: interface is up, NOP\n",
 971                          __func__);
 972                 goto out;
 973         }
 974
 975         dev_info(&pdev->dev, "firmware version: %d.%d.%d\n", fw_rev_maj(dev),
 976                  fw_rev_min(dev), fw_rev_sub(dev));
 977
 978         /* on load removing any previous indication of internal error, device is
 979          * up
 980          */
 981         dev->state = MLX5_DEVICE_STATE_UP;
 982
 983         err = mlx5_cmd_init(dev);
 984         if (err) {
 985                 dev_err(&pdev->dev, "Failed initializing command interface, aborting\n");
 986                 goto out_err;
 987         }
 988
 989         err = wait_fw_init(dev, FW_INIT_TIMEOUT_MILI);
 990         if (err) {
 991                 dev_err(&dev->pdev->dev, "Firmware over %d MS in initializing state, aborting\n",
 992                         FW_INIT_TIMEOUT_MILI);
 993                 goto out_err;
 994         }
 995
 996         mlx5_pagealloc_init(dev);
 997
 998         err = mlx5_core_enable_hca(dev, 0);
 999         if (err) {
1000                 dev_err(&pdev->dev, "enable hca failed\n");
1001                 goto err_pagealloc_cleanup;
1002         }
1003
1004         err = mlx5_core_set_issi(dev);
1005         if (err) {
1006                 dev_err(&pdev->dev, "failed to set issi\n");
1007                 goto err_disable_hca;
1008         }
1009
1010         err = mlx5_satisfy_startup_pages(dev, 1);
1011         if (err) {
1012                 dev_err(&pdev->dev, "failed to allocate boot pages\n");
1013                 goto err_disable_hca;
1014         }
1015
1016         err = set_hca_ctrl(dev);
1017         if (err) {
1018                 dev_err(&pdev->dev, "set_hca_ctrl failed\n");
1019                 goto reclaim_boot_pages;
1020         }
1021
1022         err = handle_hca_cap(dev);
1023         if (err) {
1024                 dev_err(&pdev->dev, "handle_hca_cap failed\n");
1025                 goto reclaim_boot_pages;
1026         }
1027
1028         err = handle_hca_cap_atomic(dev);
1029         if (err) {
1030                 dev_err(&pdev->dev, "handle_hca_cap_atomic failed\n");
1031                 goto reclaim_boot_pages;
1032         }
1033
1034         err = mlx5_satisfy_startup_pages(dev, 0);
1035         if (err) {
1036                 dev_err(&pdev->dev, "failed to allocate init pages\n");
1037                 goto reclaim_boot_pages;
1038         }
1039
1040         err = mlx5_pagealloc_start(dev);
1041         if (err) {
1042                 dev_err(&pdev->dev, "mlx5_pagealloc_start failed\n");
1043                 goto reclaim_boot_pages;
1044         }
1045
1046         err = mlx5_cmd_init_hca(dev);
1047         if (err) {
1048                 dev_err(&pdev->dev, "init hca failed\n");
1049                 goto err_pagealloc_stop;
1050         }
1051
1052         mlx5_start_health_poll(dev);
1053
1054         err = mlx5_query_hca_caps(dev);
1055         if (err) {
1056                 dev_err(&pdev->dev, "query hca failed\n");
1057                 goto err_stop_poll;
1058         }
1059
1060         err = mlx5_query_board_id(dev);
1061         if (err) {
1062                 dev_err(&pdev->dev, "query board id failed\n");
1063                 goto err_stop_poll;
1064         }
1065
1066         err = mlx5_enable_msix(dev);
1067         if (err) {
1068                 dev_err(&pdev->dev, "enable msix failed\n");
1069                 goto err_stop_poll;
1070         }
1071
1072         err = mlx5_eq_init(dev);
1073         if (err) {
1074                 dev_err(&pdev->dev, "failed to initialize eq\n");
1075                 goto disable_msix;
1076         }
1077
1078         err = mlx5_alloc_uuars(dev, &priv->uuari);
1079         if (err) {
1080                 dev_err(&pdev->dev, "Failed allocating uar, aborting\n");
1081                 goto err_eq_cleanup;
1082         }
1083
1084         err = mlx5_start_eqs(dev);
1085         if (err) {
1086                 dev_err(&pdev->dev, "Failed to start pages and async EQs\n");
1087                 goto err_free_uar;
1088         }
1089
1090         err = alloc_comp_eqs(dev);
1091         if (err) {
1092                 dev_err(&pdev->dev, "Failed to alloc completion EQs\n");
1093                 goto err_stop_eqs;
1094         }
1095
1096         err = mlx5_irq_set_affinity_hints(dev);
1097         if (err)
1098                 dev_err(&pdev->dev, "Failed to alloc affinity hint cpumask\n");
1099
1100         MLX5_INIT_DOORBELL_LOCK(&priv->cq_uar_lock);
1101
1102         mlx5_init_cq_table(dev);
1103         mlx5_init_qp_table(dev);
1104         mlx5_init_srq_table(dev);
1105         mlx5_init_mkey_table(dev);
1106
1107         err = mlx5_init_fs(dev);
1108         if (err) {
1109                 dev_err(&pdev->dev, "Failed to init flow steering\n");
1110                 goto err_fs;
1111         }
1112 #ifdef CONFIG_MLX5_CORE_EN
1113         err = mlx5_eswitch_init(dev);
1114         if (err) {
1115                 dev_err(&pdev->dev, "eswitch init failed %d\n", err);
1116                 goto err_reg_dev;
1117         }
1118 #endif
1119
1120         err = mlx5_sriov_init(dev);
1121         if (err) {
1122                 dev_err(&pdev->dev, "sriov init failed %d\n", err);
1123                 goto err_sriov;
1124         }
1125
1126         err = mlx5_register_device(dev);
1127         if (err) {
1128                 dev_err(&pdev->dev, "mlx5_register_device failed %d\n", err);
1129                 goto err_reg_dev;
1130         }
1131
1132         err = request_module_nowait(MLX5_IB_MOD);
1133         if (err)
1134                 pr_info("failed request module on %s\n", MLX5_IB_MOD);
1135
1136         dev->interface_state = MLX5_INTERFACE_STATE_UP;
1137 out:
1138         mutex_unlock(&dev->intf_state_mutex);
1139
1140         return 0;
1141
1142 err_sriov:
1143         if (mlx5_sriov_cleanup(dev))
1144                 dev_err(&dev->pdev->dev, "sriov cleanup failed\n");
1145
1146 #ifdef CONFIG_MLX5_CORE_EN
1147         mlx5_eswitch_cleanup(dev->priv.eswitch);
1148 #endif
1149 err_reg_dev:
1150         mlx5_cleanup_fs(dev);
1151 err_fs:
1152         mlx5_cleanup_mkey_table(dev);
1153         mlx5_cleanup_srq_table(dev);
1154         mlx5_cleanup_qp_table(dev);
1155         mlx5_cleanup_cq_table(dev);
1156         mlx5_irq_clear_affinity_hints(dev);
1157         free_comp_eqs(dev);
1158
1159 err_stop_eqs:
1160         mlx5_stop_eqs(dev);
1161
1162 err_free_uar:
1163         mlx5_free_uuars(dev, &priv->uuari);
1164
1165 err_eq_cleanup:
1166         mlx5_eq_cleanup(dev);
1167
1168 disable_msix:
1169         mlx5_disable_msix(dev);
1170
1171 err_stop_poll:
1172         mlx5_stop_health_poll(dev);
1173         if (mlx5_cmd_teardown_hca(dev)) {
1174                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1175                 goto out_err;
1176         }
1177
1178 err_pagealloc_stop:
1179         mlx5_pagealloc_stop(dev);
1180
1181 reclaim_boot_pages:
1182         mlx5_reclaim_startup_pages(dev);
1183
1184 err_disable_hca:
1185         mlx5_core_disable_hca(dev, 0);
1186
1187 err_pagealloc_cleanup:
1188         mlx5_pagealloc_cleanup(dev);
1189         mlx5_cmd_cleanup(dev);
1190
1191 out_err:
1192         dev->state = MLX5_DEVICE_STATE_INTERNAL_ERROR;
1193         mutex_unlock(&dev->intf_state_mutex);
1194
1195         return err;
1196 }
1197
1198 static int mlx5_unload_one(struct mlx5_core_dev *dev, struct mlx5_priv *priv)
1199 {
1200         int err = 0;
1201
1202         err = mlx5_sriov_cleanup(dev);
1203         if (err) {
1204                 dev_warn(&dev->pdev->dev, "%s: sriov cleanup failed - abort\n",
1205                          __func__);
1206                 return err;
1207         }
1208
1209         mutex_lock(&dev->intf_state_mutex);
1210         if (dev->interface_state == MLX5_INTERFACE_STATE_DOWN) {
1211                 dev_warn(&dev->pdev->dev, "%s: interface is down, NOP\n",
1212                          __func__);
1213                 goto out;
1214         }
1215         mlx5_unregister_device(dev);
1216 #ifdef CONFIG_MLX5_CORE_EN
1217         mlx5_eswitch_cleanup(dev->priv.eswitch);
1218 #endif
1219
1220         mlx5_cleanup_fs(dev);
1221         mlx5_cleanup_mkey_table(dev);
1222         mlx5_cleanup_srq_table(dev);
1223         mlx5_cleanup_qp_table(dev);
1224         mlx5_cleanup_cq_table(dev);
1225         mlx5_irq_clear_affinity_hints(dev);
1226         free_comp_eqs(dev);
1227         mlx5_stop_eqs(dev);
1228         mlx5_free_uuars(dev, &priv->uuari);
1229         mlx5_eq_cleanup(dev);
1230         mlx5_disable_msix(dev);
1231         mlx5_stop_health_poll(dev);
1232         err = mlx5_cmd_teardown_hca(dev);
1233         if (err) {
1234                 dev_err(&dev->pdev->dev, "tear_down_hca failed, skip cleanup\n");
1235                 goto out;
1236         }
1237         mlx5_pagealloc_stop(dev);
1238         mlx5_reclaim_startup_pages(dev);
1239         mlx5_core_disable_hca(dev, 0);
1240         mlx5_pagealloc_cleanup(dev);
1241         mlx5_cmd_cleanup(dev);
1242
1243 out:
1244         dev->interface_state = MLX5_INTERFACE_STATE_DOWN;
1245         mutex_unlock(&dev->intf_state_mutex);
1246         return err;
1247 }
1248
1249 void mlx5_core_event(struct mlx5_core_dev *dev, enum mlx5_dev_event event,
1250                      unsigned long param)
1251 {
1252         struct mlx5_priv *priv = &dev->priv;
1253         struct mlx5_device_context *dev_ctx;
1254         unsigned long flags;
1255
1256         spin_lock_irqsave(&priv->ctx_lock, flags);
1257
1258         list_for_each_entry(dev_ctx, &priv->ctx_list, list)
1259                 if (dev_ctx->intf->event)
1260                         dev_ctx->intf->event(dev, dev_ctx->context, event, param);
1261
1262         spin_unlock_irqrestore(&priv->ctx_lock, flags);
1263 }
1264
1265 struct mlx5_core_event_handler {
1266         void (*event)(struct mlx5_core_dev *dev,
1267                       enum mlx5_dev_event event,
1268                       void *data);
1269 };
1270
1271
1272 static int init_one(struct pci_dev *pdev,
1273                     const struct pci_device_id *id)
1274 {
1275         struct mlx5_core_dev *dev;
1276         struct mlx5_priv *priv;
1277         int err;
1278
1279         dev = kzalloc(sizeof(*dev), GFP_KERNEL);
1280         if (!dev) {
1281                 dev_err(&pdev->dev, "kzalloc failed\n");
1282                 return -ENOMEM;
1283         }
1284         priv = &dev->priv;
1285         priv->pci_dev_data = id->driver_data;
1286
1287         pci_set_drvdata(pdev, dev);
1288
1289         if (prof_sel < 0 || prof_sel >= ARRAY_SIZE(profile)) {
1290                 pr_warn("selected profile out of range, selecting default (%d)\n",
1291                         MLX5_DEFAULT_PROF);
1292                 prof_sel = MLX5_DEFAULT_PROF;
1293         }
1294         dev->profile = &profile[prof_sel];
1295         dev->pdev = pdev;
1296         dev->event = mlx5_core_event;
1297
1298         INIT_LIST_HEAD(&priv->ctx_list);
1299         spin_lock_init(&priv->ctx_lock);
1300         mutex_init(&dev->pci_status_mutex);
1301         mutex_init(&dev->intf_state_mutex);
1302         err = mlx5_pci_init(dev, priv);
1303         if (err) {
1304                 dev_err(&pdev->dev, "mlx5_pci_init failed with error code %d\n", err);
1305                 goto clean_dev;
1306         }
1307
1308         err = mlx5_health_init(dev);
1309         if (err) {
1310                 dev_err(&pdev->dev, "mlx5_health_init failed with error code %d\n", err);
1311                 goto close_pci;
1312         }
1313
1314         err = mlx5_load_one(dev, priv);
1315         if (err) {
1316                 dev_err(&pdev->dev, "mlx5_load_one failed with error code %d\n", err);
1317                 goto clean_health;
1318         }
1319
1320         return 0;
1321
1322 clean_health:
1323         mlx5_health_cleanup(dev);
1324 close_pci:
1325         mlx5_pci_close(dev, priv);
1326 clean_dev:
1327         pci_set_drvdata(pdev, NULL);
1328         kfree(dev);
1329
1330         return err;
1331 }
1332
1333 static void remove_one(struct pci_dev *pdev)
1334 {
1335         struct mlx5_core_dev *dev  = pci_get_drvdata(pdev);
1336         struct mlx5_priv *priv = &dev->priv;
1337
1338         if (mlx5_unload_one(dev, priv)) {
1339                 dev_err(&dev->pdev->dev, "mlx5_unload_one failed\n");
1340                 mlx5_health_cleanup(dev);
1341                 return;
1342         }
1343         mlx5_health_cleanup(dev);
1344         mlx5_pci_close(dev, priv);
1345         pci_set_drvdata(pdev, NULL);
1346         kfree(dev);
1347 }
1348
1349 static pci_ers_result_t mlx5_pci_err_detected(struct pci_dev *pdev,
1350                                               pci_channel_state_t state)
1351 {
1352         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1353         struct mlx5_priv *priv = &dev->priv;
1354
1355         dev_info(&pdev->dev, "%s was called\n", __func__);
1356         mlx5_enter_error_state(dev);
1357         mlx5_unload_one(dev, priv);
1358         mlx5_pci_disable_device(dev);
1359         return state == pci_channel_io_perm_failure ?
1360                 PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_NEED_RESET;
1361 }
1362
1363 static pci_ers_result_t mlx5_pci_slot_reset(struct pci_dev *pdev)
1364 {
1365         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1366         int err = 0;
1367
1368         dev_info(&pdev->dev, "%s was called\n", __func__);
1369
1370         err = mlx5_pci_enable_device(dev);
1371         if (err) {
1372                 dev_err(&pdev->dev, "%s: mlx5_pci_enable_device failed with error code: %d\n"
1373                         , __func__, err);
1374                 return PCI_ERS_RESULT_DISCONNECT;
1375         }
1376         pci_set_master(pdev);
1377         pci_set_power_state(pdev, PCI_D0);
1378         pci_restore_state(pdev);
1379
1380         return err ? PCI_ERS_RESULT_DISCONNECT : PCI_ERS_RESULT_RECOVERED;
1381 }
1382
1383 void mlx5_disable_device(struct mlx5_core_dev *dev)
1384 {
1385         mlx5_pci_err_detected(dev->pdev, 0);
1386 }
1387
1388 /* wait for the device to show vital signs. For now we check
1389  * that we can read the device ID and that the health buffer
1390  * shows a non zero value which is different than 0xffffffff
1391  */
1392 static void wait_vital(struct pci_dev *pdev)
1393 {
1394         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1395         struct mlx5_core_health *health = &dev->priv.health;
1396         const int niter = 100;
1397         u32 count;
1398         u16 did;
1399         int i;
1400
1401         /* Wait for firmware to be ready after reset */
1402         msleep(1000);
1403         for (i = 0; i < niter; i++) {
1404                 if (pci_read_config_word(pdev, 2, &did)) {
1405                         dev_warn(&pdev->dev, "failed reading config word\n");
1406                         break;
1407                 }
1408                 if (did == pdev->device) {
1409                         dev_info(&pdev->dev, "device ID correctly read after %d iterations\n", i);
1410                         break;
1411                 }
1412                 msleep(50);
1413         }
1414         if (i == niter)
1415                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1416
1417         for (i = 0; i < niter; i++) {
1418                 count = ioread32be(health->health_counter);
1419                 if (count && count != 0xffffffff) {
1420                         dev_info(&pdev->dev, "Counter value 0x%x after %d iterations\n", count, i);
1421                         break;
1422                 }
1423                 msleep(50);
1424         }
1425
1426         if (i == niter)
1427                 dev_warn(&pdev->dev, "%s-%d: could not read device ID\n", __func__, __LINE__);
1428 }
1429
1430 static void mlx5_pci_resume(struct pci_dev *pdev)
1431 {
1432         struct mlx5_core_dev *dev = pci_get_drvdata(pdev);
1433         struct mlx5_priv *priv = &dev->priv;
1434         int err;
1435
1436         dev_info(&pdev->dev, "%s was called\n", __func__);
1437
1438         pci_save_state(pdev);
1439         wait_vital(pdev);
1440
1441         err = mlx5_load_one(dev, priv);
1442         if (err)
1443                 dev_err(&pdev->dev, "%s: mlx5_load_one failed with error code: %d\n"
1444                         , __func__, err);
1445         else
1446                 dev_info(&pdev->dev, "%s: device recovered\n", __func__);
1447 }
1448
1449 static const struct pci_error_handlers mlx5_err_handler = {
1450         .error_detected = mlx5_pci_err_detected,
1451         .slot_reset     = mlx5_pci_slot_reset,
1452         .resume         = mlx5_pci_resume
1453 };
1454
1455 static const struct pci_device_id mlx5_core_pci_table[] = {
1456         { PCI_VDEVICE(MELLANOX, 0x1011) },                      /* Connect-IB */
1457         { PCI_VDEVICE(MELLANOX, 0x1012), MLX5_PCI_DEV_IS_VF},   /* Connect-IB VF */
1458         { PCI_VDEVICE(MELLANOX, 0x1013) },                      /* ConnectX-4 */
1459         { PCI_VDEVICE(MELLANOX, 0x1014), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4 VF */
1460         { PCI_VDEVICE(MELLANOX, 0x1015) },                      /* ConnectX-4LX */
1461         { PCI_VDEVICE(MELLANOX, 0x1016), MLX5_PCI_DEV_IS_VF},   /* ConnectX-4LX VF */
1462         { 0, }
1463 };
1464
1465 MODULE_DEVICE_TABLE(pci, mlx5_core_pci_table);
1466
1467 static struct pci_driver mlx5_core_driver = {
1468         .name           = DRIVER_NAME,
1469         .id_table       = mlx5_core_pci_table,
1470         .probe          = init_one,
1471         .remove         = remove_one,
1472         .err_handler    = &mlx5_err_handler,
1473         .sriov_configure   = mlx5_core_sriov_configure,
1474 };
1475
1476 static int __init init(void)
1477 {
1478         int err;
1479
1480         mlx5_register_debugfs();
1481
1482         err = pci_register_driver(&mlx5_core_driver);
1483         if (err)
1484                 goto err_debug;
1485
1486 #ifdef CONFIG_MLX5_CORE_EN
1487         mlx5e_init();
1488 #endif
1489
1490         return 0;
1491
1492 err_debug:
1493         mlx5_unregister_debugfs();
1494         return err;
1495 }
1496
1497 static void __exit cleanup(void)
1498 {
1499 #ifdef CONFIG_MLX5_CORE_EN
1500         mlx5e_cleanup();
1501 #endif
1502         pci_unregister_driver(&mlx5_core_driver);
1503         mlx5_unregister_debugfs();
1504 }
1505
1506 module_init(init);
1507 module_exit(cleanup);