ldr r7, CCM_BASE_ADDR_W
ldr r1, [r7, #CLKCTL_RCSR]
/* BUS WIDTH setting */
- tst r1, #(1 << 24)// Freescale: 0x20000000
+ tst r1, #(1 << 24)
orrne r1, r1, #(1 << 14)
biceq r1, r1, #(1 << 14)
/* 4K PAGE */
- tst r1, #(1 << 27)// Freescale: 0x10000000
+ tst r1, #(1 << 27)
orrne r1, r1, #(1 << 9)
bne 1f
/* 2K PAGE */
bic r1, r1, #(1 << 9)
- tst r1, #(1 << 26)// Freescale: 0x08000000
+ tst r1, #(1 << 26)
orrne r1, r1, #(1 << 8) /* 2KB page size */
biceq r1, r1, #(1 << 8) /* 512B page size */
movne r2, #(64 >> 1) /* 64 bytes */
moveq r2, #8 /* 16 bytes */
b NAND_setup
1:
- tst r1, #(1 << 26)// Freescale: 0x08000000
+ tst r1, #(1 << 26)
bicne r3, r3, #1 /* Enable 8bit ECC mode */
movne r2, #109 /* 218 bytes */
moveq r2, #(128 >> 1) /* 128 bytes */