arch/mips/pci/fixup-malta.c

   1 #include <linux/init.h>
   2 #include <linux/pci.h>
   3 #include <asm/mips-boards/piix4.h>
   4
   5 /* PCI interrupt pins */
   6 #define PCIA            1
   7 #define PCIB            2
   8 #define PCIC            3
   9 #define PCID            4
  10
  11 /* This table is filled in by interrogating the PIIX4 chip */
  12 static char pci_irq[5] = {
  13 };
  14
  15 static char irq_tab[][5] __initdata = {
  16         /*      INTA    INTB    INTC    INTD */
  17         {0,     0,      0,      0,      0 },    /*  0: GT64120 PCI bridge */
  18         {0,     0,      0,      0,      0 },    /*  1: Unused */
  19         {0,     0,      0,      0,      0 },    /*  2: Unused */
  20         {0,     0,      0,      0,      0 },    /*  3: Unused */
  21         {0,     0,      0,      0,      0 },    /*  4: Unused */
  22         {0,     0,      0,      0,      0 },    /*  5: Unused */
  23         {0,     0,      0,      0,      0 },    /*  6: Unused */
  24         {0,     0,      0,      0,      0 },    /*  7: Unused */
  25         {0,     0,      0,      0,      0 },    /*  8: Unused */
  26         {0,     0,      0,      0,      0 },    /*  9: Unused */
  27         {0,     0,      0,      0,      PCID }, /* 10: PIIX4 USB */
  28         {0,     PCIB,   0,      0,      0 },    /* 11: AMD 79C973 Ethernet */
  29         {0,     PCIC,   0,      0,      0 },    /* 12: Crystal 4281 Sound */
  30         {0,     0,      0,      0,      0 },    /* 13: Unused */
  31         {0,     0,      0,      0,      0 },    /* 14: Unused */
  32         {0,     0,      0,      0,      0 },    /* 15: Unused */
  33         {0,     0,      0,      0,      0 },    /* 16: Unused */
  34         {0,     0,      0,      0,      0 },    /* 17: Bonito/SOC-it PCI Bridge*/
  35         {0,     PCIA,   PCIB,   PCIC,   PCID }, /* 18: PCI Slot 1 */
  36         {0,     PCIB,   PCIC,   PCID,   PCIA }, /* 19: PCI Slot 2 */
  37         {0,     PCIC,   PCID,   PCIA,   PCIB }, /* 20: PCI Slot 3 */
  38         {0,     PCID,   PCIA,   PCIB,   PCIC }  /* 21: PCI Slot 4 */
  39 };
  40
  41 int __init pcibios_map_irq(const struct pci_dev *dev, u8 slot, u8 pin)
  42 {
  43         int virq;
  44         virq = irq_tab[slot][pin];
  45         return pci_irq[virq];
  46 }
  47
  48 /* Do platform specific device initialization at pci_enable_device() time */
  49 int pcibios_plat_dev_init(struct pci_dev *dev)
  50 {
  51         return 0;
  52 }
  53
  54 static void malta_piix_func0_fixup(struct pci_dev *pdev)
  55 {
  56         unsigned char reg_val;
  57         /* PIIX PIRQC[A:D] irq mappings */
  58         static int piixirqmap[PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_MAX] = {
  59                 0,  0,  0,  3,
  60                 4,  5,  6,  7,
  61                 0,  9, 10, 11,
  62                 12, 0, 14, 15
  63         };
  64         int i;
  65
  66         /* Interrogate PIIX4 to get PCI IRQ mapping */
  67         for (i = 0; i <= 3; i++) {
  68                 pci_read_config_byte(pdev, PIIX4_FUNC0_PIRQRC+i, &reg_val);
  69                 if (reg_val & PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_DISABLE)
  70                         pci_irq[PCIA+i] = 0;    /* Disabled */
  71                 else
  72                         pci_irq[PCIA+i] = piixirqmap[reg_val &
  73                                 PIIX4_FUNC0_PIRQRC_IRQ_ROUTING_MASK];
  74         }
  75
  76         /* Done by YAMON 2.00 onwards */
  77         if (PCI_SLOT(pdev->devfn) == 10) {
  78                 /*
  79                  * Set top of main memory accessible by ISA or DMA
  80                  * devices to 16 Mb.
  81                  */
  82                 pci_read_config_byte(pdev, PIIX4_FUNC0_TOM, &reg_val);
  83                 pci_write_config_byte(pdev, PIIX4_FUNC0_TOM, reg_val |
  84                                 PIIX4_FUNC0_TOM_TOP_OF_MEMORY_MASK);
  85         }
  86 }
  87
  88 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_0,
  89          malta_piix_func0_fixup);
  90
  91 static void malta_piix_func1_fixup(struct pci_dev *pdev)
  92 {
  93         unsigned char reg_val;
  94
  95         /* Done by YAMON 2.02 onwards */
  96         if (PCI_SLOT(pdev->devfn) == 10) {
  97                 /*
  98                  * IDE Decode enable.
  99                  */
 100                 pci_read_config_byte(pdev, PIIX4_FUNC1_IDETIM_PRIMARY_HI,
 101                         &reg_val);
 102                 pci_write_config_byte(pdev, PIIX4_FUNC1_IDETIM_PRIMARY_HI,
 103                         reg_val|PIIX4_FUNC1_IDETIM_PRIMARY_HI_IDE_DECODE_EN);
 104                 pci_read_config_byte(pdev, PIIX4_FUNC1_IDETIM_SECONDARY_HI,
 105                         &reg_val);
 106                 pci_write_config_byte(pdev, PIIX4_FUNC1_IDETIM_SECONDARY_HI,
 107                         reg_val|PIIX4_FUNC1_IDETIM_SECONDARY_HI_IDE_DECODE_EN);
 108         }
 109 }
 110
 111 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB,
 112          malta_piix_func1_fixup);
 113
 114 /* Enable PCI 2.1 compatibility in PIIX4 */
 115 static void quirk_dlcsetup(struct pci_dev *dev)
 116 {
 117         u8 odlc, ndlc;
 118
 119         (void) pci_read_config_byte(dev, PIIX4_FUNC0_DLC, &odlc);
 120         /* Enable passive releases and delayed transaction */
 121         ndlc = odlc | PIIX4_FUNC0_DLC_USBPR_EN |
 122                       PIIX4_FUNC0_DLC_PASSIVE_RELEASE_EN |
 123                       PIIX4_FUNC0_DLC_DELAYED_TRANSACTION_EN;
 124         (void) pci_write_config_byte(dev, PIIX4_FUNC0_DLC, ndlc);
 125 }
 126
 127 DECLARE_PCI_FIXUP_FINAL(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82371AB_0,
 128         quirk_dlcsetup);