arch/powerpc/kernel/pci_64.c

   1 /*
   2  * Port for PPC64 David Engebretsen, IBM Corp.
   3  * Contains common pci routines for ppc64 platform, pSeries and iSeries brands.
   4  *
   5  * Copyright (C) 2003 Anton Blanchard <anton@au.ibm.com>, IBM
   6  *   Rework, based on alpha PCI code.
   7  *
   8  *      This program is free software; you can redistribute it and/or
   9  *      modify it under the terms of the GNU General Public License
  10  *      as published by the Free Software Foundation; either version
  11  *      2 of the License, or (at your option) any later version.
  12  */
  13
  14 #undef DEBUG
  15
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/string.h>
  19 #include <linux/init.h>
  20 #include <linux/bootmem.h>
  21 #include <linux/mm.h>
  22 #include <linux/list.h>
  23 #include <linux/syscalls.h>
  24 #include <linux/irq.h>
  25 #include <linux/vmalloc.h>
  26
  27 #include <asm/processor.h>
  28 #include <asm/io.h>
  29 #include <asm/prom.h>
  30 #include <asm/pci-bridge.h>
  31 #include <asm/byteorder.h>
  32 #include <asm/machdep.h>
  33 #include <asm/ppc-pci.h>
  34 #include <asm/firmware.h>
  35
  36 #ifdef DEBUG
  37 #include <asm/udbg.h>
  38 #define DBG(fmt...) printk(fmt)
  39 #else
  40 #define DBG(fmt...)
  41 #endif
  42
  43 unsigned long pci_probe_only = 1;
  44 int pci_assign_all_buses = 0;
  45
  46 static void fixup_resource(struct resource *res, struct pci_dev *dev);
  47 static void do_bus_setup(struct pci_bus *bus);
  48
  49 /* pci_io_base -- the base address from which io bars are offsets.
  50  * This is the lowest I/O base address (so bar values are always positive),
  51  * and it *must* be the start of ISA space if an ISA bus exists because
  52  * ISA drivers use hard coded offsets.  If no ISA bus exists nothing
  53  * is mapped on the first 64K of IO space
  54  */
  55 unsigned long pci_io_base = ISA_IO_BASE;
  56 EXPORT_SYMBOL(pci_io_base);
  57
  58 LIST_HEAD(hose_list);
  59
  60 static struct dma_mapping_ops *pci_dma_ops;
  61
  62 void set_pci_dma_ops(struct dma_mapping_ops *dma_ops)
  63 {
  64         pci_dma_ops = dma_ops;
  65 }
  66
  67 struct dma_mapping_ops *get_pci_dma_ops(void)
  68 {
  69         return pci_dma_ops;
  70 }
  71 EXPORT_SYMBOL(get_pci_dma_ops);
  72
  73 static void fixup_broken_pcnet32(struct pci_dev* dev)
  74 {
  75         if ((dev->class>>8 == PCI_CLASS_NETWORK_ETHERNET)) {
  76                 dev->vendor = PCI_VENDOR_ID_AMD;
  77                 pci_write_config_word(dev, PCI_VENDOR_ID, PCI_VENDOR_ID_AMD);
  78         }
  79 }
  80 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_TRIDENT, PCI_ANY_ID, fixup_broken_pcnet32);
  81
  82 void  pcibios_resource_to_bus(struct pci_dev *dev, struct pci_bus_region *region,
  83                               struct resource *res)
  84 {
  85         unsigned long offset = 0;
  86         struct pci_controller *hose = pci_bus_to_host(dev->bus);
  87
  88         if (!hose)
  89                 return;
  90
  91         if (res->flags & IORESOURCE_IO)
  92                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
  93
  94         if (res->flags & IORESOURCE_MEM)
  95                 offset = hose->pci_mem_offset;
  96
  97         region->start = res->start - offset;
  98         region->end = res->end - offset;
  99 }
 100
 101 void pcibios_bus_to_resource(struct pci_dev *dev, struct resource *res,
 102                               struct pci_bus_region *region)
 103 {
 104         unsigned long offset = 0;
 105         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 106
 107         if (!hose)
 108                 return;
 109
 110         if (res->flags & IORESOURCE_IO)
 111                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 112
 113         if (res->flags & IORESOURCE_MEM)
 114                 offset = hose->pci_mem_offset;
 115
 116         res->start = region->start + offset;
 117         res->end = region->end + offset;
 118 }
 119
 120 #ifdef CONFIG_HOTPLUG
 121 EXPORT_SYMBOL(pcibios_resource_to_bus);
 122 EXPORT_SYMBOL(pcibios_bus_to_resource);
 123 #endif
 124
 125 /*
 126  * We need to avoid collisions with `mirrored' VGA ports
 127  * and other strange ISA hardware, so we always want the
 128  * addresses to be allocated in the 0x000-0x0ff region
 129  * modulo 0x400.
 130  *
 131  * Why? Because some silly external IO cards only decode
 132  * the low 10 bits of the IO address. The 0x00-0xff region
 133  * is reserved for motherboard devices that decode all 16
 134  * bits, so it's ok to allocate at, say, 0x2800-0x28ff,
 135  * but we want to try to avoid allocating at 0x2900-0x2bff
 136  * which might have be mirrored at 0x0100-0x03ff..
 137  */
 138 void pcibios_align_resource(void *data, struct resource *res,
 139                             resource_size_t size, resource_size_t align)
 140 {
 141         struct pci_dev *dev = data;
 142         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 143         resource_size_t start = res->start;
 144         unsigned long alignto;
 145
 146         if (res->flags & IORESOURCE_IO) {
 147                 unsigned long offset = (unsigned long)hose->io_base_virt -
 148                                         _IO_BASE;
 149                 /* Make sure we start at our min on all hoses */
 150                 if (start - offset < PCIBIOS_MIN_IO)
 151                         start = PCIBIOS_MIN_IO + offset;
 152
 153                 /*
 154                  * Put everything into 0x00-0xff region modulo 0x400
 155                  */
 156                 if (start & 0x300)
 157                         start = (start + 0x3ff) & ~0x3ff;
 158
 159         } else if (res->flags & IORESOURCE_MEM) {
 160                 /* Make sure we start at our min on all hoses */
 161                 if (start - hose->pci_mem_offset < PCIBIOS_MIN_MEM)
 162                         start = PCIBIOS_MIN_MEM + hose->pci_mem_offset;
 163
 164                 /* Align to multiple of size of minimum base.  */
 165                 alignto = max(0x1000UL, align);
 166                 start = ALIGN(start, alignto);
 167         }
 168
 169         res->start = start;
 170 }
 171
 172 void __devinit pcibios_claim_one_bus(struct pci_bus *b)
 173 {
 174         struct pci_dev *dev;
 175         struct pci_bus *child_bus;
 176
 177         list_for_each_entry(dev, &b->devices, bus_list) {
 178                 int i;
 179
 180                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 181                         struct resource *r = &dev->resource[i];
 182
 183                         if (r->parent || !r->start || !r->flags)
 184                                 continue;
 185                         pci_claim_resource(dev, i);
 186                 }
 187         }
 188
 189         list_for_each_entry(child_bus, &b->children, node)
 190                 pcibios_claim_one_bus(child_bus);
 191 }
 192 #ifdef CONFIG_HOTPLUG
 193 EXPORT_SYMBOL_GPL(pcibios_claim_one_bus);
 194 #endif
 195
 196 static void __init pcibios_claim_of_setup(void)
 197 {
 198         struct pci_bus *b;
 199
 200         if (firmware_has_feature(FW_FEATURE_ISERIES))
 201                 return;
 202
 203         list_for_each_entry(b, &pci_root_buses, node)
 204                 pcibios_claim_one_bus(b);
 205 }
 206
 207 static u32 get_int_prop(struct device_node *np, const char *name, u32 def)
 208 {
 209         const u32 *prop;
 210         int len;
 211
 212         prop = of_get_property(np, name, &len);
 213         if (prop && len >= 4)
 214                 return *prop;
 215         return def;
 216 }
 217
 218 static unsigned int pci_parse_of_flags(u32 addr0)
 219 {
 220         unsigned int flags = 0;
 221
 222         if (addr0 & 0x02000000) {
 223                 flags = IORESOURCE_MEM | PCI_BASE_ADDRESS_SPACE_MEMORY;
 224                 flags |= (addr0 >> 22) & PCI_BASE_ADDRESS_MEM_TYPE_64;
 225                 flags |= (addr0 >> 28) & PCI_BASE_ADDRESS_MEM_TYPE_1M;
 226                 if (addr0 & 0x40000000)
 227                         flags |= IORESOURCE_PREFETCH
 228                                  | PCI_BASE_ADDRESS_MEM_PREFETCH;
 229         } else if (addr0 & 0x01000000)
 230                 flags = IORESOURCE_IO | PCI_BASE_ADDRESS_SPACE_IO;
 231         return flags;
 232 }
 233
 234 #define GET_64BIT(prop, i)      ((((u64) (prop)[(i)]) << 32) | (prop)[(i)+1])
 235
 236 static void pci_parse_of_addrs(struct device_node *node, struct pci_dev *dev)
 237 {
 238         u64 base, size;
 239         unsigned int flags;
 240         struct resource *res;
 241         const u32 *addrs;
 242         u32 i;
 243         int proplen;
 244
 245         addrs = of_get_property(node, "assigned-addresses", &proplen);
 246         if (!addrs)
 247                 return;
 248         DBG("    parse addresses (%d bytes) @ %p\n", proplen, addrs);
 249         for (; proplen >= 20; proplen -= 20, addrs += 5) {
 250                 flags = pci_parse_of_flags(addrs[0]);
 251                 if (!flags)
 252                         continue;
 253                 base = GET_64BIT(addrs, 1);
 254                 size = GET_64BIT(addrs, 3);
 255                 if (!size)
 256                         continue;
 257                 i = addrs[0] & 0xff;
 258                 DBG("  base: %llx, size: %llx, i: %x\n",
 259                     (unsigned long long)base, (unsigned long long)size, i);
 260
 261                 if (PCI_BASE_ADDRESS_0 <= i && i <= PCI_BASE_ADDRESS_5) {
 262                         res = &dev->resource[(i - PCI_BASE_ADDRESS_0) >> 2];
 263                 } else if (i == dev->rom_base_reg) {
 264                         res = &dev->resource[PCI_ROM_RESOURCE];
 265                         flags |= IORESOURCE_READONLY | IORESOURCE_CACHEABLE;
 266                 } else {
 267                         printk(KERN_ERR "PCI: bad cfg reg num 0x%x\n", i);
 268                         continue;
 269                 }
 270                 res->start = base;
 271                 res->end = base + size - 1;
 272                 res->flags = flags;
 273                 res->name = pci_name(dev);
 274                 fixup_resource(res, dev);
 275         }
 276 }
 277
 278 struct pci_dev *of_create_pci_dev(struct device_node *node,
 279                                  struct pci_bus *bus, int devfn)
 280 {
 281         struct pci_dev *dev;
 282         const char *type;
 283
 284         dev = alloc_pci_dev();
 285         if (!dev)
 286                 return NULL;
 287         type = of_get_property(node, "device_type", NULL);
 288         if (type == NULL)
 289                 type = "";
 290
 291         DBG("    create device, devfn: %x, type: %s\n", devfn, type);
 292
 293         dev->bus = bus;
 294         dev->sysdata = node;
 295         dev->dev.parent = bus->bridge;
 296         dev->dev.bus = &pci_bus_type;
 297         dev->devfn = devfn;
 298         dev->multifunction = 0;         /* maybe a lie? */
 299
 300         dev->vendor = get_int_prop(node, "vendor-id", 0xffff);
 301         dev->device = get_int_prop(node, "device-id", 0xffff);
 302         dev->subsystem_vendor = get_int_prop(node, "subsystem-vendor-id", 0);
 303         dev->subsystem_device = get_int_prop(node, "subsystem-id", 0);
 304
 305         dev->cfg_size = pci_cfg_space_size(dev);
 306
 307         sprintf(pci_name(dev), "%04x:%02x:%02x.%d", pci_domain_nr(bus),
 308                 dev->bus->number, PCI_SLOT(devfn), PCI_FUNC(devfn));
 309         dev->class = get_int_prop(node, "class-code", 0);
 310
 311         DBG("    class: 0x%x\n", dev->class);
 312
 313         dev->current_state = 4;         /* unknown power state */
 314         dev->error_state = pci_channel_io_normal;
 315
 316         if (!strcmp(type, "pci") || !strcmp(type, "pciex")) {
 317                 /* a PCI-PCI bridge */
 318                 dev->hdr_type = PCI_HEADER_TYPE_BRIDGE;
 319                 dev->rom_base_reg = PCI_ROM_ADDRESS1;
 320         } else if (!strcmp(type, "cardbus")) {
 321                 dev->hdr_type = PCI_HEADER_TYPE_CARDBUS;
 322         } else {
 323                 dev->hdr_type = PCI_HEADER_TYPE_NORMAL;
 324                 dev->rom_base_reg = PCI_ROM_ADDRESS;
 325                 /* Maybe do a default OF mapping here */
 326                 dev->irq = NO_IRQ;
 327         }
 328
 329         pci_parse_of_addrs(node, dev);
 330
 331         DBG("    adding to system ...\n");
 332
 333         pci_device_add(dev, bus);
 334
 335         return dev;
 336 }
 337 EXPORT_SYMBOL(of_create_pci_dev);
 338
 339 void __devinit of_scan_bus(struct device_node *node,
 340                                   struct pci_bus *bus)
 341 {
 342         struct device_node *child = NULL;
 343         const u32 *reg;
 344         int reglen, devfn;
 345         struct pci_dev *dev;
 346
 347         DBG("of_scan_bus(%s) bus no %d... \n", node->full_name, bus->number);
 348
 349         while ((child = of_get_next_child(node, child)) != NULL) {
 350                 DBG("  * %s\n", child->full_name);
 351                 reg = of_get_property(child, "reg", &reglen);
 352                 if (reg == NULL || reglen < 20)
 353                         continue;
 354                 devfn = (reg[0] >> 8) & 0xff;
 355
 356                 /* create a new pci_dev for this device */
 357                 dev = of_create_pci_dev(child, bus, devfn);
 358                 if (!dev)
 359                         continue;
 360                 DBG("dev header type: %x\n", dev->hdr_type);
 361
 362                 if (dev->hdr_type == PCI_HEADER_TYPE_BRIDGE ||
 363                     dev->hdr_type == PCI_HEADER_TYPE_CARDBUS)
 364                         of_scan_pci_bridge(child, dev);
 365         }
 366
 367         do_bus_setup(bus);
 368 }
 369 EXPORT_SYMBOL(of_scan_bus);
 370
 371 void __devinit of_scan_pci_bridge(struct device_node *node,
 372                                 struct pci_dev *dev)
 373 {
 374         struct pci_bus *bus;
 375         const u32 *busrange, *ranges;
 376         int len, i, mode;
 377         struct resource *res;
 378         unsigned int flags;
 379         u64 size;
 380
 381         DBG("of_scan_pci_bridge(%s)\n", node->full_name);
 382
 383         /* parse bus-range property */
 384         busrange = of_get_property(node, "bus-range", &len);
 385         if (busrange == NULL || len != 8) {
 386                 printk(KERN_DEBUG "Can't get bus-range for PCI-PCI bridge %s\n",
 387                        node->full_name);
 388                 return;
 389         }
 390         ranges = of_get_property(node, "ranges", &len);
 391         if (ranges == NULL) {
 392                 printk(KERN_DEBUG "Can't get ranges for PCI-PCI bridge %s\n",
 393                        node->full_name);
 394                 return;
 395         }
 396
 397         bus = pci_add_new_bus(dev->bus, dev, busrange[0]);
 398         if (!bus) {
 399                 printk(KERN_ERR "Failed to create pci bus for %s\n",
 400                        node->full_name);
 401                 return;
 402         }
 403
 404         bus->primary = dev->bus->number;
 405         bus->subordinate = busrange[1];
 406         bus->bridge_ctl = 0;
 407         bus->sysdata = node;
 408
 409         /* parse ranges property */
 410         /* PCI #address-cells == 3 and #size-cells == 2 always */
 411         res = &dev->resource[PCI_BRIDGE_RESOURCES];
 412         for (i = 0; i < PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES; ++i) {
 413                 res->flags = 0;
 414                 bus->resource[i] = res;
 415                 ++res;
 416         }
 417         i = 1;
 418         for (; len >= 32; len -= 32, ranges += 8) {
 419                 flags = pci_parse_of_flags(ranges[0]);
 420                 size = GET_64BIT(ranges, 6);
 421                 if (flags == 0 || size == 0)
 422                         continue;
 423                 if (flags & IORESOURCE_IO) {
 424                         res = bus->resource[0];
 425                         if (res->flags) {
 426                                 printk(KERN_ERR "PCI: ignoring extra I/O range"
 427                                        " for bridge %s\n", node->full_name);
 428                                 continue;
 429                         }
 430                 } else {
 431                         if (i >= PCI_NUM_RESOURCES - PCI_BRIDGE_RESOURCES) {
 432                                 printk(KERN_ERR "PCI: too many memory ranges"
 433                                        " for bridge %s\n", node->full_name);
 434                                 continue;
 435                         }
 436                         res = bus->resource[i];
 437                         ++i;
 438                 }
 439                 res->start = GET_64BIT(ranges, 1);
 440                 res->end = res->start + size - 1;
 441                 res->flags = flags;
 442                 fixup_resource(res, dev);
 443         }
 444         sprintf(bus->name, "PCI Bus %04x:%02x", pci_domain_nr(bus),
 445                 bus->number);
 446         DBG("    bus name: %s\n", bus->name);
 447
 448         mode = PCI_PROBE_NORMAL;
 449         if (ppc_md.pci_probe_mode)
 450                 mode = ppc_md.pci_probe_mode(bus);
 451         DBG("    probe mode: %d\n", mode);
 452
 453         if (mode == PCI_PROBE_DEVTREE)
 454                 of_scan_bus(node, bus);
 455         else if (mode == PCI_PROBE_NORMAL)
 456                 pci_scan_child_bus(bus);
 457 }
 458 EXPORT_SYMBOL(of_scan_pci_bridge);
 459
 460 void __devinit scan_phb(struct pci_controller *hose)
 461 {
 462         struct pci_bus *bus;
 463         struct device_node *node = hose->arch_data;
 464         int i, mode;
 465         struct resource *res;
 466
 467         DBG("Scanning PHB %s\n", node ? node->full_name : "<NO NAME>");
 468
 469         bus = pci_create_bus(hose->parent, hose->first_busno, hose->ops, node);
 470         if (bus == NULL) {
 471                 printk(KERN_ERR "Failed to create bus for PCI domain %04x\n",
 472                        hose->global_number);
 473                 return;
 474         }
 475         bus->secondary = hose->first_busno;
 476         hose->bus = bus;
 477
 478         if (!firmware_has_feature(FW_FEATURE_ISERIES))
 479                 pcibios_map_io_space(bus);
 480
 481         bus->resource[0] = res = &hose->io_resource;
 482         if (res->flags && request_resource(&ioport_resource, res)) {
 483                 printk(KERN_ERR "Failed to request PCI IO region "
 484                        "on PCI domain %04x\n", hose->global_number);
 485                 DBG("res->start = 0x%016lx, res->end = 0x%016lx\n",
 486                     res->start, res->end);
 487         }
 488
 489         for (i = 0; i < 3; ++i) {
 490                 res = &hose->mem_resources[i];
 491                 bus->resource[i+1] = res;
 492                 if (res->flags && request_resource(&iomem_resource, res))
 493                         printk(KERN_ERR "Failed to request PCI memory region "
 494                                "on PCI domain %04x\n", hose->global_number);
 495         }
 496
 497         mode = PCI_PROBE_NORMAL;
 498
 499         if (node && ppc_md.pci_probe_mode)
 500                 mode = ppc_md.pci_probe_mode(bus);
 501         DBG("    probe mode: %d\n", mode);
 502         if (mode == PCI_PROBE_DEVTREE) {
 503                 bus->subordinate = hose->last_busno;
 504                 of_scan_bus(node, bus);
 505         }
 506
 507         if (mode == PCI_PROBE_NORMAL)
 508                 hose->last_busno = bus->subordinate = pci_scan_child_bus(bus);
 509 }
 510
 511 static int __init pcibios_init(void)
 512 {
 513         struct pci_controller *hose, *tmp;
 514
 515         /* For now, override phys_mem_access_prot. If we need it,
 516          * later, we may move that initialization to each ppc_md
 517          */
 518         ppc_md.phys_mem_access_prot = pci_phys_mem_access_prot;
 519
 520         if (firmware_has_feature(FW_FEATURE_ISERIES))
 521                 iSeries_pcibios_init();
 522
 523         printk(KERN_DEBUG "PCI: Probing PCI hardware\n");
 524
 525         /* Scan all of the recorded PCI controllers.  */
 526         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 527                 scan_phb(hose);
 528                 pci_bus_add_devices(hose->bus);
 529         }
 530
 531         if (!firmware_has_feature(FW_FEATURE_ISERIES)) {
 532                 if (pci_probe_only)
 533                         pcibios_claim_of_setup();
 534                 else
 535                         /* FIXME: `else' will be removed when
 536                            pci_assign_unassigned_resources() is able to work
 537                            correctly with [partially] allocated PCI tree. */
 538                         pci_assign_unassigned_resources();
 539         }
 540
 541         /* Call machine dependent final fixup */
 542         if (ppc_md.pcibios_fixup)
 543                 ppc_md.pcibios_fixup();
 544
 545         printk(KERN_DEBUG "PCI: Probing PCI hardware done\n");
 546
 547         return 0;
 548 }
 549
 550 subsys_initcall(pcibios_init);
 551
 552 int pcibios_enable_device(struct pci_dev *dev, int mask)
 553 {
 554         u16 cmd, oldcmd;
 555         int i;
 556
 557         pci_read_config_word(dev, PCI_COMMAND, &cmd);
 558         oldcmd = cmd;
 559
 560         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 561                 struct resource *res = &dev->resource[i];
 562
 563                 /* Only set up the requested stuff */
 564                 if (!(mask & (1<<i)))
 565                         continue;
 566
 567                 if (res->flags & IORESOURCE_IO)
 568                         cmd |= PCI_COMMAND_IO;
 569                 if (res->flags & IORESOURCE_MEM)
 570                         cmd |= PCI_COMMAND_MEMORY;
 571         }
 572
 573         if (cmd != oldcmd) {
 574                 printk(KERN_DEBUG "PCI: Enabling device: (%s), cmd %x\n",
 575                        pci_name(dev), cmd);
 576                 /* Enable the appropriate bits in the PCI command register.  */
 577                 pci_write_config_word(dev, PCI_COMMAND, cmd);
 578         }
 579         return 0;
 580 }
 581
 582 /* Decide whether to display the domain number in /proc */
 583 int pci_proc_domain(struct pci_bus *bus)
 584 {
 585         if (firmware_has_feature(FW_FEATURE_ISERIES))
 586                 return 0;
 587         else {
 588                 struct pci_controller *hose = pci_bus_to_host(bus);
 589                 return hose->buid;
 590         }
 591 }
 592
 593 void __devinit pci_process_bridge_OF_ranges(struct pci_controller *hose,
 594                                             struct device_node *dev, int prim)
 595 {
 596         const unsigned int *ranges;
 597         unsigned int pci_space;
 598         unsigned long size;
 599         int rlen = 0;
 600         int memno = 0;
 601         struct resource *res;
 602         int np, na = of_n_addr_cells(dev);
 603         unsigned long pci_addr, cpu_phys_addr;
 604
 605         np = na + 5;
 606
 607         /* From "PCI Binding to 1275"
 608          * The ranges property is laid out as an array of elements,
 609          * each of which comprises:
 610          *   cells 0 - 2:       a PCI address
 611          *   cells 3 or 3+4:    a CPU physical address
 612          *                      (size depending on dev->n_addr_cells)
 613          *   cells 4+5 or 5+6:  the size of the range
 614          */
 615         ranges = of_get_property(dev, "ranges", &rlen);
 616         if (ranges == NULL)
 617                 return;
 618         hose->io_base_phys = 0;
 619         while ((rlen -= np * sizeof(unsigned int)) >= 0) {
 620                 res = NULL;
 621                 pci_space = ranges[0];
 622                 pci_addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 623                 cpu_phys_addr = of_translate_address(dev, &ranges[3]);
 624                 size = ((unsigned long)ranges[na+3] << 32) | ranges[na+4];
 625                 ranges += np;
 626                 if (size == 0)
 627                         continue;
 628
 629                 /* Now consume following elements while they are contiguous */
 630                 while (rlen >= np * sizeof(unsigned int)) {
 631                         unsigned long addr, phys;
 632
 633                         if (ranges[0] != pci_space)
 634                                 break;
 635                         addr = ((unsigned long)ranges[1] << 32) | ranges[2];
 636                         phys = ranges[3];
 637                         if (na >= 2)
 638                                 phys = (phys << 32) | ranges[4];
 639                         if (addr != pci_addr + size ||
 640                             phys != cpu_phys_addr + size)
 641                                 break;
 642
 643                         size += ((unsigned long)ranges[na+3] << 32)
 644                                 | ranges[na+4];
 645                         ranges += np;
 646                         rlen -= np * sizeof(unsigned int);
 647                 }
 648
 649                 switch ((pci_space >> 24) & 0x3) {
 650                 case 1:         /* I/O space */
 651                         hose->io_base_phys = cpu_phys_addr - pci_addr;
 652                         /* handle from 0 to top of I/O window */
 653                         hose->pci_io_size = pci_addr + size;
 654
 655                         res = &hose->io_resource;
 656                         res->flags = IORESOURCE_IO;
 657                         res->start = pci_addr;
 658                         DBG("phb%d: IO 0x%lx -> 0x%lx\n", hose->global_number,
 659                                     res->start, res->start + size - 1);
 660                         break;
 661                 case 2:         /* memory space */
 662                         memno = 0;
 663                         while (memno < 3 && hose->mem_resources[memno].flags)
 664                                 ++memno;
 665
 666                         if (memno == 0)
 667                                 hose->pci_mem_offset = cpu_phys_addr - pci_addr;
 668                         if (memno < 3) {
 669                                 res = &hose->mem_resources[memno];
 670                                 res->flags = IORESOURCE_MEM;
 671                                 res->start = cpu_phys_addr;
 672                                 DBG("phb%d: MEM 0x%lx -> 0x%lx\n", hose->global_number,
 673                                             res->start, res->start + size - 1);
 674                         }
 675                         break;
 676                 }
 677                 if (res != NULL) {
 678                         res->name = dev->full_name;
 679                         res->end = res->start + size - 1;
 680                         res->parent = NULL;
 681                         res->sibling = NULL;
 682                         res->child = NULL;
 683                 }
 684         }
 685 }
 686
 687 #ifdef CONFIG_HOTPLUG
 688
 689 int pcibios_unmap_io_space(struct pci_bus *bus)
 690 {
 691         struct pci_controller *hose;
 692
 693         WARN_ON(bus == NULL);
 694
 695         /* If this is not a PHB, we only flush the hash table over
 696          * the area mapped by this bridge. We don't play with the PTE
 697          * mappings since we might have to deal with sub-page alignemnts
 698          * so flushing the hash table is the only sane way to make sure
 699          * that no hash entries are covering that removed bridge area
 700          * while still allowing other busses overlapping those pages
 701          */
 702         if (bus->self) {
 703                 struct resource *res = bus->resource[0];
 704
 705                 DBG("IO unmapping for PCI-PCI bridge %s\n",
 706                     pci_name(bus->self));
 707
 708                 __flush_hash_table_range(&init_mm, res->start + _IO_BASE,
 709                                          res->end - res->start + 1);
 710                 return 0;
 711         }
 712
 713         /* Get the host bridge */
 714         hose = pci_bus_to_host(bus);
 715
 716         /* Check if we have IOs allocated */
 717         if (hose->io_base_alloc == 0)
 718                 return 0;
 719
 720         DBG("IO unmapping for PHB %s\n",
 721             ((struct device_node *)hose->arch_data)->full_name);
 722         DBG("  alloc=0x%p\n", hose->io_base_alloc);
 723
 724         /* This is a PHB, we fully unmap the IO area */
 725         vunmap(hose->io_base_alloc);
 726
 727         return 0;
 728 }
 729 EXPORT_SYMBOL_GPL(pcibios_unmap_io_space);
 730
 731 #endif /* CONFIG_HOTPLUG */
 732
 733 int __devinit pcibios_map_io_space(struct pci_bus *bus)
 734 {
 735         struct vm_struct *area;
 736         unsigned long phys_page;
 737         unsigned long size_page;
 738         unsigned long io_virt_offset;
 739         struct pci_controller *hose;
 740
 741         WARN_ON(bus == NULL);
 742
 743         /* If this not a PHB, nothing to do, page tables still exist and
 744          * thus HPTEs will be faulted in when needed
 745          */
 746         if (bus->self) {
 747                 DBG("IO mapping for PCI-PCI bridge %s\n",
 748                     pci_name(bus->self));
 749                 DBG("  virt=0x%016lx...0x%016lx\n",
 750                     bus->resource[0]->start + _IO_BASE,
 751                     bus->resource[0]->end + _IO_BASE);
 752                 return 0;
 753         }
 754
 755         /* Get the host bridge */
 756         hose = pci_bus_to_host(bus);
 757         phys_page = _ALIGN_DOWN(hose->io_base_phys, PAGE_SIZE);
 758         size_page = _ALIGN_UP(hose->pci_io_size, PAGE_SIZE);
 759
 760         /* Make sure IO area address is clear */
 761         hose->io_base_alloc = NULL;
 762
 763         /* If there's no IO to map on that bus, get away too */
 764         if (hose->pci_io_size == 0 || hose->io_base_phys == 0)
 765                 return 0;
 766
 767         /* Let's allocate some IO space for that guy. We don't pass
 768          * VM_IOREMAP because we don't care about alignment tricks that
 769          * the core does in that case. Maybe we should due to stupid card
 770          * with incomplete address decoding but I'd rather not deal with
 771          * those outside of the reserved 64K legacy region.
 772          */
 773         area = __get_vm_area(size_page, 0, PHB_IO_BASE, PHB_IO_END);
 774         if (area == NULL)
 775                 return -ENOMEM;
 776         hose->io_base_alloc = area->addr;
 777         hose->io_base_virt = (void __iomem *)(area->addr +
 778                                               hose->io_base_phys - phys_page);
 779
 780         DBG("IO mapping for PHB %s\n",
 781             ((struct device_node *)hose->arch_data)->full_name);
 782         DBG("  phys=0x%016lx, virt=0x%p (alloc=0x%p)\n",
 783             hose->io_base_phys, hose->io_base_virt, hose->io_base_alloc);
 784         DBG("  size=0x%016lx (alloc=0x%016lx)\n",
 785             hose->pci_io_size, size_page);
 786
 787         /* Establish the mapping */
 788         if (__ioremap_at(phys_page, area->addr, size_page,
 789                          _PAGE_NO_CACHE | _PAGE_GUARDED) == NULL)
 790                 return -ENOMEM;
 791
 792         /* Fixup hose IO resource */
 793         io_virt_offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 794         hose->io_resource.start += io_virt_offset;
 795         hose->io_resource.end += io_virt_offset;
 796
 797         DBG("  hose->io_resource=0x%016lx...0x%016lx\n",
 798             hose->io_resource.start, hose->io_resource.end);
 799
 800         return 0;
 801 }
 802 EXPORT_SYMBOL_GPL(pcibios_map_io_space);
 803
 804 static void __devinit fixup_resource(struct resource *res, struct pci_dev *dev)
 805 {
 806         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 807         unsigned long offset;
 808
 809         if (res->flags & IORESOURCE_IO) {
 810                 offset = (unsigned long)hose->io_base_virt - _IO_BASE;
 811                 res->start += offset;
 812                 res->end += offset;
 813         } else if (res->flags & IORESOURCE_MEM) {
 814                 res->start += hose->pci_mem_offset;
 815                 res->end += hose->pci_mem_offset;
 816         }
 817 }
 818
 819 void __devinit pcibios_fixup_device_resources(struct pci_dev *dev,
 820                                               struct pci_bus *bus)
 821 {
 822         /* Update device resources.  */
 823         int i;
 824
 825         DBG("%s: Fixup resources:\n", pci_name(dev));
 826         for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 827                 struct resource *res = &dev->resource[i];
 828                 if (!res->flags)
 829                         continue;
 830
 831                 DBG("  0x%02x < %08lx:0x%016lx...0x%016lx\n",
 832                     i, res->flags, res->start, res->end);
 833
 834                 fixup_resource(res, dev);
 835
 836                 DBG("       > %08lx:0x%016lx...0x%016lx\n",
 837                     res->flags, res->start, res->end);
 838         }
 839 }
 840 EXPORT_SYMBOL(pcibios_fixup_device_resources);
 841
 842 void __devinit pcibios_setup_new_device(struct pci_dev *dev)
 843 {
 844         struct dev_archdata *sd = &dev->dev.archdata;
 845
 846         sd->of_node = pci_device_to_OF_node(dev);
 847
 848         DBG("PCI device %s OF node: %s\n", pci_name(dev),
 849             sd->of_node ? sd->of_node->full_name : "<none>");
 850
 851         sd->dma_ops = pci_dma_ops;
 852 #ifdef CONFIG_NUMA
 853         sd->numa_node = pcibus_to_node(dev->bus);
 854 #else
 855         sd->numa_node = -1;
 856 #endif
 857         if (ppc_md.pci_dma_dev_setup)
 858                 ppc_md.pci_dma_dev_setup(dev);
 859 }
 860 EXPORT_SYMBOL(pcibios_setup_new_device);
 861
 862 static void __devinit do_bus_setup(struct pci_bus *bus)
 863 {
 864         struct pci_dev *dev;
 865
 866         if (ppc_md.pci_dma_bus_setup)
 867                 ppc_md.pci_dma_bus_setup(bus);
 868
 869         list_for_each_entry(dev, &bus->devices, bus_list)
 870                 pcibios_setup_new_device(dev);
 871
 872         /* Read default IRQs and fixup if necessary */
 873         list_for_each_entry(dev, &bus->devices, bus_list) {
 874                 pci_read_irq_line(dev);
 875                 if (ppc_md.pci_irq_fixup)
 876                         ppc_md.pci_irq_fixup(dev);
 877         }
 878 }
 879
 880 void __devinit pcibios_fixup_bus(struct pci_bus *bus)
 881 {
 882         struct pci_dev *dev = bus->self;
 883         struct device_node *np;
 884
 885         np = pci_bus_to_OF_node(bus);
 886
 887         DBG("pcibios_fixup_bus(%s)\n", np ? np->full_name : "<???>");
 888
 889         if (dev && pci_probe_only &&
 890             (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 891                 /* This is a subordinate bridge */
 892
 893                 pci_read_bridge_bases(bus);
 894                 pcibios_fixup_device_resources(dev, bus);
 895         }
 896
 897         do_bus_setup(bus);
 898
 899         if (!pci_probe_only)
 900                 return;
 901
 902         list_for_each_entry(dev, &bus->devices, bus_list)
 903                 if ((dev->class >> 8) != PCI_CLASS_BRIDGE_PCI)
 904                         pcibios_fixup_device_resources(dev, bus);
 905 }
 906 EXPORT_SYMBOL(pcibios_fixup_bus);
 907
 908 unsigned long pci_address_to_pio(phys_addr_t address)
 909 {
 910         struct pci_controller *hose, *tmp;
 911
 912         list_for_each_entry_safe(hose, tmp, &hose_list, list_node) {
 913                 if (address >= hose->io_base_phys &&
 914                     address < (hose->io_base_phys + hose->pci_io_size)) {
 915                         unsigned long base =
 916                                 (unsigned long)hose->io_base_virt - _IO_BASE;
 917                         return base + (address - hose->io_base_phys);
 918                 }
 919         }
 920         return (unsigned int)-1;
 921 }
 922 EXPORT_SYMBOL_GPL(pci_address_to_pio);
 923
 924
 925 #define IOBASE_BRIDGE_NUMBER    0
 926 #define IOBASE_MEMORY           1
 927 #define IOBASE_IO               2
 928 #define IOBASE_ISA_IO           3
 929 #define IOBASE_ISA_MEM          4
 930
 931 long sys_pciconfig_iobase(long which, unsigned long in_bus,
 932                           unsigned long in_devfn)
 933 {
 934         struct pci_controller* hose;
 935         struct list_head *ln;
 936         struct pci_bus *bus = NULL;
 937         struct device_node *hose_node;
 938
 939         /* Argh ! Please forgive me for that hack, but that's the
 940          * simplest way to get existing XFree to not lockup on some
 941          * G5 machines... So when something asks for bus 0 io base
 942          * (bus 0 is HT root), we return the AGP one instead.
 943          */
 944         if (machine_is_compatible("MacRISC4"))
 945                 if (in_bus == 0)
 946                         in_bus = 0xf0;
 947
 948         /* That syscall isn't quite compatible with PCI domains, but it's
 949          * used on pre-domains setup. We return the first match
 950          */
 951
 952         for (ln = pci_root_buses.next; ln != &pci_root_buses; ln = ln->next) {
 953                 bus = pci_bus_b(ln);
 954                 if (in_bus >= bus->number && in_bus <= bus->subordinate)
 955                         break;
 956                 bus = NULL;
 957         }
 958         if (bus == NULL || bus->sysdata == NULL)
 959                 return -ENODEV;
 960
 961         hose_node = (struct device_node *)bus->sysdata;
 962         hose = PCI_DN(hose_node)->phb;
 963
 964         switch (which) {
 965         case IOBASE_BRIDGE_NUMBER:
 966                 return (long)hose->first_busno;
 967         case IOBASE_MEMORY:
 968                 return (long)hose->pci_mem_offset;
 969         case IOBASE_IO:
 970                 return (long)hose->io_base_phys;
 971         case IOBASE_ISA_IO:
 972                 return (long)isa_io_base;
 973         case IOBASE_ISA_MEM:
 974                 return -EINVAL;
 975         }
 976
 977         return -EOPNOTSUPP;
 978 }
 979
 980 #ifdef CONFIG_NUMA
 981 int pcibus_to_node(struct pci_bus *bus)
 982 {
 983         struct pci_controller *phb = pci_bus_to_host(bus);
 984         return phb->node;
 985 }
 986 EXPORT_SYMBOL(pcibus_to_node);
 987 #endif