arch/x86/include/asm/apic.h

   1 #ifndef _ASM_X86_APIC_H
   2 #define _ASM_X86_APIC_H
   3
   4 #include <linux/cpumask.h>
   5 #include <linux/delay.h>
   6 #include <linux/pm.h>
   7
   8 #include <asm/alternative.h>
   9 #include <asm/cpufeature.h>
  10 #include <asm/processor.h>
  11 #include <asm/apicdef.h>
  12 #include <asm/atomic.h>
  13 #include <asm/fixmap.h>
  14 #include <asm/mpspec.h>
  15 #include <asm/system.h>
  16 #include <asm/msr.h>
  17
  18 #define ARCH_APICTIMER_STOPS_ON_C3      1
  19
  20 /*
  21  * Debugging macros
  22  */
  23 #define APIC_QUIET   0
  24 #define APIC_VERBOSE 1
  25 #define APIC_DEBUG   2
  26
  27 /*
  28  * Define the default level of output to be very little
  29  * This can be turned up by using apic=verbose for more
  30  * information and apic=debug for _lots_ of information.
  31  * apic_verbosity is defined in apic.c
  32  */
  33 #define apic_printk(v, s, a...) do {       \
  34                 if ((v) <= apic_verbosity) \
  35                         printk(s, ##a);    \
  36         } while (0)
  37
  38
  39 #if defined(CONFIG_X86_LOCAL_APIC) && defined(CONFIG_X86_32)
  40 extern void generic_apic_probe(void);
  41 #else
  42 static inline void generic_apic_probe(void)
  43 {
  44 }
  45 #endif
  46
  47 #ifdef CONFIG_X86_LOCAL_APIC
  48
  49 extern unsigned int apic_verbosity;
  50 extern int local_apic_timer_c2_ok;
  51
  52 extern int disable_apic;
  53
  54 #ifdef CONFIG_SMP
  55 extern void __inquire_remote_apic(int apicid);
  56 #else /* CONFIG_SMP */
  57 static inline void __inquire_remote_apic(int apicid)
  58 {
  59 }
  60 #endif /* CONFIG_SMP */
  61
  62 static inline void default_inquire_remote_apic(int apicid)
  63 {
  64         if (apic_verbosity >= APIC_DEBUG)
  65                 __inquire_remote_apic(apicid);
  66 }
  67
  68 /*
  69  * Basic functions accessing APICs.
  70  */
  71 #ifdef CONFIG_PARAVIRT
  72 #include <asm/paravirt.h>
  73 #else
  74 #define setup_boot_clock setup_boot_APIC_clock
  75 #define setup_secondary_clock setup_secondary_APIC_clock
  76 #endif
  77
  78 #ifdef CONFIG_X86_64
  79 extern int is_vsmp_box(void);
  80 #else
  81 static inline int is_vsmp_box(void)
  82 {
  83         return 0;
  84 }
  85 #endif
  86 extern void xapic_wait_icr_idle(void);
  87 extern u32 safe_xapic_wait_icr_idle(void);
  88 extern void xapic_icr_write(u32, u32);
  89 extern int setup_profiling_timer(unsigned int);
  90
  91 static inline void native_apic_mem_write(u32 reg, u32 v)
  92 {
  93         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  94
  95         alternative_io("movl %0, %1", "xchgl %0, %1", X86_FEATURE_11AP,
  96                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  97                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  98 }
  99
 100 static inline u32 native_apic_mem_read(u32 reg)
 101 {
 102         return *((volatile u32 *)(APIC_BASE + reg));
 103 }
 104
 105 extern void native_apic_wait_icr_idle(void);
 106 extern u32 native_safe_apic_wait_icr_idle(void);
 107 extern void native_apic_icr_write(u32 low, u32 id);
 108 extern u64 native_apic_icr_read(void);
 109
 110 #define EIM_8BIT_APIC_ID        0
 111 #define EIM_32BIT_APIC_ID       1
 112
 113 #ifdef CONFIG_X86_X2APIC
 114 /*
 115  * Make previous memory operations globally visible before
 116  * sending the IPI through x2apic wrmsr. We need a serializing instruction or
 117  * mfence for this.
 118  */
 119 static inline void x2apic_wrmsr_fence(void)
 120 {
 121         asm volatile("mfence" : : : "memory");
 122 }
 123
 124 static inline void native_apic_msr_write(u32 reg, u32 v)
 125 {
 126         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
 127             reg == APIC_LVR)
 128                 return;
 129
 130         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
 131 }
 132
 133 static inline u32 native_apic_msr_read(u32 reg)
 134 {
 135         u32 low, high;
 136
 137         if (reg == APIC_DFR)
 138                 return -1;
 139
 140         rdmsr(APIC_BASE_MSR + (reg >> 4), low, high);
 141         return low;
 142 }
 143
 144 static inline void native_x2apic_wait_icr_idle(void)
 145 {
 146         /* no need to wait for icr idle in x2apic */
 147         return;
 148 }
 149
 150 static inline u32 native_safe_x2apic_wait_icr_idle(void)
 151 {
 152         /* no need to wait for icr idle in x2apic */
 153         return 0;
 154 }
 155
 156 static inline void native_x2apic_icr_write(u32 low, u32 id)
 157 {
 158         wrmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), ((__u64) id) << 32 | low);
 159 }
 160
 161 static inline u64 native_x2apic_icr_read(void)
 162 {
 163         unsigned long val;
 164
 165         rdmsrl(APIC_BASE_MSR + (APIC_ICR >> 4), val);
 166         return val;
 167 }
 168
 169 extern int x2apic, x2apic_phys;
 170 extern void check_x2apic(void);
 171 extern void enable_x2apic(void);
 172 extern void enable_IR_x2apic(void);
 173 extern void x2apic_icr_write(u32 low, u32 id);
 174 static inline int x2apic_enabled(void)
 175 {
 176         int msr, msr2;
 177
 178         if (!cpu_has_x2apic)
 179                 return 0;
 180
 181         rdmsr(MSR_IA32_APICBASE, msr, msr2);
 182         if (msr & X2APIC_ENABLE)
 183                 return 1;
 184         return 0;
 185 }
 186 #else
 187 static inline void check_x2apic(void)
 188 {
 189 }
 190 static inline void enable_x2apic(void)
 191 {
 192 }
 193 static inline void enable_IR_x2apic(void)
 194 {
 195 }
 196 static inline int x2apic_enabled(void)
 197 {
 198         return 0;
 199 }
 200
 201 #define x2apic  0
 202
 203 #endif
 204
 205 extern int get_physical_broadcast(void);
 206
 207 #ifdef CONFIG_X86_X2APIC
 208 static inline void ack_x2APIC_irq(void)
 209 {
 210         /* Docs say use 0 for future compatibility */
 211         native_apic_msr_write(APIC_EOI, 0);
 212 }
 213 #endif
 214
 215 extern void apic_disable(void);
 216 extern int lapic_get_maxlvt(void);
 217 extern void clear_local_APIC(void);
 218 extern void connect_bsp_APIC(void);
 219 extern void disconnect_bsp_APIC(int virt_wire_setup);
 220 extern void disable_local_APIC(void);
 221 extern void lapic_shutdown(void);
 222 extern int verify_local_APIC(void);
 223 extern void cache_APIC_registers(void);
 224 extern void sync_Arb_IDs(void);
 225 extern void init_bsp_APIC(void);
 226 extern void setup_local_APIC(void);
 227 extern void end_local_APIC_setup(void);
 228 extern void init_apic_mappings(void);
 229 extern void setup_boot_APIC_clock(void);
 230 extern void setup_secondary_APIC_clock(void);
 231 extern int APIC_init_uniprocessor(void);
 232 extern void enable_NMI_through_LVT0(void);
 233
 234 /*
 235  * On 32bit this is mach-xxx local
 236  */
 237 #ifdef CONFIG_X86_64
 238 extern void early_init_lapic_mapping(void);
 239 extern int apic_is_clustered_box(void);
 240 #else
 241 static inline int apic_is_clustered_box(void)
 242 {
 243         return 0;
 244 }
 245 #endif
 246
 247 extern u8 setup_APIC_eilvt_mce(u8 vector, u8 msg_type, u8 mask);
 248 extern u8 setup_APIC_eilvt_ibs(u8 vector, u8 msg_type, u8 mask);
 249
 250
 251 #else /* !CONFIG_X86_LOCAL_APIC */
 252 static inline void lapic_shutdown(void) { }
 253 #define local_apic_timer_c2_ok          1
 254 static inline void init_apic_mappings(void) { }
 255 static inline void disable_local_APIC(void) { }
 256 static inline void apic_disable(void) { }
 257 #endif /* !CONFIG_X86_LOCAL_APIC */
 258
 259 #ifdef CONFIG_X86_64
 260 #define SET_APIC_ID(x)          (apic->set_apic_id(x))
 261 #else
 262
 263 #endif
 264
 265 /*
 266  * Copyright 2004 James Cleverdon, IBM.
 267  * Subject to the GNU Public License, v.2
 268  *
 269  * Generic APIC sub-arch data struct.
 270  *
 271  * Hacked for x86-64 by James Cleverdon from i386 architecture code by
 272  * Martin Bligh, Andi Kleen, James Bottomley, John Stultz, and
 273  * James Cleverdon.
 274  */
 275 struct apic {
 276         char *name;
 277
 278         int (*probe)(void);
 279         int (*acpi_madt_oem_check)(char *oem_id, char *oem_table_id);
 280         int (*apic_id_registered)(void);
 281
 282         u32 irq_delivery_mode;
 283         u32 irq_dest_mode;
 284
 285         const struct cpumask *(*target_cpus)(void);
 286
 287         int disable_esr;
 288
 289         int dest_logical;
 290         unsigned long (*check_apicid_used)(physid_mask_t bitmap, int apicid);
 291         unsigned long (*check_apicid_present)(int apicid);
 292
 293         void (*vector_allocation_domain)(int cpu, struct cpumask *retmask);
 294         void (*init_apic_ldr)(void);
 295
 296         physid_mask_t (*ioapic_phys_id_map)(physid_mask_t map);
 297
 298         void (*setup_apic_routing)(void);
 299         int (*multi_timer_check)(int apic, int irq);
 300         int (*apicid_to_node)(int logical_apicid);
 301         int (*cpu_to_logical_apicid)(int cpu);
 302         int (*cpu_present_to_apicid)(int mps_cpu);
 303         physid_mask_t (*apicid_to_cpu_present)(int phys_apicid);
 304         void (*setup_portio_remap)(void);
 305         int (*check_phys_apicid_present)(int boot_cpu_physical_apicid);
 306         void (*enable_apic_mode)(void);
 307         int (*phys_pkg_id)(int cpuid_apic, int index_msb);
 308
 309         /*
 310          * When one of the next two hooks returns 1 the apic
 311          * is switched to this. Essentially they are additional
 312          * probe functions:
 313          */
 314         int (*mps_oem_check)(struct mpc_table *mpc, char *oem, char *productid);
 315
 316         unsigned int (*get_apic_id)(unsigned long x);
 317         unsigned long (*set_apic_id)(unsigned int id);
 318         unsigned long apic_id_mask;
 319
 320         unsigned int (*cpu_mask_to_apicid)(const struct cpumask *cpumask);
 321         unsigned int (*cpu_mask_to_apicid_and)(const struct cpumask *cpumask,
 322                                                const struct cpumask *andmask);
 323
 324         /* ipi */
 325         void (*send_IPI_mask)(const struct cpumask *mask, int vector);
 326         void (*send_IPI_mask_allbutself)(const struct cpumask *mask,
 327                                          int vector);
 328         void (*send_IPI_allbutself)(int vector);
 329         void (*send_IPI_all)(int vector);
 330         void (*send_IPI_self)(int vector);
 331
 332         /* wakeup_secondary_cpu */
 333         int (*wakeup_secondary_cpu)(int apicid, unsigned long start_eip);
 334
 335         int trampoline_phys_low;
 336         int trampoline_phys_high;
 337
 338         void (*wait_for_init_deassert)(atomic_t *deassert);
 339         void (*smp_callin_clear_local_apic)(void);
 340         void (*inquire_remote_apic)(int apicid);
 341
 342         /* apic ops */
 343         u32 (*read)(u32 reg);
 344         void (*write)(u32 reg, u32 v);
 345         u64 (*icr_read)(void);
 346         void (*icr_write)(u32 low, u32 high);
 347         void (*wait_icr_idle)(void);
 348         u32 (*safe_wait_icr_idle)(void);
 349 };
 350
 351 /*
 352  * Pointer to the local APIC driver in use on this system (there's
 353  * always just one such driver in use - the kernel decides via an
 354  * early probing process which one it picks - and then sticks to it):
 355  */
 356 extern struct apic *apic;
 357
 358 /*
 359  * APIC functionality to boot other CPUs - only used on SMP:
 360  */
 361 #ifdef CONFIG_SMP
 362 extern atomic_t init_deasserted;
 363 extern int wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip);
 364 #endif
 365
 366 static inline u32 apic_read(u32 reg)
 367 {
 368         return apic->read(reg);
 369 }
 370
 371 static inline void apic_write(u32 reg, u32 val)
 372 {
 373         apic->write(reg, val);
 374 }
 375
 376 static inline u64 apic_icr_read(void)
 377 {
 378         return apic->icr_read();
 379 }
 380
 381 static inline void apic_icr_write(u32 low, u32 high)
 382 {
 383         apic->icr_write(low, high);
 384 }
 385
 386 static inline void apic_wait_icr_idle(void)
 387 {
 388         apic->wait_icr_idle();
 389 }
 390
 391 static inline u32 safe_apic_wait_icr_idle(void)
 392 {
 393         return apic->safe_wait_icr_idle();
 394 }
 395
 396
 397 static inline void ack_APIC_irq(void)
 398 {
 399 #ifdef CONFIG_X86_LOCAL_APIC
 400         /*
 401          * ack_APIC_irq() actually gets compiled as a single instruction
 402          * ... yummie.
 403          */
 404
 405         /* Docs say use 0 for future compatibility */
 406         apic_write(APIC_EOI, 0);
 407 #endif
 408 }
 409
 410 static inline unsigned default_get_apic_id(unsigned long x)
 411 {
 412         unsigned int ver = GET_APIC_VERSION(apic_read(APIC_LVR));
 413
 414         if (APIC_XAPIC(ver))
 415                 return (x >> 24) & 0xFF;
 416         else
 417                 return (x >> 24) & 0x0F;
 418 }
 419
 420 /*
 421  * Warm reset vector default position:
 422  */
 423 #define DEFAULT_TRAMPOLINE_PHYS_LOW             0x467
 424 #define DEFAULT_TRAMPOLINE_PHYS_HIGH            0x469
 425
 426 #ifdef CONFIG_X86_64
 427 extern struct apic apic_flat;
 428 extern struct apic apic_physflat;
 429 extern struct apic apic_x2apic_cluster;
 430 extern struct apic apic_x2apic_phys;
 431 extern int default_acpi_madt_oem_check(char *, char *);
 432
 433 extern void apic_send_IPI_self(int vector);
 434
 435 extern struct apic apic_x2apic_uv_x;
 436 DECLARE_PER_CPU(int, x2apic_extra_bits);
 437
 438 extern int default_cpu_present_to_apicid(int mps_cpu);
 439 extern int default_check_phys_apicid_present(int boot_cpu_physical_apicid);
 440 #endif
 441
 442 static inline void default_wait_for_init_deassert(atomic_t *deassert)
 443 {
 444         while (!atomic_read(deassert))
 445                 cpu_relax();
 446         return;
 447 }
 448
 449 extern void generic_bigsmp_probe(void);
 450
 451
 452 #ifdef CONFIG_X86_LOCAL_APIC
 453
 454 #include <asm/smp.h>
 455
 456 #define APIC_DFR_VALUE  (APIC_DFR_FLAT)
 457
 458 static inline const struct cpumask *default_target_cpus(void)
 459 {
 460 #ifdef CONFIG_SMP
 461         return cpu_online_mask;
 462 #else
 463         return cpumask_of(0);
 464 #endif
 465 }
 466
 467 DECLARE_EARLY_PER_CPU(u16, x86_bios_cpu_apicid);
 468
 469
 470 static inline unsigned int read_apic_id(void)
 471 {
 472         unsigned int reg;
 473
 474         reg = apic_read(APIC_ID);
 475
 476         return apic->get_apic_id(reg);
 477 }
 478
 479 extern void default_setup_apic_routing(void);
 480
 481 #ifdef CONFIG_X86_32
 482 /*
 483  * Set up the logical destination ID.
 484  *
 485  * Intel recommends to set DFR, LDR and TPR before enabling
 486  * an APIC.  See e.g. "AP-388 82489DX User's Manual" (Intel
 487  * document number 292116).  So here it goes...
 488  */
 489 extern void default_init_apic_ldr(void);
 490
 491 static inline int default_apic_id_registered(void)
 492 {
 493         return physid_isset(read_apic_id(), phys_cpu_present_map);
 494 }
 495
 496 static inline int default_phys_pkg_id(int cpuid_apic, int index_msb)
 497 {
 498         return cpuid_apic >> index_msb;
 499 }
 500
 501 extern int default_apicid_to_node(int logical_apicid);
 502
 503 #endif
 504
 505 static inline unsigned int
 506 default_cpu_mask_to_apicid(const struct cpumask *cpumask)
 507 {
 508         return cpumask_bits(cpumask)[0] & APIC_ALL_CPUS;
 509 }
 510
 511 static inline unsigned int
 512 default_cpu_mask_to_apicid_and(const struct cpumask *cpumask,
 513                                const struct cpumask *andmask)
 514 {
 515         unsigned long mask1 = cpumask_bits(cpumask)[0];
 516         unsigned long mask2 = cpumask_bits(andmask)[0];
 517         unsigned long mask3 = cpumask_bits(cpu_online_mask)[0];
 518
 519         return (unsigned int)(mask1 & mask2 & mask3);
 520 }
 521
 522 static inline unsigned long default_check_apicid_used(physid_mask_t bitmap, int apicid)
 523 {
 524         return physid_isset(apicid, bitmap);
 525 }
 526
 527 static inline unsigned long default_check_apicid_present(int bit)
 528 {
 529         return physid_isset(bit, phys_cpu_present_map);
 530 }
 531
 532 static inline physid_mask_t default_ioapic_phys_id_map(physid_mask_t phys_map)
 533 {
 534         return phys_map;
 535 }
 536
 537 /* Mapping from cpu number to logical apicid */
 538 static inline int default_cpu_to_logical_apicid(int cpu)
 539 {
 540         return 1 << cpu;
 541 }
 542
 543 static inline int __default_cpu_present_to_apicid(int mps_cpu)
 544 {
 545         if (mps_cpu < nr_cpu_ids && cpu_present(mps_cpu))
 546                 return (int)per_cpu(x86_bios_cpu_apicid, mps_cpu);
 547         else
 548                 return BAD_APICID;
 549 }
 550
 551 static inline int
 552 __default_check_phys_apicid_present(int boot_cpu_physical_apicid)
 553 {
 554         return physid_isset(boot_cpu_physical_apicid, phys_cpu_present_map);
 555 }
 556
 557 #ifdef CONFIG_X86_32
 558 static inline int default_cpu_present_to_apicid(int mps_cpu)
 559 {
 560         return __default_cpu_present_to_apicid(mps_cpu);
 561 }
 562
 563 static inline int
 564 default_check_phys_apicid_present(int boot_cpu_physical_apicid)
 565 {
 566         return __default_check_phys_apicid_present(boot_cpu_physical_apicid);
 567 }
 568 #else
 569 extern int default_cpu_present_to_apicid(int mps_cpu);
 570 extern int default_check_phys_apicid_present(int boot_cpu_physical_apicid);
 571 #endif
 572
 573 static inline physid_mask_t default_apicid_to_cpu_present(int phys_apicid)
 574 {
 575         return physid_mask_of_physid(phys_apicid);
 576 }
 577
 578 #endif /* CONFIG_X86_LOCAL_APIC */
 579
 580 #ifdef CONFIG_X86_32
 581 extern u8 cpu_2_logical_apicid[NR_CPUS];
 582 #endif
 583
 584 #endif /* _ASM_X86_APIC_H */