arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN             0x00
  53 #define IVHD_FLAG_PASSPW_EN             0x01
  54 #define IVHD_FLAG_RESPASSPW_EN          0x02
  55 #define IVHD_FLAG_ISOC_EN               0x03
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 static int __initdata amd_iommu_detected;
 119
 120 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 121                                            to handle */
 122 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 123                                            we find in ACPI */
 124 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 125 bool amd_iommu_isolate = true;          /* if true, device isolation is
 126                                            enabled */
 127 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 128
 129 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 130                                            system */
 131
 132 /*
 133  * Pointer to the device table which is shared by all AMD IOMMUs
 134  * it is indexed by the PCI device id or the HT unit id and contains
 135  * information about the domain the device belongs to as well as the
 136  * page table root pointer.
 137  */
 138 struct dev_table_entry *amd_iommu_dev_table;
 139
 140 /*
 141  * The alias table is a driver specific data structure which contains the
 142  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 143  * More than one device can share the same requestor id.
 144  */
 145 u16 *amd_iommu_alias_table;
 146
 147 /*
 148  * The rlookup table is used to find the IOMMU which is responsible
 149  * for a specific device. It is also indexed by the PCI device id.
 150  */
 151 struct amd_iommu **amd_iommu_rlookup_table;
 152
 153 /*
 154  * The pd table (protection domain table) is used to find the protection domain
 155  * data structure a device belongs to. Indexed with the PCI device id too.
 156  */
 157 struct protection_domain **amd_iommu_pd_table;
 158
 159 /*
 160  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 161  * to know which ones are already in use.
 162  */
 163 unsigned long *amd_iommu_pd_alloc_bitmap;
 164
 165 static u32 dev_table_size;      /* size of the device table */
 166 static u32 alias_table_size;    /* size of the alias table */
 167 static u32 rlookup_table_size;  /* size if the rlookup table */
 168
 169 static inline void update_last_devid(u16 devid)
 170 {
 171         if (devid > amd_iommu_last_bdf)
 172                 amd_iommu_last_bdf = devid;
 173 }
 174
 175 static inline unsigned long tbl_size(int entry_size)
 176 {
 177         unsigned shift = PAGE_SHIFT +
 178                          get_order(amd_iommu_last_bdf * entry_size);
 179
 180         return 1UL << shift;
 181 }
 182
 183 /****************************************************************************
 184  *
 185  * AMD IOMMU MMIO register space handling functions
 186  *
 187  * These functions are used to program the IOMMU device registers in
 188  * MMIO space required for that driver.
 189  *
 190  ****************************************************************************/
 191
 192 /*
 193  * This function set the exclusion range in the IOMMU. DMA accesses to the
 194  * exclusion range are passed through untranslated
 195  */
 196 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 197 {
 198         u64 start = iommu->exclusion_start & PAGE_MASK;
 199         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 200         u64 entry;
 201
 202         if (!iommu->exclusion_start)
 203                 return;
 204
 205         entry = start | MMIO_EXCL_ENABLE_MASK;
 206         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 207                         &entry, sizeof(entry));
 208
 209         entry = limit;
 210         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 211                         &entry, sizeof(entry));
 212 }
 213
 214 /* Programs the physical address of the device table into the IOMMU hardware */
 215 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 216 {
 217         u64 entry;
 218
 219         BUG_ON(iommu->mmio_base == NULL);
 220
 221         entry = virt_to_phys(amd_iommu_dev_table);
 222         entry |= (dev_table_size >> 12) - 1;
 223         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 224                         &entry, sizeof(entry));
 225 }
 226
 227 /* Generic functions to enable/disable certain features of the IOMMU. */
 228 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 229 {
 230         u32 ctrl;
 231
 232         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 233         ctrl |= (1 << bit);
 234         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 235 }
 236
 237 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 238 {
 239         u32 ctrl;
 240
 241         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 242         ctrl &= ~(1 << bit);
 243         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 244 }
 245
 246 /* Function to enable the hardware */
 247 void __init iommu_enable(struct amd_iommu *iommu)
 248 {
 249         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU "
 250                "at %02x:%02x.%x cap 0x%hx\n",
 251                iommu->dev->bus->number,
 252                PCI_SLOT(iommu->dev->devfn),
 253                PCI_FUNC(iommu->dev->devfn),
 254                iommu->cap_ptr);
 255
 256         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 257 }
 258
 259 /* Function to enable IOMMU event logging and event interrupts */
 260 void __init iommu_enable_event_logging(struct amd_iommu *iommu)
 261 {
 262         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 263         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 264 }
 265
 266 /*
 267  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 268  * the system has one.
 269  */
 270 static u8 * __init iommu_map_mmio_space(u64 address)
 271 {
 272         u8 *ret;
 273
 274         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 275                 return NULL;
 276
 277         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 278         if (ret != NULL)
 279                 return ret;
 280
 281         release_mem_region(address, MMIO_REGION_LENGTH);
 282
 283         return NULL;
 284 }
 285
 286 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 287 {
 288         if (iommu->mmio_base)
 289                 iounmap(iommu->mmio_base);
 290         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 291 }
 292
 293 /****************************************************************************
 294  *
 295  * The functions below belong to the first pass of AMD IOMMU ACPI table
 296  * parsing. In this pass we try to find out the highest device id this
 297  * code has to handle. Upon this information the size of the shared data
 298  * structures is determined later.
 299  *
 300  ****************************************************************************/
 301
 302 /*
 303  * This function calculates the length of a given IVHD entry
 304  */
 305 static inline int ivhd_entry_length(u8 *ivhd)
 306 {
 307         return 0x04 << (*ivhd >> 6);
 308 }
 309
 310 /*
 311  * This function reads the last device id the IOMMU has to handle from the PCI
 312  * capability header for this IOMMU
 313  */
 314 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 315 {
 316         u32 cap;
 317
 318         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 319         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 320
 321         return 0;
 322 }
 323
 324 /*
 325  * After reading the highest device id from the IOMMU PCI capability header
 326  * this function looks if there is a higher device id defined in the ACPI table
 327  */
 328 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 329 {
 330         u8 *p = (void *)h, *end = (void *)h;
 331         struct ivhd_entry *dev;
 332
 333         p += sizeof(*h);
 334         end += h->length;
 335
 336         find_last_devid_on_pci(PCI_BUS(h->devid),
 337                         PCI_SLOT(h->devid),
 338                         PCI_FUNC(h->devid),
 339                         h->cap_ptr);
 340
 341         while (p < end) {
 342                 dev = (struct ivhd_entry *)p;
 343                 switch (dev->type) {
 344                 case IVHD_DEV_SELECT:
 345                 case IVHD_DEV_RANGE_END:
 346                 case IVHD_DEV_ALIAS:
 347                 case IVHD_DEV_EXT_SELECT:
 348                         /* all the above subfield types refer to device ids */
 349                         update_last_devid(dev->devid);
 350                         break;
 351                 default:
 352                         break;
 353                 }
 354                 p += ivhd_entry_length(p);
 355         }
 356
 357         WARN_ON(p != end);
 358
 359         return 0;
 360 }
 361
 362 /*
 363  * Iterate over all IVHD entries in the ACPI table and find the highest device
 364  * id which we need to handle. This is the first of three functions which parse
 365  * the ACPI table. So we check the checksum here.
 366  */
 367 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 368 {
 369         int i;
 370         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 371         struct ivhd_header *h;
 372
 373         /*
 374          * Validate checksum here so we don't need to do it when
 375          * we actually parse the table
 376          */
 377         for (i = 0; i < table->length; ++i)
 378                 checksum += p[i];
 379         if (checksum != 0)
 380                 /* ACPI table corrupt */
 381                 return -ENODEV;
 382
 383         p += IVRS_HEADER_LENGTH;
 384
 385         end += table->length;
 386         while (p < end) {
 387                 h = (struct ivhd_header *)p;
 388                 switch (h->type) {
 389                 case ACPI_IVHD_TYPE:
 390                         find_last_devid_from_ivhd(h);
 391                         break;
 392                 default:
 393                         break;
 394                 }
 395                 p += h->length;
 396         }
 397         WARN_ON(p != end);
 398
 399         return 0;
 400 }
 401
 402 /****************************************************************************
 403  *
 404  * The following functions belong the the code path which parses the ACPI table
 405  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 406  * data structures, initialize the device/alias/rlookup table and also
 407  * basically initialize the hardware.
 408  *
 409  ****************************************************************************/
 410
 411 /*
 412  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 413  * write commands to that buffer later and the IOMMU will execute them
 414  * asynchronously
 415  */
 416 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 417 {
 418         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 419                         get_order(CMD_BUFFER_SIZE));
 420         u64 entry;
 421
 422         if (cmd_buf == NULL)
 423                 return NULL;
 424
 425         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 426
 427         entry = (u64)virt_to_phys(cmd_buf);
 428         entry |= MMIO_CMD_SIZE_512;
 429         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 430                         &entry, sizeof(entry));
 431
 432         /* set head and tail to zero manually */
 433         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 434         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 435
 436         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 437
 438         return cmd_buf;
 439 }
 440
 441 static void __init free_command_buffer(struct amd_iommu *iommu)
 442 {
 443         free_pages((unsigned long)iommu->cmd_buf,
 444                    get_order(iommu->cmd_buf_size));
 445 }
 446
 447 /* allocates the memory where the IOMMU will log its events to */
 448 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 449 {
 450         u64 entry;
 451         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 452                                                 get_order(EVT_BUFFER_SIZE));
 453
 454         if (iommu->evt_buf == NULL)
 455                 return NULL;
 456
 457         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 458         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 459                     &entry, sizeof(entry));
 460
 461         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 462
 463         return iommu->evt_buf;
 464 }
 465
 466 static void __init free_event_buffer(struct amd_iommu *iommu)
 467 {
 468         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 469 }
 470
 471 /* sets a specific bit in the device table entry. */
 472 static void set_dev_entry_bit(u16 devid, u8 bit)
 473 {
 474         int i = (bit >> 5) & 0x07;
 475         int _bit = bit & 0x1f;
 476
 477         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 478 }
 479
 480 /* Writes the specific IOMMU for a device into the rlookup table */
 481 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 482 {
 483         amd_iommu_rlookup_table[devid] = iommu;
 484 }
 485
 486 /*
 487  * This function takes the device specific flags read from the ACPI
 488  * table and sets up the device table entry with that information
 489  */
 490 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 491                                            u16 devid, u32 flags, u32 ext_flags)
 492 {
 493         if (flags & ACPI_DEVFLAG_INITPASS)
 494                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 495         if (flags & ACPI_DEVFLAG_EXTINT)
 496                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 497         if (flags & ACPI_DEVFLAG_NMI)
 498                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 499         if (flags & ACPI_DEVFLAG_SYSMGT1)
 500                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 501         if (flags & ACPI_DEVFLAG_SYSMGT2)
 502                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 503         if (flags & ACPI_DEVFLAG_LINT0)
 504                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 505         if (flags & ACPI_DEVFLAG_LINT1)
 506                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 507
 508         set_iommu_for_device(iommu, devid);
 509 }
 510
 511 /*
 512  * Reads the device exclusion range from ACPI and initialize IOMMU with
 513  * it
 514  */
 515 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 516 {
 517         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 518
 519         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 520                 return;
 521
 522         if (iommu) {
 523                 /*
 524                  * We only can configure exclusion ranges per IOMMU, not
 525                  * per device. But we can enable the exclusion range per
 526                  * device. This is done here
 527                  */
 528                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 529                 iommu->exclusion_start = m->range_start;
 530                 iommu->exclusion_length = m->range_length;
 531         }
 532 }
 533
 534 /*
 535  * This function reads some important data from the IOMMU PCI space and
 536  * initializes the driver data structure with it. It reads the hardware
 537  * capabilities and the first/last device entries
 538  */
 539 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 540 {
 541         int cap_ptr = iommu->cap_ptr;
 542         u32 range, misc;
 543
 544         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 545                               &iommu->cap);
 546         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 547                               &range);
 548         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 549                               &misc);
 550
 551         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 552                                          MMIO_GET_FD(range));
 553         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 554                                         MMIO_GET_LD(range));
 555         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 556 }
 557
 558 /*
 559  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 560  * initializes the hardware and our data structures with it.
 561  */
 562 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 563                                         struct ivhd_header *h)
 564 {
 565         u8 *p = (u8 *)h;
 566         u8 *end = p, flags = 0;
 567         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 568         u32 ext_flags = 0;
 569         bool alias = false;
 570         struct ivhd_entry *e;
 571
 572         /*
 573          * First set the recommended feature enable bits from ACPI
 574          * into the IOMMU control registers
 575          */
 576         h->flags & IVHD_FLAG_HT_TUN_EN ?
 577                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 578                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 579
 580         h->flags & IVHD_FLAG_PASSPW_EN ?
 581                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 582                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 583
 584         h->flags & IVHD_FLAG_RESPASSPW_EN ?
 585                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 586                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 587
 588         h->flags & IVHD_FLAG_ISOC_EN ?
 589                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 590                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 591
 592         /*
 593          * make IOMMU memory accesses cache coherent
 594          */
 595         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 596
 597         /*
 598          * Done. Now parse the device entries
 599          */
 600         p += sizeof(struct ivhd_header);
 601         end += h->length;
 602
 603         while (p < end) {
 604                 e = (struct ivhd_entry *)p;
 605                 switch (e->type) {
 606                 case IVHD_DEV_ALL:
 607                         for (dev_i = iommu->first_device;
 608                                         dev_i <= iommu->last_device; ++dev_i)
 609                                 set_dev_entry_from_acpi(iommu, dev_i,
 610                                                         e->flags, 0);
 611                         break;
 612                 case IVHD_DEV_SELECT:
 613                         devid = e->devid;
 614                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 615                         break;
 616                 case IVHD_DEV_SELECT_RANGE_START:
 617                         devid_start = e->devid;
 618                         flags = e->flags;
 619                         ext_flags = 0;
 620                         alias = false;
 621                         break;
 622                 case IVHD_DEV_ALIAS:
 623                         devid = e->devid;
 624                         devid_to = e->ext >> 8;
 625                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 626                         amd_iommu_alias_table[devid] = devid_to;
 627                         break;
 628                 case IVHD_DEV_ALIAS_RANGE:
 629                         devid_start = e->devid;
 630                         flags = e->flags;
 631                         devid_to = e->ext >> 8;
 632                         ext_flags = 0;
 633                         alias = true;
 634                         break;
 635                 case IVHD_DEV_EXT_SELECT:
 636                         devid = e->devid;
 637                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 638                                                 e->ext);
 639                         break;
 640                 case IVHD_DEV_EXT_SELECT_RANGE:
 641                         devid_start = e->devid;
 642                         flags = e->flags;
 643                         ext_flags = e->ext;
 644                         alias = false;
 645                         break;
 646                 case IVHD_DEV_RANGE_END:
 647                         devid = e->devid;
 648                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 649                                 if (alias)
 650                                         amd_iommu_alias_table[dev_i] = devid_to;
 651                                 set_dev_entry_from_acpi(iommu,
 652                                                 amd_iommu_alias_table[dev_i],
 653                                                 flags, ext_flags);
 654                         }
 655                         break;
 656                 default:
 657                         break;
 658                 }
 659
 660                 p += ivhd_entry_length(p);
 661         }
 662 }
 663
 664 /* Initializes the device->iommu mapping for the driver */
 665 static int __init init_iommu_devices(struct amd_iommu *iommu)
 666 {
 667         u16 i;
 668
 669         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 670                 set_iommu_for_device(iommu, i);
 671
 672         return 0;
 673 }
 674
 675 static void __init free_iommu_one(struct amd_iommu *iommu)
 676 {
 677         free_command_buffer(iommu);
 678         free_event_buffer(iommu);
 679         iommu_unmap_mmio_space(iommu);
 680 }
 681
 682 static void __init free_iommu_all(void)
 683 {
 684         struct amd_iommu *iommu, *next;
 685
 686         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 687                 list_del(&iommu->list);
 688                 free_iommu_one(iommu);
 689                 kfree(iommu);
 690         }
 691 }
 692
 693 /*
 694  * This function clues the initialization function for one IOMMU
 695  * together and also allocates the command buffer and programs the
 696  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 697  */
 698 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 699 {
 700         spin_lock_init(&iommu->lock);
 701         list_add_tail(&iommu->list, &amd_iommu_list);
 702
 703         /*
 704          * Copy data from ACPI table entry to the iommu struct
 705          */
 706         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 707         if (!iommu->dev)
 708                 return 1;
 709
 710         iommu->cap_ptr = h->cap_ptr;
 711         iommu->pci_seg = h->pci_seg;
 712         iommu->mmio_phys = h->mmio_phys;
 713         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 714         if (!iommu->mmio_base)
 715                 return -ENOMEM;
 716
 717         iommu_set_device_table(iommu);
 718         iommu->cmd_buf = alloc_command_buffer(iommu);
 719         if (!iommu->cmd_buf)
 720                 return -ENOMEM;
 721
 722         iommu->evt_buf = alloc_event_buffer(iommu);
 723         if (!iommu->evt_buf)
 724                 return -ENOMEM;
 725
 726         iommu->int_enabled = false;
 727
 728         init_iommu_from_pci(iommu);
 729         init_iommu_from_acpi(iommu, h);
 730         init_iommu_devices(iommu);
 731
 732         return pci_enable_device(iommu->dev);
 733 }
 734
 735 /*
 736  * Iterates over all IOMMU entries in the ACPI table, allocates the
 737  * IOMMU structure and initializes it with init_iommu_one()
 738  */
 739 static int __init init_iommu_all(struct acpi_table_header *table)
 740 {
 741         u8 *p = (u8 *)table, *end = (u8 *)table;
 742         struct ivhd_header *h;
 743         struct amd_iommu *iommu;
 744         int ret;
 745
 746         end += table->length;
 747         p += IVRS_HEADER_LENGTH;
 748
 749         while (p < end) {
 750                 h = (struct ivhd_header *)p;
 751                 switch (*p) {
 752                 case ACPI_IVHD_TYPE:
 753                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 754                         if (iommu == NULL)
 755                                 return -ENOMEM;
 756                         ret = init_iommu_one(iommu, h);
 757                         if (ret)
 758                                 return ret;
 759                         break;
 760                 default:
 761                         break;
 762                 }
 763                 p += h->length;
 764
 765         }
 766         WARN_ON(p != end);
 767
 768         return 0;
 769 }
 770
 771 /****************************************************************************
 772  *
 773  * The following functions initialize the MSI interrupts for all IOMMUs
 774  * in the system. Its a bit challenging because there could be multiple
 775  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 776  * pci_dev.
 777  *
 778  ****************************************************************************/
 779
 780 static int __init iommu_setup_msix(struct amd_iommu *iommu)
 781 {
 782         struct amd_iommu *curr;
 783         struct msix_entry entries[32]; /* only 32 supported by AMD IOMMU */
 784         int nvec = 0, i;
 785
 786         list_for_each_entry(curr, &amd_iommu_list, list) {
 787                 if (curr->dev == iommu->dev) {
 788                         entries[nvec].entry = curr->evt_msi_num;
 789                         entries[nvec].vector = 0;
 790                         curr->int_enabled = true;
 791                         nvec++;
 792                 }
 793         }
 794
 795         if (pci_enable_msix(iommu->dev, entries, nvec)) {
 796                 pci_disable_msix(iommu->dev);
 797                 return 1;
 798         }
 799
 800         for (i = 0; i < nvec; ++i) {
 801                 int r = request_irq(entries->vector, amd_iommu_int_handler,
 802                                     IRQF_SAMPLE_RANDOM,
 803                                     "AMD IOMMU",
 804                                     NULL);
 805                 if (r)
 806                         goto out_free;
 807         }
 808
 809         return 0;
 810
 811 out_free:
 812         for (i -= 1; i >= 0; --i)
 813                 free_irq(entries->vector, NULL);
 814
 815         pci_disable_msix(iommu->dev);
 816
 817         return 1;
 818 }
 819
 820 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 821 {
 822         int r;
 823         struct amd_iommu *curr;
 824
 825         list_for_each_entry(curr, &amd_iommu_list, list) {
 826                 if (curr->dev == iommu->dev)
 827                         curr->int_enabled = true;
 828         }
 829
 830
 831         if (pci_enable_msi(iommu->dev))
 832                 return 1;
 833
 834         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 835                         IRQF_SAMPLE_RANDOM,
 836                         "AMD IOMMU",
 837                         NULL);
 838
 839         if (r) {
 840                 pci_disable_msi(iommu->dev);
 841                 return 1;
 842         }
 843
 844         return 0;
 845 }
 846
 847 static int __init iommu_init_msi(struct amd_iommu *iommu)
 848 {
 849         if (iommu->int_enabled)
 850                 return 0;
 851
 852         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSIX))
 853                 return iommu_setup_msix(iommu);
 854         else if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 855                 return iommu_setup_msi(iommu);
 856
 857         return 1;
 858 }
 859
 860 /****************************************************************************
 861  *
 862  * The next functions belong to the third pass of parsing the ACPI
 863  * table. In this last pass the memory mapping requirements are
 864  * gathered (like exclusion and unity mapping reanges).
 865  *
 866  ****************************************************************************/
 867
 868 static void __init free_unity_maps(void)
 869 {
 870         struct unity_map_entry *entry, *next;
 871
 872         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 873                 list_del(&entry->list);
 874                 kfree(entry);
 875         }
 876 }
 877
 878 /* called when we find an exclusion range definition in ACPI */
 879 static int __init init_exclusion_range(struct ivmd_header *m)
 880 {
 881         int i;
 882
 883         switch (m->type) {
 884         case ACPI_IVMD_TYPE:
 885                 set_device_exclusion_range(m->devid, m);
 886                 break;
 887         case ACPI_IVMD_TYPE_ALL:
 888                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 889                         set_device_exclusion_range(i, m);
 890                 break;
 891         case ACPI_IVMD_TYPE_RANGE:
 892                 for (i = m->devid; i <= m->aux; ++i)
 893                         set_device_exclusion_range(i, m);
 894                 break;
 895         default:
 896                 break;
 897         }
 898
 899         return 0;
 900 }
 901
 902 /* called for unity map ACPI definition */
 903 static int __init init_unity_map_range(struct ivmd_header *m)
 904 {
 905         struct unity_map_entry *e = 0;
 906
 907         e = kzalloc(sizeof(*e), GFP_KERNEL);
 908         if (e == NULL)
 909                 return -ENOMEM;
 910
 911         switch (m->type) {
 912         default:
 913         case ACPI_IVMD_TYPE:
 914                 e->devid_start = e->devid_end = m->devid;
 915                 break;
 916         case ACPI_IVMD_TYPE_ALL:
 917                 e->devid_start = 0;
 918                 e->devid_end = amd_iommu_last_bdf;
 919                 break;
 920         case ACPI_IVMD_TYPE_RANGE:
 921                 e->devid_start = m->devid;
 922                 e->devid_end = m->aux;
 923                 break;
 924         }
 925         e->address_start = PAGE_ALIGN(m->range_start);
 926         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 927         e->prot = m->flags >> 1;
 928
 929         list_add_tail(&e->list, &amd_iommu_unity_map);
 930
 931         return 0;
 932 }
 933
 934 /* iterates over all memory definitions we find in the ACPI table */
 935 static int __init init_memory_definitions(struct acpi_table_header *table)
 936 {
 937         u8 *p = (u8 *)table, *end = (u8 *)table;
 938         struct ivmd_header *m;
 939
 940         end += table->length;
 941         p += IVRS_HEADER_LENGTH;
 942
 943         while (p < end) {
 944                 m = (struct ivmd_header *)p;
 945                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 946                         init_exclusion_range(m);
 947                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 948                         init_unity_map_range(m);
 949
 950                 p += m->length;
 951         }
 952
 953         return 0;
 954 }
 955
 956 /*
 957  * Init the device table to not allow DMA access for devices and
 958  * suppress all page faults
 959  */
 960 static void init_device_table(void)
 961 {
 962         u16 devid;
 963
 964         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 965                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 966                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 967         }
 968 }
 969
 970 /*
 971  * This function finally enables all IOMMUs found in the system after
 972  * they have been initialized
 973  */
 974 static void __init enable_iommus(void)
 975 {
 976         struct amd_iommu *iommu;
 977
 978         list_for_each_entry(iommu, &amd_iommu_list, list) {
 979                 iommu_set_exclusion_range(iommu);
 980                 iommu_init_msi(iommu);
 981                 iommu_enable_event_logging(iommu);
 982                 iommu_enable(iommu);
 983         }
 984 }
 985
 986 /*
 987  * Suspend/Resume support
 988  * disable suspend until real resume implemented
 989  */
 990
 991 static int amd_iommu_resume(struct sys_device *dev)
 992 {
 993         return 0;
 994 }
 995
 996 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 997 {
 998         return -EINVAL;
 999 }
1000
1001 static struct sysdev_class amd_iommu_sysdev_class = {
1002         .name = "amd_iommu",
1003         .suspend = amd_iommu_suspend,
1004         .resume = amd_iommu_resume,
1005 };
1006
1007 static struct sys_device device_amd_iommu = {
1008         .id = 0,
1009         .cls = &amd_iommu_sysdev_class,
1010 };
1011
1012 /*
1013  * This is the core init function for AMD IOMMU hardware in the system.
1014  * This function is called from the generic x86 DMA layer initialization
1015  * code.
1016  *
1017  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1018  * three times:
1019  *
1020  *      1 pass) Find the highest PCI device id the driver has to handle.
1021  *              Upon this information the size of the data structures is
1022  *              determined that needs to be allocated.
1023  *
1024  *      2 pass) Initialize the data structures just allocated with the
1025  *              information in the ACPI table about available AMD IOMMUs
1026  *              in the system. It also maps the PCI devices in the
1027  *              system to specific IOMMUs
1028  *
1029  *      3 pass) After the basic data structures are allocated and
1030  *              initialized we update them with information about memory
1031  *              remapping requirements parsed out of the ACPI table in
1032  *              this last pass.
1033  *
1034  * After that the hardware is initialized and ready to go. In the last
1035  * step we do some Linux specific things like registering the driver in
1036  * the dma_ops interface and initializing the suspend/resume support
1037  * functions. Finally it prints some information about AMD IOMMUs and
1038  * the driver state and enables the hardware.
1039  */
1040 int __init amd_iommu_init(void)
1041 {
1042         int i, ret = 0;
1043
1044
1045         if (no_iommu) {
1046                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1047                 return 0;
1048         }
1049
1050         if (!amd_iommu_detected)
1051                 return -ENODEV;
1052
1053         /*
1054          * First parse ACPI tables to find the largest Bus/Dev/Func
1055          * we need to handle. Upon this information the shared data
1056          * structures for the IOMMUs in the system will be allocated
1057          */
1058         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1059                 return -ENODEV;
1060
1061         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1062         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1063         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1064
1065         ret = -ENOMEM;
1066
1067         /* Device table - directly used by all IOMMUs */
1068         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1069                                       get_order(dev_table_size));
1070         if (amd_iommu_dev_table == NULL)
1071                 goto out;
1072
1073         /*
1074          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1075          * IOMMU see for that device
1076          */
1077         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1078                         get_order(alias_table_size));
1079         if (amd_iommu_alias_table == NULL)
1080                 goto free;
1081
1082         /* IOMMU rlookup table - find the IOMMU for a specific device */
1083         amd_iommu_rlookup_table = (void *)__get_free_pages(
1084                         GFP_KERNEL | __GFP_ZERO,
1085                         get_order(rlookup_table_size));
1086         if (amd_iommu_rlookup_table == NULL)
1087                 goto free;
1088
1089         /*
1090          * Protection Domain table - maps devices to protection domains
1091          * This table has the same size as the rlookup_table
1092          */
1093         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1094                                      get_order(rlookup_table_size));
1095         if (amd_iommu_pd_table == NULL)
1096                 goto free;
1097
1098         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1099                                             GFP_KERNEL | __GFP_ZERO,
1100                                             get_order(MAX_DOMAIN_ID/8));
1101         if (amd_iommu_pd_alloc_bitmap == NULL)
1102                 goto free;
1103
1104         /* init the device table */
1105         init_device_table();
1106
1107         /*
1108          * let all alias entries point to itself
1109          */
1110         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1111                 amd_iommu_alias_table[i] = i;
1112
1113         /*
1114          * never allocate domain 0 because its used as the non-allocated and
1115          * error value placeholder
1116          */
1117         amd_iommu_pd_alloc_bitmap[0] = 1;
1118
1119         /*
1120          * now the data structures are allocated and basically initialized
1121          * start the real acpi table scan
1122          */
1123         ret = -ENODEV;
1124         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1125                 goto free;
1126
1127         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1128                 goto free;
1129
1130         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1131         if (ret)
1132                 goto free;
1133
1134         ret = sysdev_register(&device_amd_iommu);
1135         if (ret)
1136                 goto free;
1137
1138         ret = amd_iommu_init_dma_ops();
1139         if (ret)
1140                 goto free;
1141
1142         enable_iommus();
1143
1144         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1145                         (1 << (amd_iommu_aperture_order-20)));
1146
1147         printk(KERN_INFO "AMD IOMMU: device isolation ");
1148         if (amd_iommu_isolate)
1149                 printk("enabled\n");
1150         else
1151                 printk("disabled\n");
1152
1153         if (amd_iommu_unmap_flush)
1154                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1155         else
1156                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1157
1158 out:
1159         return ret;
1160
1161 free:
1162         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1163                    get_order(MAX_DOMAIN_ID/8));
1164
1165         free_pages((unsigned long)amd_iommu_pd_table,
1166                    get_order(rlookup_table_size));
1167
1168         free_pages((unsigned long)amd_iommu_rlookup_table,
1169                    get_order(rlookup_table_size));
1170
1171         free_pages((unsigned long)amd_iommu_alias_table,
1172                    get_order(alias_table_size));
1173
1174         free_pages((unsigned long)amd_iommu_dev_table,
1175                    get_order(dev_table_size));
1176
1177         free_iommu_all();
1178
1179         free_unity_maps();
1180
1181         goto out;
1182 }
1183
1184 /****************************************************************************
1185  *
1186  * Early detect code. This code runs at IOMMU detection time in the DMA
1187  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1188  * IOMMUs
1189  *
1190  ****************************************************************************/
1191 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1192 {
1193         return 0;
1194 }
1195
1196 void __init amd_iommu_detect(void)
1197 {
1198         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1199                 return;
1200
1201         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1202                 iommu_detected = 1;
1203                 amd_iommu_detected = 1;
1204 #ifdef CONFIG_GART_IOMMU
1205                 gart_iommu_aperture_disabled = 1;
1206                 gart_iommu_aperture = 0;
1207 #endif
1208         }
1209 }
1210
1211 /****************************************************************************
1212  *
1213  * Parsing functions for the AMD IOMMU specific kernel command line
1214  * options.
1215  *
1216  ****************************************************************************/
1217
1218 static int __init parse_amd_iommu_options(char *str)
1219 {
1220         for (; *str; ++str) {
1221                 if (strncmp(str, "isolate", 7) == 0)
1222                         amd_iommu_isolate = true;
1223                 if (strncmp(str, "share", 5) == 0)
1224                         amd_iommu_isolate = false;
1225                 if (strncmp(str, "fullflush", 9) == 0)
1226                         amd_iommu_unmap_flush = true;
1227         }
1228
1229         return 1;
1230 }
1231
1232 static int __init parse_amd_iommu_size_options(char *str)
1233 {
1234         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1235
1236         if ((order > 24) && (order < 31))
1237                 amd_iommu_aperture_order = order;
1238
1239         return 1;
1240 }
1241
1242 __setup("amd_iommu=", parse_amd_iommu_options);
1243 __setup("amd_iommu_size=", parse_amd_iommu_size_options);