arch/x86/kernel/smpboot.c

   1  /*
   2  *      x86 SMP booting functions
   3  *
   4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
   5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
   6  *      Copyright 2001 Andi Kleen, SuSE Labs.
   7  *
   8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
   9  *      whom a great many thanks are extended.
  10  *
  11  *      Thanks to Intel for making available several different Pentium,
  12  *      Pentium Pro and Pentium-II/Xeon MP machines.
  13  *      Original development of Linux SMP code supported by Caldera.
  14  *
  15  *      This code is released under the GNU General Public License version 2 or
  16  *      later.
  17  *
  18  *      Fixes
  19  *              Felix Koop      :       NR_CPUS used properly
  20  *              Jose Renau      :       Handle single CPU case.
  21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
  22  *              Greg Wright     :       Fix for kernel stacks panic.
  23  *              Erich Boleyn    :       MP v1.4 and additional changes.
  24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
  25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
  26  *      Michael Chastain        :       Change trampoline.S to gnu as.
  27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
  28  *              Ingo Molnar     :       Added APIC timers, based on code
  29  *                                      from Jose Renau
  30  *              Ingo Molnar     :       various cleanups and rewrites
  31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
  32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
  33  *      Andi Kleen              :       Changed for SMP boot into long mode.
  34  *              Martin J. Bligh :       Added support for multi-quad systems
  35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
  36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
  37  *      Andi Kleen              :       Converted to new state machine.
  38  *      Ashok Raj               :       CPU hotplug support
  39  *      Glauber Costa           :       i386 and x86_64 integration
  40  */
  41
  42 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  43
  44 #include <linux/init.h>
  45 #include <linux/smp.h>
  46 #include <linux/export.h>
  47 #include <linux/sched.h>
  48 #include <linux/percpu.h>
  49 #include <linux/bootmem.h>
  50 #include <linux/err.h>
  51 #include <linux/nmi.h>
  52 #include <linux/tboot.h>
  53 #include <linux/stackprotector.h>
  54 #include <linux/gfp.h>
  55 #include <linux/cpuidle.h>
  56
  57 #include <asm/acpi.h>
  58 #include <asm/desc.h>
  59 #include <asm/nmi.h>
  60 #include <asm/irq.h>
  61 #include <asm/idle.h>
  62 #include <asm/realmode.h>
  63 #include <asm/cpu.h>
  64 #include <asm/numa.h>
  65 #include <asm/pgtable.h>
  66 #include <asm/tlbflush.h>
  67 #include <asm/mtrr.h>
  68 #include <asm/mwait.h>
  69 #include <asm/apic.h>
  70 #include <asm/io_apic.h>
  71 #include <asm/fpu/internal.h>
  72 #include <asm/setup.h>
  73 #include <asm/uv/uv.h>
  74 #include <linux/mc146818rtc.h>
  75 #include <asm/i8259.h>
  76 #include <asm/realmode.h>
  77 #include <asm/misc.h>
  78
  79 /* Number of siblings per CPU package */
  80 int smp_num_siblings = 1;
  81 EXPORT_SYMBOL(smp_num_siblings);
  82
  83 /* Last level cache ID of each logical CPU */
  84 DEFINE_PER_CPU_READ_MOSTLY(u16, cpu_llc_id) = BAD_APICID;
  85
  86 /* representing HT siblings of each logical CPU */
  87 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_sibling_map);
  88 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
  89
  90 /* representing HT and core siblings of each logical CPU */
  91 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_core_map);
  92 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
  93
  94 DEFINE_PER_CPU_READ_MOSTLY(cpumask_var_t, cpu_llc_shared_map);
  95
  96 /* Per CPU bogomips and other parameters */
  97 DEFINE_PER_CPU_READ_MOSTLY(struct cpuinfo_x86, cpu_info);
  98 EXPORT_PER_CPU_SYMBOL(cpu_info);
  99
 100 /* Logical package management. We might want to allocate that dynamically */
 101 static int *physical_to_logical_pkg __read_mostly;
 102 static unsigned long *physical_package_map __read_mostly;;
 103 static unsigned int max_physical_pkg_id __read_mostly;
 104 unsigned int __max_logical_packages __read_mostly;
 105 EXPORT_SYMBOL(__max_logical_packages);
 106 static unsigned int logical_packages __read_mostly;
 107 static bool logical_packages_frozen __read_mostly;
 108
 109 /* Maximum number of SMT threads on any online core */
 110 int __max_smt_threads __read_mostly;
 111
 112 /* Flag to indicate if a complete sched domain rebuild is required */
 113 bool x86_topology_update;
 114
 115 int arch_update_cpu_topology(void)
 116 {
 117         int retval = x86_topology_update;
 118
 119         x86_topology_update = false;
 120         return retval;
 121 }
 122
 123 static inline void smpboot_setup_warm_reset_vector(unsigned long start_eip)
 124 {
 125         unsigned long flags;
 126
 127         spin_lock_irqsave(&rtc_lock, flags);
 128         CMOS_WRITE(0xa, 0xf);
 129         spin_unlock_irqrestore(&rtc_lock, flags);
 130         local_flush_tlb();
 131         pr_debug("1.\n");
 132         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_HIGH)) =
 133                                                         start_eip >> 4;
 134         pr_debug("2.\n");
 135         *((volatile unsigned short *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) =
 136                                                         start_eip & 0xf;
 137         pr_debug("3.\n");
 138 }
 139
 140 static inline void smpboot_restore_warm_reset_vector(void)
 141 {
 142         unsigned long flags;
 143
 144         /*
 145          * Install writable page 0 entry to set BIOS data area.
 146          */
 147         local_flush_tlb();
 148
 149         /*
 150          * Paranoid:  Set warm reset code and vector here back
 151          * to default values.
 152          */
 153         spin_lock_irqsave(&rtc_lock, flags);
 154         CMOS_WRITE(0, 0xf);
 155         spin_unlock_irqrestore(&rtc_lock, flags);
 156
 157         *((volatile u32 *)phys_to_virt(TRAMPOLINE_PHYS_LOW)) = 0;
 158 }
 159
 160 /*
 161  * Report back to the Boot Processor during boot time or to the caller processor
 162  * during CPU online.
 163  */
 164 static void smp_callin(void)
 165 {
 166         int cpuid, phys_id;
 167
 168         /*
 169          * If waken up by an INIT in an 82489DX configuration
 170          * cpu_callout_mask guarantees we don't get here before
 171          * an INIT_deassert IPI reaches our local APIC, so it is
 172          * now safe to touch our local APIC.
 173          */
 174         cpuid = smp_processor_id();
 175
 176         /*
 177          * (This works even if the APIC is not enabled.)
 178          */
 179         phys_id = read_apic_id();
 180
 181         /*
 182          * the boot CPU has finished the init stage and is spinning
 183          * on callin_map until we finish. We are free to set up this
 184          * CPU, first the APIC. (this is probably redundant on most
 185          * boards)
 186          */
 187         apic_ap_setup();
 188
 189         /*
 190          * Save our processor parameters. Note: this information
 191          * is needed for clock calibration.
 192          */
 193         smp_store_cpu_info(cpuid);
 194
 195         /*
 196          * Get our bogomips.
 197          * Update loops_per_jiffy in cpu_data. Previous call to
 198          * smp_store_cpu_info() stored a value that is close but not as
 199          * accurate as the value just calculated.
 200          */
 201         calibrate_delay();
 202         cpu_data(cpuid).loops_per_jiffy = loops_per_jiffy;
 203         pr_debug("Stack at about %p\n", &cpuid);
 204
 205         /*
 206          * This must be done before setting cpu_online_mask
 207          * or calling notify_cpu_starting.
 208          */
 209         set_cpu_sibling_map(raw_smp_processor_id());
 210         wmb();
 211
 212         notify_cpu_starting(cpuid);
 213
 214         /*
 215          * Allow the master to continue.
 216          */
 217         cpumask_set_cpu(cpuid, cpu_callin_mask);
 218 }
 219
 220 static int cpu0_logical_apicid;
 221 static int enable_start_cpu0;
 222 /*
 223  * Activate a secondary processor.
 224  */
 225 static void notrace start_secondary(void *unused)
 226 {
 227         /*
 228          * Don't put *anything* before cpu_init(), SMP booting is too
 229          * fragile that we want to limit the things done here to the
 230          * most necessary things.
 231          */
 232         cpu_init();
 233         x86_cpuinit.early_percpu_clock_init();
 234         preempt_disable();
 235         smp_callin();
 236
 237         enable_start_cpu0 = 0;
 238
 239 #ifdef CONFIG_X86_32
 240         /* switch away from the initial page table */
 241         load_cr3(swapper_pg_dir);
 242         __flush_tlb_all();
 243 #endif
 244
 245         /* otherwise gcc will move up smp_processor_id before the cpu_init */
 246         barrier();
 247         /*
 248          * Check TSC synchronization with the BP:
 249          */
 250         check_tsc_sync_target();
 251
 252         /*
 253          * Lock vector_lock and initialize the vectors on this cpu
 254          * before setting the cpu online. We must set it online with
 255          * vector_lock held to prevent a concurrent setup/teardown
 256          * from seeing a half valid vector space.
 257          */
 258         lock_vector_lock();
 259         setup_vector_irq(smp_processor_id());
 260         set_cpu_online(smp_processor_id(), true);
 261         unlock_vector_lock();
 262         cpu_set_state_online(smp_processor_id());
 263         x86_platform.nmi_init();
 264
 265         /* enable local interrupts */
 266         local_irq_enable();
 267
 268         /* to prevent fake stack check failure in clock setup */
 269         boot_init_stack_canary();
 270
 271         x86_cpuinit.setup_percpu_clockev();
 272
 273         wmb();
 274         cpu_startup_entry(CPUHP_AP_ONLINE_IDLE);
 275 }
 276
 277 int topology_update_package_map(unsigned int apicid, unsigned int cpu)
 278 {
 279         unsigned int new, pkg = apicid >> boot_cpu_data.x86_coreid_bits;
 280
 281         /* Called from early boot ? */
 282         if (!physical_package_map)
 283                 return 0;
 284
 285         if (pkg >= max_physical_pkg_id)
 286                 return -EINVAL;
 287
 288         /* Set the logical package id */
 289         if (test_and_set_bit(pkg, physical_package_map))
 290                 goto found;
 291
 292         if (logical_packages_frozen) {
 293                 physical_to_logical_pkg[pkg] = -1;
 294                 pr_warn("APIC(%x) Package %u exceeds logical package max\n",
 295                         apicid, pkg);
 296                 return -ENOSPC;
 297         }
 298
 299         new = logical_packages++;
 300         pr_info("APIC(%x) Converting physical %u to logical package %u\n",
 301                 apicid, pkg, new);
 302         physical_to_logical_pkg[pkg] = new;
 303
 304 found:
 305         cpu_data(cpu).logical_proc_id = physical_to_logical_pkg[pkg];
 306         return 0;
 307 }
 308
 309 /**
 310  * topology_phys_to_logical_pkg - Map a physical package id to a logical
 311  *
 312  * Returns logical package id or -1 if not found
 313  */
 314 int topology_phys_to_logical_pkg(unsigned int phys_pkg)
 315 {
 316         if (phys_pkg >= max_physical_pkg_id)
 317                 return -1;
 318         return physical_to_logical_pkg[phys_pkg];
 319 }
 320 EXPORT_SYMBOL(topology_phys_to_logical_pkg);
 321
 322 static void __init smp_init_package_map(void)
 323 {
 324         unsigned int ncpus, cpu;
 325         size_t size;
 326
 327         /*
 328          * Today neither Intel nor AMD support heterogenous systems. That
 329          * might change in the future....
 330          *
 331          * While ideally we'd want '* smp_num_siblings' in the below @ncpus
 332          * computation, this won't actually work since some Intel BIOSes
 333          * report inconsistent HT data when they disable HT.
 334          *
 335          * In particular, they reduce the APIC-IDs to only include the cores,
 336          * but leave the CPUID topology to say there are (2) siblings.
 337          * This means we don't know how many threads there will be until
 338          * after the APIC enumeration.
 339          *
 340          * By not including this we'll sometimes over-estimate the number of
 341          * logical packages by the amount of !present siblings, but this is
 342          * still better than MAX_LOCAL_APIC.
 343          *
 344          * We use total_cpus not nr_cpu_ids because nr_cpu_ids can be limited
 345          * on the command line leading to a similar issue as the HT disable
 346          * problem because the hyperthreads are usually enumerated after the
 347          * primary cores.
 348          */
 349         ncpus = boot_cpu_data.x86_max_cores;
 350         if (!ncpus) {
 351                 pr_warn("x86_max_cores == zero !?!?");
 352                 ncpus = 1;
 353         }
 354
 355         __max_logical_packages = DIV_ROUND_UP(total_cpus, ncpus);
 356         logical_packages = 0;
 357
 358         /*
 359          * Possibly larger than what we need as the number of apic ids per
 360          * package can be smaller than the actual used apic ids.
 361          */
 362         max_physical_pkg_id = DIV_ROUND_UP(MAX_LOCAL_APIC, ncpus);
 363         size = max_physical_pkg_id * sizeof(unsigned int);
 364         physical_to_logical_pkg = kmalloc(size, GFP_KERNEL);
 365         memset(physical_to_logical_pkg, 0xff, size);
 366         size = BITS_TO_LONGS(max_physical_pkg_id) * sizeof(unsigned long);
 367         physical_package_map = kzalloc(size, GFP_KERNEL);
 368
 369         for_each_present_cpu(cpu) {
 370                 unsigned int apicid = apic->cpu_present_to_apicid(cpu);
 371
 372                 if (apicid == BAD_APICID || !apic->apic_id_valid(apicid))
 373                         continue;
 374                 if (!topology_update_package_map(apicid, cpu))
 375                         continue;
 376                 pr_warn("CPU %u APICId %x disabled\n", cpu, apicid);
 377                 per_cpu(x86_bios_cpu_apicid, cpu) = BAD_APICID;
 378                 set_cpu_possible(cpu, false);
 379                 set_cpu_present(cpu, false);
 380         }
 381
 382         if (logical_packages > __max_logical_packages) {
 383                 pr_warn("Detected more packages (%u), then computed by BIOS data (%u).\n",
 384                         logical_packages, __max_logical_packages);
 385                 logical_packages_frozen = true;
 386                 __max_logical_packages  = logical_packages;
 387         }
 388
 389         pr_info("Max logical packages: %u\n", __max_logical_packages);
 390 }
 391
 392 void __init smp_store_boot_cpu_info(void)
 393 {
 394         int id = 0; /* CPU 0 */
 395         struct cpuinfo_x86 *c = &cpu_data(id);
 396
 397         *c = boot_cpu_data;
 398         c->cpu_index = id;
 399         smp_init_package_map();
 400 }
 401
 402 /*
 403  * The bootstrap kernel entry code has set these up. Save them for
 404  * a given CPU
 405  */
 406 void smp_store_cpu_info(int id)
 407 {
 408         struct cpuinfo_x86 *c = &cpu_data(id);
 409
 410         *c = boot_cpu_data;
 411         c->cpu_index = id;
 412         /*
 413          * During boot time, CPU0 has this setup already. Save the info when
 414          * bringing up AP or offlined CPU0.
 415          */
 416         identify_secondary_cpu(c);
 417 }
 418
 419 static bool
 420 topology_same_node(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 421 {
 422         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 423
 424         return (cpu_to_node(cpu1) == cpu_to_node(cpu2));
 425 }
 426
 427 static bool
 428 topology_sane(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o, const char *name)
 429 {
 430         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 431
 432         return !WARN_ONCE(!topology_same_node(c, o),
 433                 "sched: CPU #%d's %s-sibling CPU #%d is not on the same node! "
 434                 "[node: %d != %d]. Ignoring dependency.\n",
 435                 cpu1, name, cpu2, cpu_to_node(cpu1), cpu_to_node(cpu2));
 436 }
 437
 438 #define link_mask(mfunc, c1, c2)                                        \
 439 do {                                                                    \
 440         cpumask_set_cpu((c1), mfunc(c2));                               \
 441         cpumask_set_cpu((c2), mfunc(c1));                               \
 442 } while (0)
 443
 444 static bool match_smt(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 445 {
 446         if (boot_cpu_has(X86_FEATURE_TOPOEXT)) {
 447                 int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 448
 449                 if (c->phys_proc_id == o->phys_proc_id &&
 450                     per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2) &&
 451                     c->cpu_core_id == o->cpu_core_id)
 452                         return topology_sane(c, o, "smt");
 453
 454         } else if (c->phys_proc_id == o->phys_proc_id &&
 455                    c->cpu_core_id == o->cpu_core_id) {
 456                 return topology_sane(c, o, "smt");
 457         }
 458
 459         return false;
 460 }
 461
 462 static bool match_llc(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 463 {
 464         int cpu1 = c->cpu_index, cpu2 = o->cpu_index;
 465
 466         if (per_cpu(cpu_llc_id, cpu1) != BAD_APICID &&
 467             per_cpu(cpu_llc_id, cpu1) == per_cpu(cpu_llc_id, cpu2))
 468                 return topology_sane(c, o, "llc");
 469
 470         return false;
 471 }
 472
 473 /*
 474  * Unlike the other levels, we do not enforce keeping a
 475  * multicore group inside a NUMA node.  If this happens, we will
 476  * discard the MC level of the topology later.
 477  */
 478 static bool match_die(struct cpuinfo_x86 *c, struct cpuinfo_x86 *o)
 479 {
 480         if (c->phys_proc_id == o->phys_proc_id)
 481                 return true;
 482         return false;
 483 }
 484
 485 #if defined(CONFIG_SCHED_SMT) || defined(CONFIG_SCHED_MC)
 486 static inline int x86_sched_itmt_flags(void)
 487 {
 488         return sysctl_sched_itmt_enabled ? SD_ASYM_PACKING : 0;
 489 }
 490
 491 #ifdef CONFIG_SCHED_MC
 492 static int x86_core_flags(void)
 493 {
 494         return cpu_core_flags() | x86_sched_itmt_flags();
 495 }
 496 #endif
 497 #ifdef CONFIG_SCHED_SMT
 498 static int x86_smt_flags(void)
 499 {
 500         return cpu_smt_flags() | x86_sched_itmt_flags();
 501 }
 502 #endif
 503 #endif
 504
 505 static struct sched_domain_topology_level x86_numa_in_package_topology[] = {
 506 #ifdef CONFIG_SCHED_SMT
 507         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 508 #endif
 509 #ifdef CONFIG_SCHED_MC
 510         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 511 #endif
 512         { NULL, },
 513 };
 514
 515 static struct sched_domain_topology_level x86_topology[] = {
 516 #ifdef CONFIG_SCHED_SMT
 517         { cpu_smt_mask, x86_smt_flags, SD_INIT_NAME(SMT) },
 518 #endif
 519 #ifdef CONFIG_SCHED_MC
 520         { cpu_coregroup_mask, x86_core_flags, SD_INIT_NAME(MC) },
 521 #endif
 522         { cpu_cpu_mask, SD_INIT_NAME(DIE) },
 523         { NULL, },
 524 };
 525
 526 /*
 527  * Set if a package/die has multiple NUMA nodes inside.
 528  * AMD Magny-Cours and Intel Cluster-on-Die have this.
 529  */
 530 static bool x86_has_numa_in_package;
 531
 532 void set_cpu_sibling_map(int cpu)
 533 {
 534         bool has_smt = smp_num_siblings > 1;
 535         bool has_mp = has_smt || boot_cpu_data.x86_max_cores > 1;
 536         struct cpuinfo_x86 *c = &cpu_data(cpu);
 537         struct cpuinfo_x86 *o;
 538         int i, threads;
 539
 540         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
 541
 542         if (!has_mp) {
 543                 cpumask_set_cpu(cpu, topology_sibling_cpumask(cpu));
 544                 cpumask_set_cpu(cpu, cpu_llc_shared_mask(cpu));
 545                 cpumask_set_cpu(cpu, topology_core_cpumask(cpu));
 546                 c->booted_cores = 1;
 547                 return;
 548         }
 549
 550         for_each_cpu(i, cpu_sibling_setup_mask) {
 551                 o = &cpu_data(i);
 552
 553                 if ((i == cpu) || (has_smt && match_smt(c, o)))
 554                         link_mask(topology_sibling_cpumask, cpu, i);
 555
 556                 if ((i == cpu) || (has_mp && match_llc(c, o)))
 557                         link_mask(cpu_llc_shared_mask, cpu, i);
 558
 559         }
 560
 561         /*
 562          * This needs a separate iteration over the cpus because we rely on all
 563          * topology_sibling_cpumask links to be set-up.
 564          */
 565         for_each_cpu(i, cpu_sibling_setup_mask) {
 566                 o = &cpu_data(i);
 567
 568                 if ((i == cpu) || (has_mp && match_die(c, o))) {
 569                         link_mask(topology_core_cpumask, cpu, i);
 570
 571                         /*
 572                          *  Does this new cpu bringup a new core?
 573                          */
 574                         if (cpumask_weight(
 575                             topology_sibling_cpumask(cpu)) == 1) {
 576                                 /*
 577                                  * for each core in package, increment
 578                                  * the booted_cores for this new cpu
 579                                  */
 580                                 if (cpumask_first(
 581                                     topology_sibling_cpumask(i)) == i)
 582                                         c->booted_cores++;
 583                                 /*
 584                                  * increment the core count for all
 585                                  * the other cpus in this package
 586                                  */
 587                                 if (i != cpu)
 588                                         cpu_data(i).booted_cores++;
 589                         } else if (i != cpu && !c->booted_cores)
 590                                 c->booted_cores = cpu_data(i).booted_cores;
 591                 }
 592                 if (match_die(c, o) && !topology_same_node(c, o))
 593                         x86_has_numa_in_package = true;
 594         }
 595
 596         threads = cpumask_weight(topology_sibling_cpumask(cpu));
 597         if (threads > __max_smt_threads)
 598                 __max_smt_threads = threads;
 599 }
 600
 601 /* maps the cpu to the sched domain representing multi-core */
 602 const struct cpumask *cpu_coregroup_mask(int cpu)
 603 {
 604         return cpu_llc_shared_mask(cpu);
 605 }
 606
 607 static void impress_friends(void)
 608 {
 609         int cpu;
 610         unsigned long bogosum = 0;
 611         /*
 612          * Allow the user to impress friends.
 613          */
 614         pr_debug("Before bogomips\n");
 615         for_each_possible_cpu(cpu)
 616                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
 617                         bogosum += cpu_data(cpu).loops_per_jiffy;
 618         pr_info("Total of %d processors activated (%lu.%02lu BogoMIPS)\n",
 619                 num_online_cpus(),
 620                 bogosum/(500000/HZ),
 621                 (bogosum/(5000/HZ))%100);
 622
 623         pr_debug("Before bogocount - setting activated=1\n");
 624 }
 625
 626 void __inquire_remote_apic(int apicid)
 627 {
 628         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
 629         const char * const names[] = { "ID", "VERSION", "SPIV" };
 630         int timeout;
 631         u32 status;
 632
 633         pr_info("Inquiring remote APIC 0x%x...\n", apicid);
 634
 635         for (i = 0; i < ARRAY_SIZE(regs); i++) {
 636                 pr_info("... APIC 0x%x %s: ", apicid, names[i]);
 637
 638                 /*
 639                  * Wait for idle.
 640                  */
 641                 status = safe_apic_wait_icr_idle();
 642                 if (status)
 643                         pr_cont("a previous APIC delivery may have failed\n");
 644
 645                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
 646
 647                 timeout = 0;
 648                 do {
 649                         udelay(100);
 650                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
 651                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
 652
 653                 switch (status) {
 654                 case APIC_ICR_RR_VALID:
 655                         status = apic_read(APIC_RRR);
 656                         pr_cont("%08x\n", status);
 657                         break;
 658                 default:
 659                         pr_cont("failed\n");
 660                 }
 661         }
 662 }
 663
 664 /*
 665  * The Multiprocessor Specification 1.4 (1997) example code suggests
 666  * that there should be a 10ms delay between the BSP asserting INIT
 667  * and de-asserting INIT, when starting a remote processor.
 668  * But that slows boot and resume on modern processors, which include
 669  * many cores and don't require that delay.
 670  *
 671  * Cmdline "init_cpu_udelay=" is available to over-ride this delay.
 672  * Modern processor families are quirked to remove the delay entirely.
 673  */
 674 #define UDELAY_10MS_DEFAULT 10000
 675
 676 static unsigned int init_udelay = UINT_MAX;
 677
 678 static int __init cpu_init_udelay(char *str)
 679 {
 680         get_option(&str, &init_udelay);
 681
 682         return 0;
 683 }
 684 early_param("cpu_init_udelay", cpu_init_udelay);
 685
 686 static void __init smp_quirk_init_udelay(void)
 687 {
 688         /* if cmdline changed it from default, leave it alone */
 689         if (init_udelay != UINT_MAX)
 690                 return;
 691
 692         /* if modern processor, use no delay */
 693         if (((boot_cpu_data.x86_vendor == X86_VENDOR_INTEL) && (boot_cpu_data.x86 == 6)) ||
 694             ((boot_cpu_data.x86_vendor == X86_VENDOR_AMD) && (boot_cpu_data.x86 >= 0xF))) {
 695                 init_udelay = 0;
 696                 return;
 697         }
 698         /* else, use legacy delay */
 699         init_udelay = UDELAY_10MS_DEFAULT;
 700 }
 701
 702 /*
 703  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
 704  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
 705  * won't ... remember to clear down the APIC, etc later.
 706  */
 707 int
 708 wakeup_secondary_cpu_via_nmi(int apicid, unsigned long start_eip)
 709 {
 710         unsigned long send_status, accept_status = 0;
 711         int maxlvt;
 712
 713         /* Target chip */
 714         /* Boot on the stack */
 715         /* Kick the second */
 716         apic_icr_write(APIC_DM_NMI | apic->dest_logical, apicid);
 717
 718         pr_debug("Waiting for send to finish...\n");
 719         send_status = safe_apic_wait_icr_idle();
 720
 721         /*
 722          * Give the other CPU some time to accept the IPI.
 723          */
 724         udelay(200);
 725         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 726                 maxlvt = lapic_get_maxlvt();
 727                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
 728                         apic_write(APIC_ESR, 0);
 729                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 730         }
 731         pr_debug("NMI sent\n");
 732
 733         if (send_status)
 734                 pr_err("APIC never delivered???\n");
 735         if (accept_status)
 736                 pr_err("APIC delivery error (%lx)\n", accept_status);
 737
 738         return (send_status | accept_status);
 739 }
 740
 741 static int
 742 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
 743 {
 744         unsigned long send_status = 0, accept_status = 0;
 745         int maxlvt, num_starts, j;
 746
 747         maxlvt = lapic_get_maxlvt();
 748
 749         /*
 750          * Be paranoid about clearing APIC errors.
 751          */
 752         if (APIC_INTEGRATED(boot_cpu_apic_version)) {
 753                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 754                         apic_write(APIC_ESR, 0);
 755                 apic_read(APIC_ESR);
 756         }
 757
 758         pr_debug("Asserting INIT\n");
 759
 760         /*
 761          * Turn INIT on target chip
 762          */
 763         /*
 764          * Send IPI
 765          */
 766         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
 767                        phys_apicid);
 768
 769         pr_debug("Waiting for send to finish...\n");
 770         send_status = safe_apic_wait_icr_idle();
 771
 772         udelay(init_udelay);
 773
 774         pr_debug("Deasserting INIT\n");
 775
 776         /* Target chip */
 777         /* Send IPI */
 778         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
 779
 780         pr_debug("Waiting for send to finish...\n");
 781         send_status = safe_apic_wait_icr_idle();
 782
 783         mb();
 784
 785         /*
 786          * Should we send STARTUP IPIs ?
 787          *
 788          * Determine this based on the APIC version.
 789          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
 790          */
 791         if (APIC_INTEGRATED(boot_cpu_apic_version))
 792                 num_starts = 2;
 793         else
 794                 num_starts = 0;
 795
 796         /*
 797          * Run STARTUP IPI loop.
 798          */
 799         pr_debug("#startup loops: %d\n", num_starts);
 800
 801         for (j = 1; j <= num_starts; j++) {
 802                 pr_debug("Sending STARTUP #%d\n", j);
 803                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 804                         apic_write(APIC_ESR, 0);
 805                 apic_read(APIC_ESR);
 806                 pr_debug("After apic_write\n");
 807
 808                 /*
 809                  * STARTUP IPI
 810                  */
 811
 812                 /* Target chip */
 813                 /* Boot on the stack */
 814                 /* Kick the second */
 815                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
 816                                phys_apicid);
 817
 818                 /*
 819                  * Give the other CPU some time to accept the IPI.
 820                  */
 821                 if (init_udelay == 0)
 822                         udelay(10);
 823                 else
 824                         udelay(300);
 825
 826                 pr_debug("Startup point 1\n");
 827
 828                 pr_debug("Waiting for send to finish...\n");
 829                 send_status = safe_apic_wait_icr_idle();
 830
 831                 /*
 832                  * Give the other CPU some time to accept the IPI.
 833                  */
 834                 if (init_udelay == 0)
 835                         udelay(10);
 836                 else
 837                         udelay(200);
 838
 839                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
 840                         apic_write(APIC_ESR, 0);
 841                 accept_status = (apic_read(APIC_ESR) & 0xEF);
 842                 if (send_status || accept_status)
 843                         break;
 844         }
 845         pr_debug("After Startup\n");
 846
 847         if (send_status)
 848                 pr_err("APIC never delivered???\n");
 849         if (accept_status)
 850                 pr_err("APIC delivery error (%lx)\n", accept_status);
 851
 852         return (send_status | accept_status);
 853 }
 854
 855 /* reduce the number of lines printed when booting a large cpu count system */
 856 static void announce_cpu(int cpu, int apicid)
 857 {
 858         static int current_node = -1;
 859         int node = early_cpu_to_node(cpu);
 860         static int width, node_width;
 861
 862         if (!width)
 863                 width = num_digits(num_possible_cpus()) + 1; /* + '#' sign */
 864
 865         if (!node_width)
 866                 node_width = num_digits(num_possible_nodes()) + 1; /* + '#' */
 867
 868         if (cpu == 1)
 869                 printk(KERN_INFO "x86: Booting SMP configuration:\n");
 870
 871         if (system_state == SYSTEM_BOOTING) {
 872                 if (node != current_node) {
 873                         if (current_node > (-1))
 874                                 pr_cont("\n");
 875                         current_node = node;
 876
 877                         printk(KERN_INFO ".... node %*s#%d, CPUs:  ",
 878                                node_width - num_digits(node), " ", node);
 879                 }
 880
 881                 /* Add padding for the BSP */
 882                 if (cpu == 1)
 883                         pr_cont("%*s", width + 1, " ");
 884
 885                 pr_cont("%*s#%d", width - num_digits(cpu), " ", cpu);
 886
 887         } else
 888                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
 889                         node, cpu, apicid);
 890 }
 891
 892 static int wakeup_cpu0_nmi(unsigned int cmd, struct pt_regs *regs)
 893 {
 894         int cpu;
 895
 896         cpu = smp_processor_id();
 897         if (cpu == 0 && !cpu_online(cpu) && enable_start_cpu0)
 898                 return NMI_HANDLED;
 899
 900         return NMI_DONE;
 901 }
 902
 903 /*
 904  * Wake up AP by INIT, INIT, STARTUP sequence.
 905  *
 906  * Instead of waiting for STARTUP after INITs, BSP will execute the BIOS
 907  * boot-strap code which is not a desired behavior for waking up BSP. To
 908  * void the boot-strap code, wake up CPU0 by NMI instead.
 909  *
 910  * This works to wake up soft offlined CPU0 only. If CPU0 is hard offlined
 911  * (i.e. physically hot removed and then hot added), NMI won't wake it up.
 912  * We'll change this code in the future to wake up hard offlined CPU0 if
 913  * real platform and request are available.
 914  */
 915 static int
 916 wakeup_cpu_via_init_nmi(int cpu, unsigned long start_ip, int apicid,
 917                int *cpu0_nmi_registered)
 918 {
 919         int id;
 920         int boot_error;
 921
 922         preempt_disable();
 923
 924         /*
 925          * Wake up AP by INIT, INIT, STARTUP sequence.
 926          */
 927         if (cpu) {
 928                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
 929                 goto out;
 930         }
 931
 932         /*
 933          * Wake up BSP by nmi.
 934          *
 935          * Register a NMI handler to help wake up CPU0.
 936          */
 937         boot_error = register_nmi_handler(NMI_LOCAL,
 938                                           wakeup_cpu0_nmi, 0, "wake_cpu0");
 939
 940         if (!boot_error) {
 941                 enable_start_cpu0 = 1;
 942                 *cpu0_nmi_registered = 1;
 943                 if (apic->dest_logical == APIC_DEST_LOGICAL)
 944                         id = cpu0_logical_apicid;
 945                 else
 946                         id = apicid;
 947                 boot_error = wakeup_secondary_cpu_via_nmi(id, start_ip);
 948         }
 949
 950 out:
 951         preempt_enable();
 952
 953         return boot_error;
 954 }
 955
 956 void common_cpu_up(unsigned int cpu, struct task_struct *idle)
 957 {
 958         /* Just in case we booted with a single CPU. */
 959         alternatives_enable_smp();
 960
 961         per_cpu(current_task, cpu) = idle;
 962
 963 #ifdef CONFIG_X86_32
 964         /* Stack for startup_32 can be just as for start_secondary onwards */
 965         irq_ctx_init(cpu);
 966         per_cpu(cpu_current_top_of_stack, cpu) =
 967                 (unsigned long)task_stack_page(idle) + THREAD_SIZE;
 968 #else
 969         initial_gs = per_cpu_offset(cpu);
 970 #endif
 971 }
 972
 973 /*
 974  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
 975  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
 976  * Returns zero if CPU booted OK, else error code from
 977  * ->wakeup_secondary_cpu.
 978  */
 979 static int do_boot_cpu(int apicid, int cpu, struct task_struct *idle)
 980 {
 981         volatile u32 *trampoline_status =
 982                 (volatile u32 *) __va(real_mode_header->trampoline_status);
 983         /* start_ip had better be page-aligned! */
 984         unsigned long start_ip = real_mode_header->trampoline_start;
 985
 986         unsigned long boot_error = 0;
 987         int cpu0_nmi_registered = 0;
 988         unsigned long timeout;
 989
 990         idle->thread.sp = (unsigned long)task_pt_regs(idle);
 991         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
 992         initial_code = (unsigned long)start_secondary;
 993         initial_stack  = idle->thread.sp;
 994
 995         /*
 996          * Enable the espfix hack for this CPU
 997         */
 998 #ifdef CONFIG_X86_ESPFIX64
 999         init_espfix_ap(cpu);
1000 #endif
1001
1002         /* So we see what's up */
1003         announce_cpu(cpu, apicid);
1004
1005         /*
1006          * This grunge runs the startup process for
1007          * the targeted processor.
1008          */
1009
1010         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
1011
1012                 pr_debug("Setting warm reset code and vector.\n");
1013
1014                 smpboot_setup_warm_reset_vector(start_ip);
1015                 /*
1016                  * Be paranoid about clearing APIC errors.
1017                 */
1018                 if (APIC_INTEGRATED(boot_cpu_apic_version)) {
1019                         apic_write(APIC_ESR, 0);
1020                         apic_read(APIC_ESR);
1021                 }
1022         }
1023
1024         /*
1025          * AP might wait on cpu_callout_mask in cpu_init() with
1026          * cpu_initialized_mask set if previous attempt to online
1027          * it timed-out. Clear cpu_initialized_mask so that after
1028          * INIT/SIPI it could start with a clean state.
1029          */
1030         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1031         smp_mb();
1032
1033         /*
1034          * Wake up a CPU in difference cases:
1035          * - Use the method in the APIC driver if it's defined
1036          * Otherwise,
1037          * - Use an INIT boot APIC message for APs or NMI for BSP.
1038          */
1039         if (apic->wakeup_secondary_cpu)
1040                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
1041         else
1042                 boot_error = wakeup_cpu_via_init_nmi(cpu, start_ip, apicid,
1043                                                      &cpu0_nmi_registered);
1044
1045         if (!boot_error) {
1046                 /*
1047                  * Wait 10s total for first sign of life from AP
1048                  */
1049                 boot_error = -1;
1050                 timeout = jiffies + 10*HZ;
1051                 while (time_before(jiffies, timeout)) {
1052                         if (cpumask_test_cpu(cpu, cpu_initialized_mask)) {
1053                                 /*
1054                                  * Tell AP to proceed with initialization
1055                                  */
1056                                 cpumask_set_cpu(cpu, cpu_callout_mask);
1057                                 boot_error = 0;
1058                                 break;
1059                         }
1060                         schedule();
1061                 }
1062         }
1063
1064         if (!boot_error) {
1065                 /*
1066                  * Wait till AP completes initial initialization
1067                  */
1068                 while (!cpumask_test_cpu(cpu, cpu_callin_mask)) {
1069                         /*
1070                          * Allow other tasks to run while we wait for the
1071                          * AP to come online. This also gives a chance
1072                          * for the MTRR work(triggered by the AP coming online)
1073                          * to be completed in the stop machine context.
1074                          */
1075                         schedule();
1076                 }
1077         }
1078
1079         /* mark "stuck" area as not stuck */
1080         *trampoline_status = 0;
1081
1082         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
1083                 /*
1084                  * Cleanup possible dangling ends...
1085                  */
1086                 smpboot_restore_warm_reset_vector();
1087         }
1088         /*
1089          * Clean up the nmi handler. Do this after the callin and callout sync
1090          * to avoid impact of possible long unregister time.
1091          */
1092         if (cpu0_nmi_registered)
1093                 unregister_nmi_handler(NMI_LOCAL, "wake_cpu0");
1094
1095         return boot_error;
1096 }
1097
1098 int native_cpu_up(unsigned int cpu, struct task_struct *tidle)
1099 {
1100         int apicid = apic->cpu_present_to_apicid(cpu);
1101         unsigned long flags;
1102         int err;
1103
1104         WARN_ON(irqs_disabled());
1105
1106         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
1107
1108         if (apicid == BAD_APICID ||
1109             !physid_isset(apicid, phys_cpu_present_map) ||
1110             !apic->apic_id_valid(apicid)) {
1111                 pr_err("%s: bad cpu %d\n", __func__, cpu);
1112                 return -EINVAL;
1113         }
1114
1115         /*
1116          * Already booted CPU?
1117          */
1118         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
1119                 pr_debug("do_boot_cpu %d Already started\n", cpu);
1120                 return -ENOSYS;
1121         }
1122
1123         /*
1124          * Save current MTRR state in case it was changed since early boot
1125          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
1126          */
1127         mtrr_save_state();
1128
1129         /* x86 CPUs take themselves offline, so delayed offline is OK. */
1130         err = cpu_check_up_prepare(cpu);
1131         if (err && err != -EBUSY)
1132                 return err;
1133
1134         /* the FPU context is blank, nobody can own it */
1135         __cpu_disable_lazy_restore(cpu);
1136
1137         common_cpu_up(cpu, tidle);
1138
1139         err = do_boot_cpu(apicid, cpu, tidle);
1140         if (err) {
1141                 pr_err("do_boot_cpu failed(%d) to wakeup CPU#%u\n", err, cpu);
1142                 return -EIO;
1143         }
1144
1145         /*
1146          * Check TSC synchronization with the AP (keep irqs disabled
1147          * while doing so):
1148          */
1149         local_irq_save(flags);
1150         check_tsc_sync_source(cpu);
1151         local_irq_restore(flags);
1152
1153         while (!cpu_online(cpu)) {
1154                 cpu_relax();
1155                 touch_nmi_watchdog();
1156         }
1157
1158         return 0;
1159 }
1160
1161 /**
1162  * arch_disable_smp_support() - disables SMP support for x86 at runtime
1163  */
1164 void arch_disable_smp_support(void)
1165 {
1166         disable_ioapic_support();
1167 }
1168
1169 /*
1170  * Fall back to non SMP mode after errors.
1171  *
1172  * RED-PEN audit/test this more. I bet there is more state messed up here.
1173  */
1174 static __init void disable_smp(void)
1175 {
1176         pr_info("SMP disabled\n");
1177
1178         disable_ioapic_support();
1179
1180         init_cpu_present(cpumask_of(0));
1181         init_cpu_possible(cpumask_of(0));
1182
1183         if (smp_found_config)
1184                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
1185         else
1186                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
1187         cpumask_set_cpu(0, topology_sibling_cpumask(0));
1188         cpumask_set_cpu(0, topology_core_cpumask(0));
1189 }
1190
1191 enum {
1192         SMP_OK,
1193         SMP_NO_CONFIG,
1194         SMP_NO_APIC,
1195         SMP_FORCE_UP,
1196 };
1197
1198 /*
1199  * Various sanity checks.
1200  */
1201 static int __init smp_sanity_check(unsigned max_cpus)
1202 {
1203         preempt_disable();
1204
1205 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
1206         if (def_to_bigsmp && nr_cpu_ids > 8) {
1207                 unsigned int cpu;
1208                 unsigned nr;
1209
1210                 pr_warn("More than 8 CPUs detected - skipping them\n"
1211                         "Use CONFIG_X86_BIGSMP\n");
1212
1213                 nr = 0;
1214                 for_each_present_cpu(cpu) {
1215                         if (nr >= 8)
1216                                 set_cpu_present(cpu, false);
1217                         nr++;
1218                 }
1219
1220                 nr = 0;
1221                 for_each_possible_cpu(cpu) {
1222                         if (nr >= 8)
1223                                 set_cpu_possible(cpu, false);
1224                         nr++;
1225                 }
1226
1227                 nr_cpu_ids = 8;
1228         }
1229 #endif
1230
1231         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1232                 pr_warn("weird, boot CPU (#%d) not listed by the BIOS\n",
1233                         hard_smp_processor_id());
1234
1235                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1236         }
1237
1238         /*
1239          * If we couldn't find an SMP configuration at boot time,
1240          * get out of here now!
1241          */
1242         if (!smp_found_config && !acpi_lapic) {
1243                 preempt_enable();
1244                 pr_notice("SMP motherboard not detected\n");
1245                 return SMP_NO_CONFIG;
1246         }
1247
1248         /*
1249          * Should not be necessary because the MP table should list the boot
1250          * CPU too, but we do it for the sake of robustness anyway.
1251          */
1252         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1253                 pr_notice("weird, boot CPU (#%d) not listed by the BIOS\n",
1254                           boot_cpu_physical_apicid);
1255                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1256         }
1257         preempt_enable();
1258
1259         /*
1260          * If we couldn't find a local APIC, then get out of here now!
1261          */
1262         if (APIC_INTEGRATED(boot_cpu_apic_version) &&
1263             !boot_cpu_has(X86_FEATURE_APIC)) {
1264                 if (!disable_apic) {
1265                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
1266                                 boot_cpu_physical_apicid);
1267                         pr_err("... forcing use of dummy APIC emulation (tell your hw vendor)\n");
1268                 }
1269                 return SMP_NO_APIC;
1270         }
1271
1272         /*
1273          * If SMP should be disabled, then really disable it!
1274          */
1275         if (!max_cpus) {
1276                 pr_info("SMP mode deactivated\n");
1277                 return SMP_FORCE_UP;
1278         }
1279
1280         return SMP_OK;
1281 }
1282
1283 static void __init smp_cpu_index_default(void)
1284 {
1285         int i;
1286         struct cpuinfo_x86 *c;
1287
1288         for_each_possible_cpu(i) {
1289                 c = &cpu_data(i);
1290                 /* mark all to hotplug */
1291                 c->cpu_index = nr_cpu_ids;
1292         }
1293 }
1294
1295 /*
1296  * Prepare for SMP bootup.  The MP table or ACPI has been read
1297  * earlier.  Just do some sanity checking here and enable APIC mode.
1298  */
1299 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1300 {
1301         unsigned int i;
1302
1303         smp_cpu_index_default();
1304
1305         /*
1306          * Setup boot CPU information
1307          */
1308         smp_store_boot_cpu_info(); /* Final full version of the data */
1309         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1310         mb();
1311
1312         for_each_possible_cpu(i) {
1313                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1314                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1315                 zalloc_cpumask_var(&per_cpu(cpu_llc_shared_map, i), GFP_KERNEL);
1316         }
1317
1318         /*
1319          * Set 'default' x86 topology, this matches default_topology() in that
1320          * it has NUMA nodes as a topology level. See also
1321          * native_smp_cpus_done().
1322          *
1323          * Must be done before set_cpus_sibling_map() is ran.
1324          */
1325         set_sched_topology(x86_topology);
1326
1327         set_cpu_sibling_map(0);
1328
1329         switch (smp_sanity_check(max_cpus)) {
1330         case SMP_NO_CONFIG:
1331                 disable_smp();
1332                 if (APIC_init_uniprocessor())
1333                         pr_notice("Local APIC not detected. Using dummy APIC emulation.\n");
1334                 return;
1335         case SMP_NO_APIC:
1336                 disable_smp();
1337                 return;
1338         case SMP_FORCE_UP:
1339                 disable_smp();
1340                 apic_bsp_setup(false);
1341                 return;
1342         case SMP_OK:
1343                 break;
1344         }
1345
1346         if (read_apic_id() != boot_cpu_physical_apicid) {
1347                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1348                      read_apic_id(), boot_cpu_physical_apicid);
1349                 /* Or can we switch back to PIC here? */
1350         }
1351
1352         default_setup_apic_routing();
1353         cpu0_logical_apicid = apic_bsp_setup(false);
1354
1355         pr_info("CPU%d: ", 0);
1356         print_cpu_info(&cpu_data(0));
1357
1358         if (is_uv_system())
1359                 uv_system_init();
1360
1361         set_mtrr_aps_delayed_init();
1362
1363         smp_quirk_init_udelay();
1364 }
1365
1366 void arch_enable_nonboot_cpus_begin(void)
1367 {
1368         set_mtrr_aps_delayed_init();
1369 }
1370
1371 void arch_enable_nonboot_cpus_end(void)
1372 {
1373         mtrr_aps_init();
1374 }
1375
1376 /*
1377  * Early setup to make printk work.
1378  */
1379 void __init native_smp_prepare_boot_cpu(void)
1380 {
1381         int me = smp_processor_id();
1382         switch_to_new_gdt(me);
1383         /* already set me in cpu_online_mask in boot_cpu_init() */
1384         cpumask_set_cpu(me, cpu_callout_mask);
1385         cpu_set_state_online(me);
1386 }
1387
1388 void __init native_smp_cpus_done(unsigned int max_cpus)
1389 {
1390         pr_debug("Boot done\n");
1391
1392         if (x86_has_numa_in_package)
1393                 set_sched_topology(x86_numa_in_package_topology);
1394
1395         nmi_selftest();
1396         impress_friends();
1397         setup_ioapic_dest();
1398         mtrr_aps_init();
1399 }
1400
1401 static int __initdata setup_possible_cpus = -1;
1402 static int __init _setup_possible_cpus(char *str)
1403 {
1404         get_option(&str, &setup_possible_cpus);
1405         return 0;
1406 }
1407 early_param("possible_cpus", _setup_possible_cpus);
1408
1409
1410 /*
1411  * cpu_possible_mask should be static, it cannot change as cpu's
1412  * are onlined, or offlined. The reason is per-cpu data-structures
1413  * are allocated by some modules at init time, and dont expect to
1414  * do this dynamically on cpu arrival/departure.
1415  * cpu_present_mask on the other hand can change dynamically.
1416  * In case when cpu_hotplug is not compiled, then we resort to current
1417  * behaviour, which is cpu_possible == cpu_present.
1418  * - Ashok Raj
1419  *
1420  * Three ways to find out the number of additional hotplug CPUs:
1421  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1422  * - The user can overwrite it with possible_cpus=NUM
1423  * - Otherwise don't reserve additional CPUs.
1424  * We do this because additional CPUs waste a lot of memory.
1425  * -AK
1426  */
1427 __init void prefill_possible_map(void)
1428 {
1429         int i, possible;
1430
1431         /* No boot processor was found in mptable or ACPI MADT */
1432         if (!num_processors) {
1433                 if (boot_cpu_has(X86_FEATURE_APIC)) {
1434                         int apicid = boot_cpu_physical_apicid;
1435                         int cpu = hard_smp_processor_id();
1436
1437                         pr_warn("Boot CPU (id %d) not listed by BIOS\n", cpu);
1438
1439                         /* Make sure boot cpu is enumerated */
1440                         if (apic->cpu_present_to_apicid(0) == BAD_APICID &&
1441                             apic->apic_id_valid(apicid))
1442                                 generic_processor_info(apicid, boot_cpu_apic_version);
1443                 }
1444
1445                 if (!num_processors)
1446                         num_processors = 1;
1447         }
1448
1449         i = setup_max_cpus ?: 1;
1450         if (setup_possible_cpus == -1) {
1451                 possible = num_processors;
1452 #ifdef CONFIG_HOTPLUG_CPU
1453                 if (setup_max_cpus)
1454                         possible += disabled_cpus;
1455 #else
1456                 if (possible > i)
1457                         possible = i;
1458 #endif
1459         } else
1460                 possible = setup_possible_cpus;
1461
1462         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1463
1464         /* nr_cpu_ids could be reduced via nr_cpus= */
1465         if (possible > nr_cpu_ids) {
1466                 pr_warn("%d Processors exceeds NR_CPUS limit of %d\n",
1467                         possible, nr_cpu_ids);
1468                 possible = nr_cpu_ids;
1469         }
1470
1471 #ifdef CONFIG_HOTPLUG_CPU
1472         if (!setup_max_cpus)
1473 #endif
1474         if (possible > i) {
1475                 pr_warn("%d Processors exceeds max_cpus limit of %u\n",
1476                         possible, setup_max_cpus);
1477                 possible = i;
1478         }
1479
1480         pr_info("Allowing %d CPUs, %d hotplug CPUs\n",
1481                 possible, max_t(int, possible - num_processors, 0));
1482
1483         for (i = 0; i < possible; i++)
1484                 set_cpu_possible(i, true);
1485         for (; i < NR_CPUS; i++)
1486                 set_cpu_possible(i, false);
1487
1488         nr_cpu_ids = possible;
1489 }
1490
1491 #ifdef CONFIG_HOTPLUG_CPU
1492
1493 /* Recompute SMT state for all CPUs on offline */
1494 static void recompute_smt_state(void)
1495 {
1496         int max_threads, cpu;
1497
1498         max_threads = 0;
1499         for_each_online_cpu (cpu) {
1500                 int threads = cpumask_weight(topology_sibling_cpumask(cpu));
1501
1502                 if (threads > max_threads)
1503                         max_threads = threads;
1504         }
1505         __max_smt_threads = max_threads;
1506 }
1507
1508 static void remove_siblinginfo(int cpu)
1509 {
1510         int sibling;
1511         struct cpuinfo_x86 *c = &cpu_data(cpu);
1512
1513         for_each_cpu(sibling, topology_core_cpumask(cpu)) {
1514                 cpumask_clear_cpu(cpu, topology_core_cpumask(sibling));
1515                 /*/
1516                  * last thread sibling in this cpu core going down
1517                  */
1518                 if (cpumask_weight(topology_sibling_cpumask(cpu)) == 1)
1519                         cpu_data(sibling).booted_cores--;
1520         }
1521
1522         for_each_cpu(sibling, topology_sibling_cpumask(cpu))
1523                 cpumask_clear_cpu(cpu, topology_sibling_cpumask(sibling));
1524         for_each_cpu(sibling, cpu_llc_shared_mask(cpu))
1525                 cpumask_clear_cpu(cpu, cpu_llc_shared_mask(sibling));
1526         cpumask_clear(cpu_llc_shared_mask(cpu));
1527         cpumask_clear(topology_sibling_cpumask(cpu));
1528         cpumask_clear(topology_core_cpumask(cpu));
1529         c->phys_proc_id = 0;
1530         c->cpu_core_id = 0;
1531         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1532         recompute_smt_state();
1533 }
1534
1535 static void remove_cpu_from_maps(int cpu)
1536 {
1537         set_cpu_online(cpu, false);
1538         cpumask_clear_cpu(cpu, cpu_callout_mask);
1539         cpumask_clear_cpu(cpu, cpu_callin_mask);
1540         /* was set by cpu_init() */
1541         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1542         numa_remove_cpu(cpu);
1543 }
1544
1545 void cpu_disable_common(void)
1546 {
1547         int cpu = smp_processor_id();
1548
1549         remove_siblinginfo(cpu);
1550
1551         /* It's now safe to remove this processor from the online map */
1552         lock_vector_lock();
1553         remove_cpu_from_maps(cpu);
1554         unlock_vector_lock();
1555         fixup_irqs();
1556 }
1557
1558 int native_cpu_disable(void)
1559 {
1560         int ret;
1561
1562         ret = check_irq_vectors_for_cpu_disable();
1563         if (ret)
1564                 return ret;
1565
1566         clear_local_APIC();
1567         cpu_disable_common();
1568
1569         return 0;
1570 }
1571
1572 int common_cpu_die(unsigned int cpu)
1573 {
1574         int ret = 0;
1575
1576         /* We don't do anything here: idle task is faking death itself. */
1577
1578         /* They ack this in play_dead() by setting CPU_DEAD */
1579         if (cpu_wait_death(cpu, 5)) {
1580                 if (system_state == SYSTEM_RUNNING)
1581                         pr_info("CPU %u is now offline\n", cpu);
1582         } else {
1583                 pr_err("CPU %u didn't die...\n", cpu);
1584                 ret = -1;
1585         }
1586
1587         return ret;
1588 }
1589
1590 void native_cpu_die(unsigned int cpu)
1591 {
1592         common_cpu_die(cpu);
1593 }
1594
1595 void play_dead_common(void)
1596 {
1597         idle_task_exit();
1598         reset_lazy_tlbstate();
1599         amd_e400_remove_cpu(raw_smp_processor_id());
1600
1601         /* Ack it */
1602         (void)cpu_report_death();
1603
1604         /*
1605          * With physical CPU hotplug, we should halt the cpu
1606          */
1607         local_irq_disable();
1608 }
1609
1610 static bool wakeup_cpu0(void)
1611 {
1612         if (smp_processor_id() == 0 && enable_start_cpu0)
1613                 return true;
1614
1615         return false;
1616 }
1617
1618 /*
1619  * We need to flush the caches before going to sleep, lest we have
1620  * dirty data in our caches when we come back up.
1621  */
1622 static inline void mwait_play_dead(void)
1623 {
1624         unsigned int eax, ebx, ecx, edx;
1625         unsigned int highest_cstate = 0;
1626         unsigned int highest_subcstate = 0;
1627         void *mwait_ptr;
1628         int i;
1629
1630         if (!this_cpu_has(X86_FEATURE_MWAIT))
1631                 return;
1632         if (!this_cpu_has(X86_FEATURE_CLFLUSH))
1633                 return;
1634         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1635                 return;
1636
1637         eax = CPUID_MWAIT_LEAF;
1638         ecx = 0;
1639         native_cpuid(&eax, &ebx, &ecx, &edx);
1640
1641         /*
1642          * eax will be 0 if EDX enumeration is not valid.
1643          * Initialized below to cstate, sub_cstate value when EDX is valid.
1644          */
1645         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1646                 eax = 0;
1647         } else {
1648                 edx >>= MWAIT_SUBSTATE_SIZE;
1649                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1650                         if (edx & MWAIT_SUBSTATE_MASK) {
1651                                 highest_cstate = i;
1652                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1653                         }
1654                 }
1655                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1656                         (highest_subcstate - 1);
1657         }
1658
1659         /*
1660          * This should be a memory location in a cache line which is
1661          * unlikely to be touched by other processors.  The actual
1662          * content is immaterial as it is not actually modified in any way.
1663          */
1664         mwait_ptr = &current_thread_info()->flags;
1665
1666         wbinvd();
1667
1668         while (1) {
1669                 /*
1670                  * The CLFLUSH is a workaround for erratum AAI65 for
1671                  * the Xeon 7400 series.  It's not clear it is actually
1672                  * needed, but it should be harmless in either case.
1673                  * The WBINVD is insufficient due to the spurious-wakeup
1674                  * case where we return around the loop.
1675                  */
1676                 mb();
1677                 clflush(mwait_ptr);
1678                 mb();
1679                 __monitor(mwait_ptr, 0, 0);
1680                 mb();
1681                 __mwait(eax, 0);
1682                 /*
1683                  * If NMI wants to wake up CPU0, start CPU0.
1684                  */
1685                 if (wakeup_cpu0())
1686                         start_cpu0();
1687         }
1688 }
1689
1690 void hlt_play_dead(void)
1691 {
1692         if (__this_cpu_read(cpu_info.x86) >= 4)
1693                 wbinvd();
1694
1695         while (1) {
1696                 native_halt();
1697                 /*
1698                  * If NMI wants to wake up CPU0, start CPU0.
1699                  */
1700                 if (wakeup_cpu0())
1701                         start_cpu0();
1702         }
1703 }
1704
1705 void native_play_dead(void)
1706 {
1707         play_dead_common();
1708         tboot_shutdown(TB_SHUTDOWN_WFS);
1709
1710         mwait_play_dead();      /* Only returns on failure */
1711         if (cpuidle_play_dead())
1712                 hlt_play_dead();
1713 }
1714
1715 #else /* ... !CONFIG_HOTPLUG_CPU */
1716 int native_cpu_disable(void)
1717 {
1718         return -ENOSYS;
1719 }
1720
1721 void native_cpu_die(unsigned int cpu)
1722 {
1723         /* We said "no" in __cpu_disable */
1724         BUG();
1725 }
1726
1727 void native_play_dead(void)
1728 {
1729         BUG();
1730 }
1731
1732 #endif