arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28
  29 #include "x86.h"
  30 #include "tss.h"
  31
  32 /*
  33  * Operand types
  34  */
  35 #define OpNone             0ull
  36 #define OpImplicit         1ull  /* No generic decode */
  37 #define OpReg              2ull  /* Register */
  38 #define OpMem              3ull  /* Memory */
  39 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  40 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  41 #define OpMem64            6ull  /* Memory, 64-bit */
  42 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  43 #define OpDX               8ull  /* DX register */
  44 #define OpCL               9ull  /* CL register (for shifts) */
  45 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  46 #define OpOne             11ull  /* Implied 1 */
  47 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  48 #define OpMem16           13ull  /* Memory operand (16-bit). */
  49 #define OpMem32           14ull  /* Memory operand (32-bit). */
  50 #define OpImmU            15ull  /* Immediate operand, zero extended */
  51 #define OpSI              16ull  /* SI/ESI/RSI */
  52 #define OpImmFAddr        17ull  /* Immediate far address */
  53 #define OpMemFAddr        18ull  /* Far address in memory */
  54 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  55 #define OpES              20ull  /* ES */
  56 #define OpCS              21ull  /* CS */
  57 #define OpSS              22ull  /* SS */
  58 #define OpDS              23ull  /* DS */
  59 #define OpFS              24ull  /* FS */
  60 #define OpGS              25ull  /* GS */
  61 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  62 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  63 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  64 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  65 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  66
  67 #define OpBits             5  /* Width of operand field */
  68 #define OpMask             ((1ull << OpBits) - 1)
  69
  70 /*
  71  * Opcode effective-address decode tables.
  72  * Note that we only emulate instructions that have at least one memory
  73  * operand (excluding implicit stack references). We assume that stack
  74  * references and instruction fetches will never occur in special memory
  75  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  76  * not be handled.
  77  */
  78
  79 /* Operand sizes: 8-bit operands or specified/overridden size. */
  80 #define ByteOp      (1<<0)      /* 8-bit operands. */
  81 /* Destination operand type. */
  82 #define DstShift    1
  83 #define ImplicitOps (OpImplicit << DstShift)
  84 #define DstReg      (OpReg << DstShift)
  85 #define DstMem      (OpMem << DstShift)
  86 #define DstAcc      (OpAcc << DstShift)
  87 #define DstDI       (OpDI << DstShift)
  88 #define DstMem64    (OpMem64 << DstShift)
  89 #define DstImmUByte (OpImmUByte << DstShift)
  90 #define DstDX       (OpDX << DstShift)
  91 #define DstAccLo    (OpAccLo << DstShift)
  92 #define DstMask     (OpMask << DstShift)
  93 /* Source operand type. */
  94 #define SrcShift    6
  95 #define SrcNone     (OpNone << SrcShift)
  96 #define SrcReg      (OpReg << SrcShift)
  97 #define SrcMem      (OpMem << SrcShift)
  98 #define SrcMem16    (OpMem16 << SrcShift)
  99 #define SrcMem32    (OpMem32 << SrcShift)
 100 #define SrcImm      (OpImm << SrcShift)
 101 #define SrcImmByte  (OpImmByte << SrcShift)
 102 #define SrcOne      (OpOne << SrcShift)
 103 #define SrcImmUByte (OpImmUByte << SrcShift)
 104 #define SrcImmU     (OpImmU << SrcShift)
 105 #define SrcSI       (OpSI << SrcShift)
 106 #define SrcXLat     (OpXLat << SrcShift)
 107 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 108 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 109 #define SrcAcc      (OpAcc << SrcShift)
 110 #define SrcImmU16   (OpImmU16 << SrcShift)
 111 #define SrcImm64    (OpImm64 << SrcShift)
 112 #define SrcDX       (OpDX << SrcShift)
 113 #define SrcMem8     (OpMem8 << SrcShift)
 114 #define SrcAccHi    (OpAccHi << SrcShift)
 115 #define SrcMask     (OpMask << SrcShift)
 116 #define BitOp       (1<<11)
 117 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 118 #define String      (1<<13)     /* String instruction (rep capable) */
 119 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 120 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 121 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 122 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 123 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 124 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 125 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 126 #define Sse         (1<<18)     /* SSE Vector instruction */
 127 /* Generic ModRM decode. */
 128 #define ModRM       (1<<19)
 129 /* Destination is only written; never read. */
 130 #define Mov         (1<<20)
 131 /* Misc flags */
 132 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 133 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 134 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 135 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 136 #define Undefined   (1<<25) /* No Such Instruction */
 137 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 138 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 139 #define No64        (1<<28)
 140 #define PageTable   (1 << 29)   /* instruction used to write page table */
 141 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 142 /* Source 2 operand type */
 143 #define Src2Shift   (31)
 144 #define Src2None    (OpNone << Src2Shift)
 145 #define Src2Mem     (OpMem << Src2Shift)
 146 #define Src2CL      (OpCL << Src2Shift)
 147 #define Src2ImmByte (OpImmByte << Src2Shift)
 148 #define Src2One     (OpOne << Src2Shift)
 149 #define Src2Imm     (OpImm << Src2Shift)
 150 #define Src2ES      (OpES << Src2Shift)
 151 #define Src2CS      (OpCS << Src2Shift)
 152 #define Src2SS      (OpSS << Src2Shift)
 153 #define Src2DS      (OpDS << Src2Shift)
 154 #define Src2FS      (OpFS << Src2Shift)
 155 #define Src2GS      (OpGS << Src2Shift)
 156 #define Src2Mask    (OpMask << Src2Shift)
 157 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 158 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 159 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 160 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 161 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 162 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 163 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 164 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 165 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 166 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 167 #define NoBigReal   ((u64)1 << 50)  /* No big real mode */
 168 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 169 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 170
 171 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 172
 173 #define X2(x...) x, x
 174 #define X3(x...) X2(x), x
 175 #define X4(x...) X2(x), X2(x)
 176 #define X5(x...) X4(x), x
 177 #define X6(x...) X4(x), X2(x)
 178 #define X7(x...) X4(x), X3(x)
 179 #define X8(x...) X4(x), X4(x)
 180 #define X16(x...) X8(x), X8(x)
 181
 182 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 183 #define FASTOP_SIZE 8
 184
 185 /*
 186  * fastop functions have a special calling convention:
 187  *
 188  * dst:    rax        (in/out)
 189  * src:    rdx        (in/out)
 190  * src2:   rcx        (in)
 191  * flags:  rflags     (in/out)
 192  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 193  *
 194  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 195  * different operand sizes can be reached by calculation, rather than a jump
 196  * table (which would be bigger than the code).
 197  *
 198  * fastop functions are declared as taking a never-defined fastop parameter,
 199  * so they can't be called from C directly.
 200  */
 201
 202 struct fastop;
 203
 204 struct opcode {
 205         u64 flags : 56;
 206         u64 intercept : 8;
 207         union {
 208                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 209                 const struct opcode *group;
 210                 const struct group_dual *gdual;
 211                 const struct gprefix *gprefix;
 212                 const struct escape *esc;
 213                 void (*fastop)(struct fastop *fake);
 214         } u;
 215         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 216 };
 217
 218 struct group_dual {
 219         struct opcode mod012[8];
 220         struct opcode mod3[8];
 221 };
 222
 223 struct gprefix {
 224         struct opcode pfx_no;
 225         struct opcode pfx_66;
 226         struct opcode pfx_f2;
 227         struct opcode pfx_f3;
 228 };
 229
 230 struct escape {
 231         struct opcode op[8];
 232         struct opcode high[64];
 233 };
 234
 235 /* EFLAGS bit definitions. */
 236 #define EFLG_ID (1<<21)
 237 #define EFLG_VIP (1<<20)
 238 #define EFLG_VIF (1<<19)
 239 #define EFLG_AC (1<<18)
 240 #define EFLG_VM (1<<17)
 241 #define EFLG_RF (1<<16)
 242 #define EFLG_IOPL (3<<12)
 243 #define EFLG_NT (1<<14)
 244 #define EFLG_OF (1<<11)
 245 #define EFLG_DF (1<<10)
 246 #define EFLG_IF (1<<9)
 247 #define EFLG_TF (1<<8)
 248 #define EFLG_SF (1<<7)
 249 #define EFLG_ZF (1<<6)
 250 #define EFLG_AF (1<<4)
 251 #define EFLG_PF (1<<2)
 252 #define EFLG_CF (1<<0)
 253
 254 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 255 #define EFLG_RESERVED_ONE_MASK 2
 256
 257 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 258 {
 259         if (!(ctxt->regs_valid & (1 << nr))) {
 260                 ctxt->regs_valid |= 1 << nr;
 261                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 262         }
 263         return ctxt->_regs[nr];
 264 }
 265
 266 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 267 {
 268         ctxt->regs_valid |= 1 << nr;
 269         ctxt->regs_dirty |= 1 << nr;
 270         return &ctxt->_regs[nr];
 271 }
 272
 273 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 274 {
 275         reg_read(ctxt, nr);
 276         return reg_write(ctxt, nr);
 277 }
 278
 279 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 280 {
 281         unsigned reg;
 282
 283         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 284                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 285 }
 286
 287 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 288 {
 289         ctxt->regs_dirty = 0;
 290         ctxt->regs_valid = 0;
 291 }
 292
 293 /*
 294  * These EFLAGS bits are restored from saved value during emulation, and
 295  * any changes are written back to the saved value after emulation.
 296  */
 297 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
 298
 299 #ifdef CONFIG_X86_64
 300 #define ON64(x) x
 301 #else
 302 #define ON64(x)
 303 #endif
 304
 305 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 306
 307 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 308 #define FOP_RET   "ret \n\t"
 309
 310 #define FOP_START(op) \
 311         extern void em_##op(struct fastop *fake); \
 312         asm(".pushsection .text, \"ax\" \n\t" \
 313             ".global em_" #op " \n\t" \
 314             FOP_ALIGN \
 315             "em_" #op ": \n\t"
 316
 317 #define FOP_END \
 318             ".popsection")
 319
 320 #define FOPNOP() FOP_ALIGN FOP_RET
 321
 322 #define FOP1E(op,  dst) \
 323         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 324
 325 #define FOP1EEX(op,  dst) \
 326         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 327
 328 #define FASTOP1(op) \
 329         FOP_START(op) \
 330         FOP1E(op##b, al) \
 331         FOP1E(op##w, ax) \
 332         FOP1E(op##l, eax) \
 333         ON64(FOP1E(op##q, rax)) \
 334         FOP_END
 335
 336 /* 1-operand, using src2 (for MUL/DIV r/m) */
 337 #define FASTOP1SRC2(op, name) \
 338         FOP_START(name) \
 339         FOP1E(op, cl) \
 340         FOP1E(op, cx) \
 341         FOP1E(op, ecx) \
 342         ON64(FOP1E(op, rcx)) \
 343         FOP_END
 344
 345 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 346 #define FASTOP1SRC2EX(op, name) \
 347         FOP_START(name) \
 348         FOP1EEX(op, cl) \
 349         FOP1EEX(op, cx) \
 350         FOP1EEX(op, ecx) \
 351         ON64(FOP1EEX(op, rcx)) \
 352         FOP_END
 353
 354 #define FOP2E(op,  dst, src)       \
 355         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 356
 357 #define FASTOP2(op) \
 358         FOP_START(op) \
 359         FOP2E(op##b, al, dl) \
 360         FOP2E(op##w, ax, dx) \
 361         FOP2E(op##l, eax, edx) \
 362         ON64(FOP2E(op##q, rax, rdx)) \
 363         FOP_END
 364
 365 /* 2 operand, word only */
 366 #define FASTOP2W(op) \
 367         FOP_START(op) \
 368         FOPNOP() \
 369         FOP2E(op##w, ax, dx) \
 370         FOP2E(op##l, eax, edx) \
 371         ON64(FOP2E(op##q, rax, rdx)) \
 372         FOP_END
 373
 374 /* 2 operand, src is CL */
 375 #define FASTOP2CL(op) \
 376         FOP_START(op) \
 377         FOP2E(op##b, al, cl) \
 378         FOP2E(op##w, ax, cl) \
 379         FOP2E(op##l, eax, cl) \
 380         ON64(FOP2E(op##q, rax, cl)) \
 381         FOP_END
 382
 383 #define FOP3E(op,  dst, src, src2) \
 384         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 385
 386 /* 3-operand, word-only, src2=cl */
 387 #define FASTOP3WCL(op) \
 388         FOP_START(op) \
 389         FOPNOP() \
 390         FOP3E(op##w, ax, dx, cl) \
 391         FOP3E(op##l, eax, edx, cl) \
 392         ON64(FOP3E(op##q, rax, rdx, cl)) \
 393         FOP_END
 394
 395 /* Special case for SETcc - 1 instruction per cc */
 396 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 397
 398 asm(".global kvm_fastop_exception \n"
 399     "kvm_fastop_exception: xor %esi, %esi; ret");
 400
 401 FOP_START(setcc)
 402 FOP_SETCC(seto)
 403 FOP_SETCC(setno)
 404 FOP_SETCC(setc)
 405 FOP_SETCC(setnc)
 406 FOP_SETCC(setz)
 407 FOP_SETCC(setnz)
 408 FOP_SETCC(setbe)
 409 FOP_SETCC(setnbe)
 410 FOP_SETCC(sets)
 411 FOP_SETCC(setns)
 412 FOP_SETCC(setp)
 413 FOP_SETCC(setnp)
 414 FOP_SETCC(setl)
 415 FOP_SETCC(setnl)
 416 FOP_SETCC(setle)
 417 FOP_SETCC(setnle)
 418 FOP_END;
 419
 420 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 421 FOP_END;
 422
 423 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 424                                     enum x86_intercept intercept,
 425                                     enum x86_intercept_stage stage)
 426 {
 427         struct x86_instruction_info info = {
 428                 .intercept  = intercept,
 429                 .rep_prefix = ctxt->rep_prefix,
 430                 .modrm_mod  = ctxt->modrm_mod,
 431                 .modrm_reg  = ctxt->modrm_reg,
 432                 .modrm_rm   = ctxt->modrm_rm,
 433                 .src_val    = ctxt->src.val64,
 434                 .dst_val    = ctxt->dst.val64,
 435                 .src_bytes  = ctxt->src.bytes,
 436                 .dst_bytes  = ctxt->dst.bytes,
 437                 .ad_bytes   = ctxt->ad_bytes,
 438                 .next_rip   = ctxt->eip,
 439         };
 440
 441         return ctxt->ops->intercept(ctxt, &info, stage);
 442 }
 443
 444 static void assign_masked(ulong *dest, ulong src, ulong mask)
 445 {
 446         *dest = (*dest & ~mask) | (src & mask);
 447 }
 448
 449 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 450 {
 451         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 452 }
 453
 454 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 455 {
 456         u16 sel;
 457         struct desc_struct ss;
 458
 459         if (ctxt->mode == X86EMUL_MODE_PROT64)
 460                 return ~0UL;
 461         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 462         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 463 }
 464
 465 static int stack_size(struct x86_emulate_ctxt *ctxt)
 466 {
 467         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 468 }
 469
 470 /* Access/update address held in a register, based on addressing mode. */
 471 static inline unsigned long
 472 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 473 {
 474         if (ctxt->ad_bytes == sizeof(unsigned long))
 475                 return reg;
 476         else
 477                 return reg & ad_mask(ctxt);
 478 }
 479
 480 static inline unsigned long
 481 register_address(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 482 {
 483         return address_mask(ctxt, reg);
 484 }
 485
 486 static void masked_increment(ulong *reg, ulong mask, int inc)
 487 {
 488         assign_masked(reg, *reg + inc, mask);
 489 }
 490
 491 static inline void
 492 register_address_increment(struct x86_emulate_ctxt *ctxt, unsigned long *reg, int inc)
 493 {
 494         ulong mask;
 495
 496         if (ctxt->ad_bytes == sizeof(unsigned long))
 497                 mask = ~0UL;
 498         else
 499                 mask = ad_mask(ctxt);
 500         masked_increment(reg, mask, inc);
 501 }
 502
 503 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 504 {
 505         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 506 }
 507
 508 static u32 desc_limit_scaled(struct desc_struct *desc)
 509 {
 510         u32 limit = get_desc_limit(desc);
 511
 512         return desc->g ? (limit << 12) | 0xfff : limit;
 513 }
 514
 515 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 516 {
 517         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 518                 return 0;
 519
 520         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 521 }
 522
 523 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 524                              u32 error, bool valid)
 525 {
 526         WARN_ON(vec > 0x1f);
 527         ctxt->exception.vector = vec;
 528         ctxt->exception.error_code = error;
 529         ctxt->exception.error_code_valid = valid;
 530         return X86EMUL_PROPAGATE_FAULT;
 531 }
 532
 533 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 534 {
 535         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 536 }
 537
 538 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 539 {
 540         return emulate_exception(ctxt, GP_VECTOR, err, true);
 541 }
 542
 543 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 544 {
 545         return emulate_exception(ctxt, SS_VECTOR, err, true);
 546 }
 547
 548 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 549 {
 550         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 551 }
 552
 553 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 554 {
 555         return emulate_exception(ctxt, TS_VECTOR, err, true);
 556 }
 557
 558 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 559 {
 560         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 561 }
 562
 563 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 564 {
 565         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 566 }
 567
 568 static inline int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 569                                int cs_l)
 570 {
 571         switch (ctxt->op_bytes) {
 572         case 2:
 573                 ctxt->_eip = (u16)dst;
 574                 break;
 575         case 4:
 576                 ctxt->_eip = (u32)dst;
 577                 break;
 578 #ifdef CONFIG_X86_64
 579         case 8:
 580                 if ((cs_l && is_noncanonical_address(dst)) ||
 581                     (!cs_l && (dst >> 32) != 0))
 582                         return emulate_gp(ctxt, 0);
 583                 ctxt->_eip = dst;
 584                 break;
 585 #endif
 586         default:
 587                 WARN(1, "unsupported eip assignment size\n");
 588         }
 589         return X86EMUL_CONTINUE;
 590 }
 591
 592 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 593 {
 594         return assign_eip_far(ctxt, dst, ctxt->mode == X86EMUL_MODE_PROT64);
 595 }
 596
 597 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 598 {
 599         return assign_eip_near(ctxt, ctxt->_eip + rel);
 600 }
 601
 602 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 603 {
 604         u16 selector;
 605         struct desc_struct desc;
 606
 607         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 608         return selector;
 609 }
 610
 611 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 612                                  unsigned seg)
 613 {
 614         u16 dummy;
 615         u32 base3;
 616         struct desc_struct desc;
 617
 618         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 619         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 620 }
 621
 622 /*
 623  * x86 defines three classes of vector instructions: explicitly
 624  * aligned, explicitly unaligned, and the rest, which change behaviour
 625  * depending on whether they're AVX encoded or not.
 626  *
 627  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 628  * subject to the same check.
 629  */
 630 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 631 {
 632         if (likely(size < 16))
 633                 return false;
 634
 635         if (ctxt->d & Aligned)
 636                 return true;
 637         else if (ctxt->d & Unaligned)
 638                 return false;
 639         else if (ctxt->d & Avx)
 640                 return false;
 641         else
 642                 return true;
 643 }
 644
 645 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 646                                        struct segmented_address addr,
 647                                        unsigned *max_size, unsigned size,
 648                                        bool write, bool fetch,
 649                                        ulong *linear)
 650 {
 651         struct desc_struct desc;
 652         bool usable;
 653         ulong la;
 654         u32 lim;
 655         u16 sel;
 656         unsigned cpl;
 657
 658         la = seg_base(ctxt, addr.seg) +
 659             (fetch || ctxt->ad_bytes == 8 ? addr.ea : (u32)addr.ea);
 660         *max_size = 0;
 661         switch (ctxt->mode) {
 662         case X86EMUL_MODE_PROT64:
 663                 if (is_noncanonical_address(la))
 664                         return emulate_gp(ctxt, 0);
 665
 666                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 667                 if (size > *max_size)
 668                         goto bad;
 669                 break;
 670         default:
 671                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 672                                                 addr.seg);
 673                 if (!usable)
 674                         goto bad;
 675                 /* code segment in protected mode or read-only data segment */
 676                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 677                                         || !(desc.type & 2)) && write)
 678                         goto bad;
 679                 /* unreadable code segment */
 680                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 681                         goto bad;
 682                 lim = desc_limit_scaled(&desc);
 683                 if ((ctxt->mode == X86EMUL_MODE_REAL) && !fetch &&
 684                     (ctxt->d & NoBigReal)) {
 685                         /* la is between zero and 0xffff */
 686                         if (la > 0xffff)
 687                                 goto bad;
 688                         *max_size = 0x10000 - la;
 689                 } else if ((desc.type & 8) || !(desc.type & 4)) {
 690                         /* expand-up segment */
 691                         if (addr.ea > lim)
 692                                 goto bad;
 693                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 694                 } else {
 695                         /* expand-down segment */
 696                         if (addr.ea <= lim)
 697                                 goto bad;
 698                         lim = desc.d ? 0xffffffff : 0xffff;
 699                         if (addr.ea > lim)
 700                                 goto bad;
 701                         *max_size = min_t(u64, ~0u, (u64)lim + 1 - addr.ea);
 702                 }
 703                 if (size > *max_size)
 704                         goto bad;
 705                 cpl = ctxt->ops->cpl(ctxt);
 706                 if (!fetch) {
 707                         /* data segment or readable code segment */
 708                         if (cpl > desc.dpl)
 709                                 goto bad;
 710                 } else if ((desc.type & 8) && !(desc.type & 4)) {
 711                         /* nonconforming code segment */
 712                         if (cpl != desc.dpl)
 713                                 goto bad;
 714                 } else if ((desc.type & 8) && (desc.type & 4)) {
 715                         /* conforming code segment */
 716                         if (cpl < desc.dpl)
 717                                 goto bad;
 718                 }
 719                 break;
 720         }
 721         if (ctxt->mode != X86EMUL_MODE_PROT64)
 722                 la &= (u32)-1;
 723         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 724                 return emulate_gp(ctxt, 0);
 725         *linear = la;
 726         return X86EMUL_CONTINUE;
 727 bad:
 728         if (addr.seg == VCPU_SREG_SS)
 729                 return emulate_ss(ctxt, 0);
 730         else
 731                 return emulate_gp(ctxt, 0);
 732 }
 733
 734 static int linearize(struct x86_emulate_ctxt *ctxt,
 735                      struct segmented_address addr,
 736                      unsigned size, bool write,
 737                      ulong *linear)
 738 {
 739         unsigned max_size;
 740         return __linearize(ctxt, addr, &max_size, size, write, false, linear);
 741 }
 742
 743
 744 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 745                               struct segmented_address addr,
 746                               void *data,
 747                               unsigned size)
 748 {
 749         int rc;
 750         ulong linear;
 751
 752         rc = linearize(ctxt, addr, size, false, &linear);
 753         if (rc != X86EMUL_CONTINUE)
 754                 return rc;
 755         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 756 }
 757
 758 /*
 759  * Prefetch the remaining bytes of the instruction without crossing page
 760  * boundary if they are not in fetch_cache yet.
 761  */
 762 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 763 {
 764         int rc;
 765         unsigned size, max_size;
 766         unsigned long linear;
 767         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 768         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 769                                            .ea = ctxt->eip + cur_size };
 770
 771         /*
 772          * We do not know exactly how many bytes will be needed, and
 773          * __linearize is expensive, so fetch as much as possible.  We
 774          * just have to avoid going beyond the 15 byte limit, the end
 775          * of the segment, or the end of the page.
 776          *
 777          * __linearize is called with size 0 so that it does not do any
 778          * boundary check itself.  Instead, we use max_size to check
 779          * against op_size.
 780          */
 781         rc = __linearize(ctxt, addr, &max_size, 0, false, true, &linear);
 782         if (unlikely(rc != X86EMUL_CONTINUE))
 783                 return rc;
 784
 785         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 786         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 787
 788         /*
 789          * One instruction can only straddle two pages,
 790          * and one has been loaded at the beginning of
 791          * x86_decode_insn.  So, if not enough bytes
 792          * still, we must have hit the 15-byte boundary.
 793          */
 794         if (unlikely(size < op_size))
 795                 return emulate_gp(ctxt, 0);
 796
 797         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 798                               size, &ctxt->exception);
 799         if (unlikely(rc != X86EMUL_CONTINUE))
 800                 return rc;
 801         ctxt->fetch.end += size;
 802         return X86EMUL_CONTINUE;
 803 }
 804
 805 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 806                                                unsigned size)
 807 {
 808         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 809
 810         if (unlikely(done_size < size))
 811                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 812         else
 813                 return X86EMUL_CONTINUE;
 814 }
 815
 816 /* Fetch next part of the instruction being emulated. */
 817 #define insn_fetch(_type, _ctxt)                                        \
 818 ({      _type _x;                                                       \
 819                                                                         \
 820         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 821         if (rc != X86EMUL_CONTINUE)                                     \
 822                 goto done;                                              \
 823         ctxt->_eip += sizeof(_type);                                    \
 824         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 825         ctxt->fetch.ptr += sizeof(_type);                               \
 826         _x;                                                             \
 827 })
 828
 829 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 830 ({                                                                      \
 831         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 832         if (rc != X86EMUL_CONTINUE)                                     \
 833                 goto done;                                              \
 834         ctxt->_eip += (_size);                                          \
 835         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 836         ctxt->fetch.ptr += (_size);                                     \
 837 })
 838
 839 /*
 840  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 841  * pointer into the block that addresses the relevant register.
 842  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 843  */
 844 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 845                              int byteop)
 846 {
 847         void *p;
 848         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 849
 850         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 851                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 852         else
 853                 p = reg_rmw(ctxt, modrm_reg);
 854         return p;
 855 }
 856
 857 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 858                            struct segmented_address addr,
 859                            u16 *size, unsigned long *address, int op_bytes)
 860 {
 861         int rc;
 862
 863         if (op_bytes == 2)
 864                 op_bytes = 3;
 865         *address = 0;
 866         rc = segmented_read_std(ctxt, addr, size, 2);
 867         if (rc != X86EMUL_CONTINUE)
 868                 return rc;
 869         addr.ea += 2;
 870         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 871         return rc;
 872 }
 873
 874 FASTOP2(add);
 875 FASTOP2(or);
 876 FASTOP2(adc);
 877 FASTOP2(sbb);
 878 FASTOP2(and);
 879 FASTOP2(sub);
 880 FASTOP2(xor);
 881 FASTOP2(cmp);
 882 FASTOP2(test);
 883
 884 FASTOP1SRC2(mul, mul_ex);
 885 FASTOP1SRC2(imul, imul_ex);
 886 FASTOP1SRC2EX(div, div_ex);
 887 FASTOP1SRC2EX(idiv, idiv_ex);
 888
 889 FASTOP3WCL(shld);
 890 FASTOP3WCL(shrd);
 891
 892 FASTOP2W(imul);
 893
 894 FASTOP1(not);
 895 FASTOP1(neg);
 896 FASTOP1(inc);
 897 FASTOP1(dec);
 898
 899 FASTOP2CL(rol);
 900 FASTOP2CL(ror);
 901 FASTOP2CL(rcl);
 902 FASTOP2CL(rcr);
 903 FASTOP2CL(shl);
 904 FASTOP2CL(shr);
 905 FASTOP2CL(sar);
 906
 907 FASTOP2W(bsf);
 908 FASTOP2W(bsr);
 909 FASTOP2W(bt);
 910 FASTOP2W(bts);
 911 FASTOP2W(btr);
 912 FASTOP2W(btc);
 913
 914 FASTOP2(xadd);
 915
 916 static u8 test_cc(unsigned int condition, unsigned long flags)
 917 {
 918         u8 rc;
 919         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 920
 921         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 922         asm("push %[flags]; popf; call *%[fastop]"
 923             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 924         return rc;
 925 }
 926
 927 static void fetch_register_operand(struct operand *op)
 928 {
 929         switch (op->bytes) {
 930         case 1:
 931                 op->val = *(u8 *)op->addr.reg;
 932                 break;
 933         case 2:
 934                 op->val = *(u16 *)op->addr.reg;
 935                 break;
 936         case 4:
 937                 op->val = *(u32 *)op->addr.reg;
 938                 break;
 939         case 8:
 940                 op->val = *(u64 *)op->addr.reg;
 941                 break;
 942         }
 943 }
 944
 945 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 946 {
 947         ctxt->ops->get_fpu(ctxt);
 948         switch (reg) {
 949         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 950         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 951         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 952         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 953         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 954         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 955         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 956         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
 957 #ifdef CONFIG_X86_64
 958         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
 959         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
 960         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
 961         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
 962         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
 963         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
 964         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
 965         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
 966 #endif
 967         default: BUG();
 968         }
 969         ctxt->ops->put_fpu(ctxt);
 970 }
 971
 972 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
 973                           int reg)
 974 {
 975         ctxt->ops->get_fpu(ctxt);
 976         switch (reg) {
 977         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
 978         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
 979         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
 980         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
 981         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
 982         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
 983         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
 984         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
 985 #ifdef CONFIG_X86_64
 986         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
 987         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
 988         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
 989         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
 990         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
 991         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
 992         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
 993         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
 994 #endif
 995         default: BUG();
 996         }
 997         ctxt->ops->put_fpu(ctxt);
 998 }
 999
1000 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1001 {
1002         ctxt->ops->get_fpu(ctxt);
1003         switch (reg) {
1004         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1005         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1006         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1007         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1008         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1009         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1010         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1011         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1012         default: BUG();
1013         }
1014         ctxt->ops->put_fpu(ctxt);
1015 }
1016
1017 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1018 {
1019         ctxt->ops->get_fpu(ctxt);
1020         switch (reg) {
1021         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1022         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1023         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1024         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1025         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1026         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1027         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1028         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1029         default: BUG();
1030         }
1031         ctxt->ops->put_fpu(ctxt);
1032 }
1033
1034 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1035 {
1036         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1037                 return emulate_nm(ctxt);
1038
1039         ctxt->ops->get_fpu(ctxt);
1040         asm volatile("fninit");
1041         ctxt->ops->put_fpu(ctxt);
1042         return X86EMUL_CONTINUE;
1043 }
1044
1045 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1046 {
1047         u16 fcw;
1048
1049         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1050                 return emulate_nm(ctxt);
1051
1052         ctxt->ops->get_fpu(ctxt);
1053         asm volatile("fnstcw %0": "+m"(fcw));
1054         ctxt->ops->put_fpu(ctxt);
1055
1056         /* force 2 byte destination */
1057         ctxt->dst.bytes = 2;
1058         ctxt->dst.val = fcw;
1059
1060         return X86EMUL_CONTINUE;
1061 }
1062
1063 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1064 {
1065         u16 fsw;
1066
1067         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1068                 return emulate_nm(ctxt);
1069
1070         ctxt->ops->get_fpu(ctxt);
1071         asm volatile("fnstsw %0": "+m"(fsw));
1072         ctxt->ops->put_fpu(ctxt);
1073
1074         /* force 2 byte destination */
1075         ctxt->dst.bytes = 2;
1076         ctxt->dst.val = fsw;
1077
1078         return X86EMUL_CONTINUE;
1079 }
1080
1081 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1082                                     struct operand *op)
1083 {
1084         unsigned reg = ctxt->modrm_reg;
1085
1086         if (!(ctxt->d & ModRM))
1087                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1088
1089         if (ctxt->d & Sse) {
1090                 op->type = OP_XMM;
1091                 op->bytes = 16;
1092                 op->addr.xmm = reg;
1093                 read_sse_reg(ctxt, &op->vec_val, reg);
1094                 return;
1095         }
1096         if (ctxt->d & Mmx) {
1097                 reg &= 7;
1098                 op->type = OP_MM;
1099                 op->bytes = 8;
1100                 op->addr.mm = reg;
1101                 return;
1102         }
1103
1104         op->type = OP_REG;
1105         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1106         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1107
1108         fetch_register_operand(op);
1109         op->orig_val = op->val;
1110 }
1111
1112 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1113 {
1114         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1115                 ctxt->modrm_seg = VCPU_SREG_SS;
1116 }
1117
1118 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1119                         struct operand *op)
1120 {
1121         u8 sib;
1122         int index_reg, base_reg, scale;
1123         int rc = X86EMUL_CONTINUE;
1124         ulong modrm_ea = 0;
1125
1126         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1127         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1128         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1129
1130         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1131         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1132         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1133         ctxt->modrm_seg = VCPU_SREG_DS;
1134
1135         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1136                 op->type = OP_REG;
1137                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1138                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1139                                 ctxt->d & ByteOp);
1140                 if (ctxt->d & Sse) {
1141                         op->type = OP_XMM;
1142                         op->bytes = 16;
1143                         op->addr.xmm = ctxt->modrm_rm;
1144                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1145                         return rc;
1146                 }
1147                 if (ctxt->d & Mmx) {
1148                         op->type = OP_MM;
1149                         op->bytes = 8;
1150                         op->addr.mm = ctxt->modrm_rm & 7;
1151                         return rc;
1152                 }
1153                 fetch_register_operand(op);
1154                 return rc;
1155         }
1156
1157         op->type = OP_MEM;
1158
1159         if (ctxt->ad_bytes == 2) {
1160                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1161                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1162                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1163                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1164
1165                 /* 16-bit ModR/M decode. */
1166                 switch (ctxt->modrm_mod) {
1167                 case 0:
1168                         if (ctxt->modrm_rm == 6)
1169                                 modrm_ea += insn_fetch(u16, ctxt);
1170                         break;
1171                 case 1:
1172                         modrm_ea += insn_fetch(s8, ctxt);
1173                         break;
1174                 case 2:
1175                         modrm_ea += insn_fetch(u16, ctxt);
1176                         break;
1177                 }
1178                 switch (ctxt->modrm_rm) {
1179                 case 0:
1180                         modrm_ea += bx + si;
1181                         break;
1182                 case 1:
1183                         modrm_ea += bx + di;
1184                         break;
1185                 case 2:
1186                         modrm_ea += bp + si;
1187                         break;
1188                 case 3:
1189                         modrm_ea += bp + di;
1190                         break;
1191                 case 4:
1192                         modrm_ea += si;
1193                         break;
1194                 case 5:
1195                         modrm_ea += di;
1196                         break;
1197                 case 6:
1198                         if (ctxt->modrm_mod != 0)
1199                                 modrm_ea += bp;
1200                         break;
1201                 case 7:
1202                         modrm_ea += bx;
1203                         break;
1204                 }
1205                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1206                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1207                         ctxt->modrm_seg = VCPU_SREG_SS;
1208                 modrm_ea = (u16)modrm_ea;
1209         } else {
1210                 /* 32/64-bit ModR/M decode. */
1211                 if ((ctxt->modrm_rm & 7) == 4) {
1212                         sib = insn_fetch(u8, ctxt);
1213                         index_reg |= (sib >> 3) & 7;
1214                         base_reg |= sib & 7;
1215                         scale = sib >> 6;
1216
1217                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1218                                 modrm_ea += insn_fetch(s32, ctxt);
1219                         else {
1220                                 modrm_ea += reg_read(ctxt, base_reg);
1221                                 adjust_modrm_seg(ctxt, base_reg);
1222                         }
1223                         if (index_reg != 4)
1224                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1225                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1226                         modrm_ea += insn_fetch(s32, ctxt);
1227                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1228                                 ctxt->rip_relative = 1;
1229                 } else {
1230                         base_reg = ctxt->modrm_rm;
1231                         modrm_ea += reg_read(ctxt, base_reg);
1232                         adjust_modrm_seg(ctxt, base_reg);
1233                 }
1234                 switch (ctxt->modrm_mod) {
1235                 case 1:
1236                         modrm_ea += insn_fetch(s8, ctxt);
1237                         break;
1238                 case 2:
1239                         modrm_ea += insn_fetch(s32, ctxt);
1240                         break;
1241                 }
1242         }
1243         op->addr.mem.ea = modrm_ea;
1244         if (ctxt->ad_bytes != 8)
1245                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1246
1247 done:
1248         return rc;
1249 }
1250
1251 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1252                       struct operand *op)
1253 {
1254         int rc = X86EMUL_CONTINUE;
1255
1256         op->type = OP_MEM;
1257         switch (ctxt->ad_bytes) {
1258         case 2:
1259                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1260                 break;
1261         case 4:
1262                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1263                 break;
1264         case 8:
1265                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1266                 break;
1267         }
1268 done:
1269         return rc;
1270 }
1271
1272 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1273 {
1274         long sv = 0, mask;
1275
1276         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1277                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1278
1279                 if (ctxt->src.bytes == 2)
1280                         sv = (s16)ctxt->src.val & (s16)mask;
1281                 else if (ctxt->src.bytes == 4)
1282                         sv = (s32)ctxt->src.val & (s32)mask;
1283                 else
1284                         sv = (s64)ctxt->src.val & (s64)mask;
1285
1286                 ctxt->dst.addr.mem.ea += (sv >> 3);
1287         }
1288
1289         /* only subword offset */
1290         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1291 }
1292
1293 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1294                          unsigned long addr, void *dest, unsigned size)
1295 {
1296         int rc;
1297         struct read_cache *mc = &ctxt->mem_read;
1298
1299         if (mc->pos < mc->end)
1300                 goto read_cached;
1301
1302         WARN_ON((mc->end + size) >= sizeof(mc->data));
1303
1304         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1305                                       &ctxt->exception);
1306         if (rc != X86EMUL_CONTINUE)
1307                 return rc;
1308
1309         mc->end += size;
1310
1311 read_cached:
1312         memcpy(dest, mc->data + mc->pos, size);
1313         mc->pos += size;
1314         return X86EMUL_CONTINUE;
1315 }
1316
1317 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1318                           struct segmented_address addr,
1319                           void *data,
1320                           unsigned size)
1321 {
1322         int rc;
1323         ulong linear;
1324
1325         rc = linearize(ctxt, addr, size, false, &linear);
1326         if (rc != X86EMUL_CONTINUE)
1327                 return rc;
1328         return read_emulated(ctxt, linear, data, size);
1329 }
1330
1331 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1332                            struct segmented_address addr,
1333                            const void *data,
1334                            unsigned size)
1335 {
1336         int rc;
1337         ulong linear;
1338
1339         rc = linearize(ctxt, addr, size, true, &linear);
1340         if (rc != X86EMUL_CONTINUE)
1341                 return rc;
1342         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1343                                          &ctxt->exception);
1344 }
1345
1346 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1347                              struct segmented_address addr,
1348                              const void *orig_data, const void *data,
1349                              unsigned size)
1350 {
1351         int rc;
1352         ulong linear;
1353
1354         rc = linearize(ctxt, addr, size, true, &linear);
1355         if (rc != X86EMUL_CONTINUE)
1356                 return rc;
1357         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1358                                            size, &ctxt->exception);
1359 }
1360
1361 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1362                            unsigned int size, unsigned short port,
1363                            void *dest)
1364 {
1365         struct read_cache *rc = &ctxt->io_read;
1366
1367         if (rc->pos == rc->end) { /* refill pio read ahead */
1368                 unsigned int in_page, n;
1369                 unsigned int count = ctxt->rep_prefix ?
1370                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1371                 in_page = (ctxt->eflags & EFLG_DF) ?
1372                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1373                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1374                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1375                 if (n == 0)
1376                         n = 1;
1377                 rc->pos = rc->end = 0;
1378                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1379                         return 0;
1380                 rc->end = n * size;
1381         }
1382
1383         if (ctxt->rep_prefix && (ctxt->d & String) &&
1384             !(ctxt->eflags & EFLG_DF)) {
1385                 ctxt->dst.data = rc->data + rc->pos;
1386                 ctxt->dst.type = OP_MEM_STR;
1387                 ctxt->dst.count = (rc->end - rc->pos) / size;
1388                 rc->pos = rc->end;
1389         } else {
1390                 memcpy(dest, rc->data + rc->pos, size);
1391                 rc->pos += size;
1392         }
1393         return 1;
1394 }
1395
1396 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1397                                      u16 index, struct desc_struct *desc)
1398 {
1399         struct desc_ptr dt;
1400         ulong addr;
1401
1402         ctxt->ops->get_idt(ctxt, &dt);
1403
1404         if (dt.size < index * 8 + 7)
1405                 return emulate_gp(ctxt, index << 3 | 0x2);
1406
1407         addr = dt.address + index * 8;
1408         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1409                                    &ctxt->exception);
1410 }
1411
1412 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1413                                      u16 selector, struct desc_ptr *dt)
1414 {
1415         const struct x86_emulate_ops *ops = ctxt->ops;
1416         u32 base3 = 0;
1417
1418         if (selector & 1 << 2) {
1419                 struct desc_struct desc;
1420                 u16 sel;
1421
1422                 memset (dt, 0, sizeof *dt);
1423                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1424                                       VCPU_SREG_LDTR))
1425                         return;
1426
1427                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1428                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1429         } else
1430                 ops->get_gdt(ctxt, dt);
1431 }
1432
1433 /* allowed just for 8 bytes segments */
1434 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1435                                    u16 selector, struct desc_struct *desc,
1436                                    ulong *desc_addr_p)
1437 {
1438         struct desc_ptr dt;
1439         u16 index = selector >> 3;
1440         ulong addr;
1441
1442         get_descriptor_table_ptr(ctxt, selector, &dt);
1443
1444         if (dt.size < index * 8 + 7)
1445                 return emulate_gp(ctxt, selector & 0xfffc);
1446
1447         *desc_addr_p = addr = dt.address + index * 8;
1448         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1449                                    &ctxt->exception);
1450 }
1451
1452 /* allowed just for 8 bytes segments */
1453 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1454                                     u16 selector, struct desc_struct *desc)
1455 {
1456         struct desc_ptr dt;
1457         u16 index = selector >> 3;
1458         ulong addr;
1459
1460         get_descriptor_table_ptr(ctxt, selector, &dt);
1461
1462         if (dt.size < index * 8 + 7)
1463                 return emulate_gp(ctxt, selector & 0xfffc);
1464
1465         addr = dt.address + index * 8;
1466         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1467                                     &ctxt->exception);
1468 }
1469
1470 /* Does not support long mode */
1471 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1472                                      u16 selector, int seg, u8 cpl,
1473                                      bool in_task_switch,
1474                                      struct desc_struct *desc)
1475 {
1476         struct desc_struct seg_desc, old_desc;
1477         u8 dpl, rpl;
1478         unsigned err_vec = GP_VECTOR;
1479         u32 err_code = 0;
1480         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1481         ulong desc_addr;
1482         int ret;
1483         u16 dummy;
1484         u32 base3 = 0;
1485
1486         memset(&seg_desc, 0, sizeof seg_desc);
1487
1488         if (ctxt->mode == X86EMUL_MODE_REAL) {
1489                 /* set real mode segment descriptor (keep limit etc. for
1490                  * unreal mode) */
1491                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1492                 set_desc_base(&seg_desc, selector << 4);
1493                 goto load;
1494         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1495                 /* VM86 needs a clean new segment descriptor */
1496                 set_desc_base(&seg_desc, selector << 4);
1497                 set_desc_limit(&seg_desc, 0xffff);
1498                 seg_desc.type = 3;
1499                 seg_desc.p = 1;
1500                 seg_desc.s = 1;
1501                 seg_desc.dpl = 3;
1502                 goto load;
1503         }
1504
1505         rpl = selector & 3;
1506
1507         /* NULL selector is not valid for TR, CS and SS (except for long mode) */
1508         if ((seg == VCPU_SREG_CS
1509              || (seg == VCPU_SREG_SS
1510                  && (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl))
1511              || seg == VCPU_SREG_TR)
1512             && null_selector)
1513                 goto exception;
1514
1515         /* TR should be in GDT only */
1516         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1517                 goto exception;
1518
1519         if (null_selector) /* for NULL selector skip all following checks */
1520                 goto load;
1521
1522         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1523         if (ret != X86EMUL_CONTINUE)
1524                 return ret;
1525
1526         err_code = selector & 0xfffc;
1527         err_vec = in_task_switch ? TS_VECTOR : GP_VECTOR;
1528
1529         /* can't load system descriptor into segment selector */
1530         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1531                 goto exception;
1532
1533         if (!seg_desc.p) {
1534                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1535                 goto exception;
1536         }
1537
1538         dpl = seg_desc.dpl;
1539
1540         switch (seg) {
1541         case VCPU_SREG_SS:
1542                 /*
1543                  * segment is not a writable data segment or segment
1544                  * selector's RPL != CPL or segment selector's RPL != CPL
1545                  */
1546                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1547                         goto exception;
1548                 break;
1549         case VCPU_SREG_CS:
1550                 if (!(seg_desc.type & 8))
1551                         goto exception;
1552
1553                 if (seg_desc.type & 4) {
1554                         /* conforming */
1555                         if (dpl > cpl)
1556                                 goto exception;
1557                 } else {
1558                         /* nonconforming */
1559                         if (rpl > cpl || dpl != cpl)
1560                                 goto exception;
1561                 }
1562                 /* in long-mode d/b must be clear if l is set */
1563                 if (seg_desc.d && seg_desc.l) {
1564                         u64 efer = 0;
1565
1566                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1567                         if (efer & EFER_LMA)
1568                                 goto exception;
1569                 }
1570
1571                 /* CS(RPL) <- CPL */
1572                 selector = (selector & 0xfffc) | cpl;
1573                 break;
1574         case VCPU_SREG_TR:
1575                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1576                         goto exception;
1577                 old_desc = seg_desc;
1578                 seg_desc.type |= 2; /* busy */
1579                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1580                                                   sizeof(seg_desc), &ctxt->exception);
1581                 if (ret != X86EMUL_CONTINUE)
1582                         return ret;
1583                 break;
1584         case VCPU_SREG_LDTR:
1585                 if (seg_desc.s || seg_desc.type != 2)
1586                         goto exception;
1587                 break;
1588         default: /*  DS, ES, FS, or GS */
1589                 /*
1590                  * segment is not a data or readable code segment or
1591                  * ((segment is a data or nonconforming code segment)
1592                  * and (both RPL and CPL > DPL))
1593                  */
1594                 if ((seg_desc.type & 0xa) == 0x8 ||
1595                     (((seg_desc.type & 0xc) != 0xc) &&
1596                      (rpl > dpl && cpl > dpl)))
1597                         goto exception;
1598                 break;
1599         }
1600
1601         if (seg_desc.s) {
1602                 /* mark segment as accessed */
1603                 seg_desc.type |= 1;
1604                 ret = write_segment_descriptor(ctxt, selector, &seg_desc);
1605                 if (ret != X86EMUL_CONTINUE)
1606                         return ret;
1607         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1608                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1609                                 sizeof(base3), &ctxt->exception);
1610                 if (ret != X86EMUL_CONTINUE)
1611                         return ret;
1612         }
1613 load:
1614         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1615         if (desc)
1616                 *desc = seg_desc;
1617         return X86EMUL_CONTINUE;
1618 exception:
1619         return emulate_exception(ctxt, err_vec, err_code, true);
1620 }
1621
1622 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1623                                    u16 selector, int seg)
1624 {
1625         u8 cpl = ctxt->ops->cpl(ctxt);
1626         return __load_segment_descriptor(ctxt, selector, seg, cpl, false, NULL);
1627 }
1628
1629 static void write_register_operand(struct operand *op)
1630 {
1631         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
1632         switch (op->bytes) {
1633         case 1:
1634                 *(u8 *)op->addr.reg = (u8)op->val;
1635                 break;
1636         case 2:
1637                 *(u16 *)op->addr.reg = (u16)op->val;
1638                 break;
1639         case 4:
1640                 *op->addr.reg = (u32)op->val;
1641                 break;  /* 64b: zero-extend */
1642         case 8:
1643                 *op->addr.reg = op->val;
1644                 break;
1645         }
1646 }
1647
1648 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1649 {
1650         switch (op->type) {
1651         case OP_REG:
1652                 write_register_operand(op);
1653                 break;
1654         case OP_MEM:
1655                 if (ctxt->lock_prefix)
1656                         return segmented_cmpxchg(ctxt,
1657                                                  op->addr.mem,
1658                                                  &op->orig_val,
1659                                                  &op->val,
1660                                                  op->bytes);
1661                 else
1662                         return segmented_write(ctxt,
1663                                                op->addr.mem,
1664                                                &op->val,
1665                                                op->bytes);
1666                 break;
1667         case OP_MEM_STR:
1668                 return segmented_write(ctxt,
1669                                        op->addr.mem,
1670                                        op->data,
1671                                        op->bytes * op->count);
1672                 break;
1673         case OP_XMM:
1674                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1675                 break;
1676         case OP_MM:
1677                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1678                 break;
1679         case OP_NONE:
1680                 /* no writeback */
1681                 break;
1682         default:
1683                 break;
1684         }
1685         return X86EMUL_CONTINUE;
1686 }
1687
1688 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1689 {
1690         struct segmented_address addr;
1691
1692         rsp_increment(ctxt, -bytes);
1693         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1694         addr.seg = VCPU_SREG_SS;
1695
1696         return segmented_write(ctxt, addr, data, bytes);
1697 }
1698
1699 static int em_push(struct x86_emulate_ctxt *ctxt)
1700 {
1701         /* Disable writeback. */
1702         ctxt->dst.type = OP_NONE;
1703         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1704 }
1705
1706 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1707                        void *dest, int len)
1708 {
1709         int rc;
1710         struct segmented_address addr;
1711
1712         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1713         addr.seg = VCPU_SREG_SS;
1714         rc = segmented_read(ctxt, addr, dest, len);
1715         if (rc != X86EMUL_CONTINUE)
1716                 return rc;
1717
1718         rsp_increment(ctxt, len);
1719         return rc;
1720 }
1721
1722 static int em_pop(struct x86_emulate_ctxt *ctxt)
1723 {
1724         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1725 }
1726
1727 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1728                         void *dest, int len)
1729 {
1730         int rc;
1731         unsigned long val, change_mask;
1732         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1733         int cpl = ctxt->ops->cpl(ctxt);
1734
1735         rc = emulate_pop(ctxt, &val, len);
1736         if (rc != X86EMUL_CONTINUE)
1737                 return rc;
1738
1739         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1740                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_AC | EFLG_ID;
1741
1742         switch(ctxt->mode) {
1743         case X86EMUL_MODE_PROT64:
1744         case X86EMUL_MODE_PROT32:
1745         case X86EMUL_MODE_PROT16:
1746                 if (cpl == 0)
1747                         change_mask |= EFLG_IOPL;
1748                 if (cpl <= iopl)
1749                         change_mask |= EFLG_IF;
1750                 break;
1751         case X86EMUL_MODE_VM86:
1752                 if (iopl < 3)
1753                         return emulate_gp(ctxt, 0);
1754                 change_mask |= EFLG_IF;
1755                 break;
1756         default: /* real mode */
1757                 change_mask |= (EFLG_IOPL | EFLG_IF);
1758                 break;
1759         }
1760
1761         *(unsigned long *)dest =
1762                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1763
1764         return rc;
1765 }
1766
1767 static int em_popf(struct x86_emulate_ctxt *ctxt)
1768 {
1769         ctxt->dst.type = OP_REG;
1770         ctxt->dst.addr.reg = &ctxt->eflags;
1771         ctxt->dst.bytes = ctxt->op_bytes;
1772         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1773 }
1774
1775 static int em_enter(struct x86_emulate_ctxt *ctxt)
1776 {
1777         int rc;
1778         unsigned frame_size = ctxt->src.val;
1779         unsigned nesting_level = ctxt->src2.val & 31;
1780         ulong rbp;
1781
1782         if (nesting_level)
1783                 return X86EMUL_UNHANDLEABLE;
1784
1785         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1786         rc = push(ctxt, &rbp, stack_size(ctxt));
1787         if (rc != X86EMUL_CONTINUE)
1788                 return rc;
1789         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1790                       stack_mask(ctxt));
1791         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1792                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1793                       stack_mask(ctxt));
1794         return X86EMUL_CONTINUE;
1795 }
1796
1797 static int em_leave(struct x86_emulate_ctxt *ctxt)
1798 {
1799         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1800                       stack_mask(ctxt));
1801         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1802 }
1803
1804 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1805 {
1806         int seg = ctxt->src2.val;
1807
1808         ctxt->src.val = get_segment_selector(ctxt, seg);
1809
1810         return em_push(ctxt);
1811 }
1812
1813 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1814 {
1815         int seg = ctxt->src2.val;
1816         unsigned long selector;
1817         int rc;
1818
1819         rc = emulate_pop(ctxt, &selector, ctxt->op_bytes);
1820         if (rc != X86EMUL_CONTINUE)
1821                 return rc;
1822
1823         if (ctxt->modrm_reg == VCPU_SREG_SS)
1824                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1825
1826         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1827         return rc;
1828 }
1829
1830 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1831 {
1832         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1833         int rc = X86EMUL_CONTINUE;
1834         int reg = VCPU_REGS_RAX;
1835
1836         while (reg <= VCPU_REGS_RDI) {
1837                 (reg == VCPU_REGS_RSP) ?
1838                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1839
1840                 rc = em_push(ctxt);
1841                 if (rc != X86EMUL_CONTINUE)
1842                         return rc;
1843
1844                 ++reg;
1845         }
1846
1847         return rc;
1848 }
1849
1850 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1851 {
1852         ctxt->src.val =  (unsigned long)ctxt->eflags;
1853         return em_push(ctxt);
1854 }
1855
1856 static int em_popa(struct x86_emulate_ctxt *ctxt)
1857 {
1858         int rc = X86EMUL_CONTINUE;
1859         int reg = VCPU_REGS_RDI;
1860
1861         while (reg >= VCPU_REGS_RAX) {
1862                 if (reg == VCPU_REGS_RSP) {
1863                         rsp_increment(ctxt, ctxt->op_bytes);
1864                         --reg;
1865                 }
1866
1867                 rc = emulate_pop(ctxt, reg_rmw(ctxt, reg), ctxt->op_bytes);
1868                 if (rc != X86EMUL_CONTINUE)
1869                         break;
1870                 --reg;
1871         }
1872         return rc;
1873 }
1874
1875 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1876 {
1877         const struct x86_emulate_ops *ops = ctxt->ops;
1878         int rc;
1879         struct desc_ptr dt;
1880         gva_t cs_addr;
1881         gva_t eip_addr;
1882         u16 cs, eip;
1883
1884         /* TODO: Add limit checks */
1885         ctxt->src.val = ctxt->eflags;
1886         rc = em_push(ctxt);
1887         if (rc != X86EMUL_CONTINUE)
1888                 return rc;
1889
1890         ctxt->eflags &= ~(EFLG_IF | EFLG_TF | EFLG_AC);
1891
1892         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1893         rc = em_push(ctxt);
1894         if (rc != X86EMUL_CONTINUE)
1895                 return rc;
1896
1897         ctxt->src.val = ctxt->_eip;
1898         rc = em_push(ctxt);
1899         if (rc != X86EMUL_CONTINUE)
1900                 return rc;
1901
1902         ops->get_idt(ctxt, &dt);
1903
1904         eip_addr = dt.address + (irq << 2);
1905         cs_addr = dt.address + (irq << 2) + 2;
1906
1907         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
1908         if (rc != X86EMUL_CONTINUE)
1909                 return rc;
1910
1911         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
1912         if (rc != X86EMUL_CONTINUE)
1913                 return rc;
1914
1915         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
1916         if (rc != X86EMUL_CONTINUE)
1917                 return rc;
1918
1919         ctxt->_eip = eip;
1920
1921         return rc;
1922 }
1923
1924 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1925 {
1926         int rc;
1927
1928         invalidate_registers(ctxt);
1929         rc = __emulate_int_real(ctxt, irq);
1930         if (rc == X86EMUL_CONTINUE)
1931                 writeback_registers(ctxt);
1932         return rc;
1933 }
1934
1935 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
1936 {
1937         switch(ctxt->mode) {
1938         case X86EMUL_MODE_REAL:
1939                 return __emulate_int_real(ctxt, irq);
1940         case X86EMUL_MODE_VM86:
1941         case X86EMUL_MODE_PROT16:
1942         case X86EMUL_MODE_PROT32:
1943         case X86EMUL_MODE_PROT64:
1944         default:
1945                 /* Protected mode interrupts unimplemented yet */
1946                 return X86EMUL_UNHANDLEABLE;
1947         }
1948 }
1949
1950 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
1951 {
1952         int rc = X86EMUL_CONTINUE;
1953         unsigned long temp_eip = 0;
1954         unsigned long temp_eflags = 0;
1955         unsigned long cs = 0;
1956         unsigned long mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_TF |
1957                              EFLG_IF | EFLG_DF | EFLG_OF | EFLG_IOPL | EFLG_NT | EFLG_RF |
1958                              EFLG_AC | EFLG_ID | (1 << 1); /* Last one is the reserved bit */
1959         unsigned long vm86_mask = EFLG_VM | EFLG_VIF | EFLG_VIP;
1960
1961         /* TODO: Add stack limit check */
1962
1963         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
1964
1965         if (rc != X86EMUL_CONTINUE)
1966                 return rc;
1967
1968         if (temp_eip & ~0xffff)
1969                 return emulate_gp(ctxt, 0);
1970
1971         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
1972
1973         if (rc != X86EMUL_CONTINUE)
1974                 return rc;
1975
1976         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
1977
1978         if (rc != X86EMUL_CONTINUE)
1979                 return rc;
1980
1981         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
1982
1983         if (rc != X86EMUL_CONTINUE)
1984                 return rc;
1985
1986         ctxt->_eip = temp_eip;
1987
1988
1989         if (ctxt->op_bytes == 4)
1990                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
1991         else if (ctxt->op_bytes == 2) {
1992                 ctxt->eflags &= ~0xffff;
1993                 ctxt->eflags |= temp_eflags;
1994         }
1995
1996         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
1997         ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
1998
1999         return rc;
2000 }
2001
2002 static int em_iret(struct x86_emulate_ctxt *ctxt)
2003 {
2004         switch(ctxt->mode) {
2005         case X86EMUL_MODE_REAL:
2006                 return emulate_iret_real(ctxt);
2007         case X86EMUL_MODE_VM86:
2008         case X86EMUL_MODE_PROT16:
2009         case X86EMUL_MODE_PROT32:
2010         case X86EMUL_MODE_PROT64:
2011         default:
2012                 /* iret from protected mode unimplemented yet */
2013                 return X86EMUL_UNHANDLEABLE;
2014         }
2015 }
2016
2017 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2018 {
2019         int rc;
2020         unsigned short sel, old_sel;
2021         struct desc_struct old_desc, new_desc;
2022         const struct x86_emulate_ops *ops = ctxt->ops;
2023         u8 cpl = ctxt->ops->cpl(ctxt);
2024
2025         /* Assignment of RIP may only fail in 64-bit mode */
2026         if (ctxt->mode == X86EMUL_MODE_PROT64)
2027                 ops->get_segment(ctxt, &old_sel, &old_desc, NULL,
2028                                  VCPU_SREG_CS);
2029
2030         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2031
2032         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
2033                                        &new_desc);
2034         if (rc != X86EMUL_CONTINUE)
2035                 return rc;
2036
2037         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
2038         if (rc != X86EMUL_CONTINUE) {
2039                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2040                 /* assigning eip failed; restore the old cs */
2041                 ops->set_segment(ctxt, old_sel, &old_desc, 0, VCPU_SREG_CS);
2042                 return rc;
2043         }
2044         return rc;
2045 }
2046
2047 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2048 {
2049         return assign_eip_near(ctxt, ctxt->src.val);
2050 }
2051
2052 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2053 {
2054         int rc;
2055         long int old_eip;
2056
2057         old_eip = ctxt->_eip;
2058         rc = assign_eip_near(ctxt, ctxt->src.val);
2059         if (rc != X86EMUL_CONTINUE)
2060                 return rc;
2061         ctxt->src.val = old_eip;
2062         rc = em_push(ctxt);
2063         return rc;
2064 }
2065
2066 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2067 {
2068         u64 old = ctxt->dst.orig_val64;
2069
2070         if (ctxt->dst.bytes == 16)
2071                 return X86EMUL_UNHANDLEABLE;
2072
2073         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2074             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2075                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2076                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2077                 ctxt->eflags &= ~EFLG_ZF;
2078         } else {
2079                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2080                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2081
2082                 ctxt->eflags |= EFLG_ZF;
2083         }
2084         return X86EMUL_CONTINUE;
2085 }
2086
2087 static int em_ret(struct x86_emulate_ctxt *ctxt)
2088 {
2089         int rc;
2090         unsigned long eip;
2091
2092         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2093         if (rc != X86EMUL_CONTINUE)
2094                 return rc;
2095
2096         return assign_eip_near(ctxt, eip);
2097 }
2098
2099 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2100 {
2101         int rc;
2102         unsigned long eip, cs;
2103         u16 old_cs;
2104         int cpl = ctxt->ops->cpl(ctxt);
2105         struct desc_struct old_desc, new_desc;
2106         const struct x86_emulate_ops *ops = ctxt->ops;
2107
2108         if (ctxt->mode == X86EMUL_MODE_PROT64)
2109                 ops->get_segment(ctxt, &old_cs, &old_desc, NULL,
2110                                  VCPU_SREG_CS);
2111
2112         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2113         if (rc != X86EMUL_CONTINUE)
2114                 return rc;
2115         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2116         if (rc != X86EMUL_CONTINUE)
2117                 return rc;
2118         /* Outer-privilege level return is not implemented */
2119         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2120                 return X86EMUL_UNHANDLEABLE;
2121         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, 0, false,
2122                                        &new_desc);
2123         if (rc != X86EMUL_CONTINUE)
2124                 return rc;
2125         rc = assign_eip_far(ctxt, eip, new_desc.l);
2126         if (rc != X86EMUL_CONTINUE) {
2127                 WARN_ON(ctxt->mode != X86EMUL_MODE_PROT64);
2128                 ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
2129         }
2130         return rc;
2131 }
2132
2133 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2134 {
2135         int rc;
2136
2137         rc = em_ret_far(ctxt);
2138         if (rc != X86EMUL_CONTINUE)
2139                 return rc;
2140         rsp_increment(ctxt, ctxt->src.val);
2141         return X86EMUL_CONTINUE;
2142 }
2143
2144 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2145 {
2146         /* Save real source value, then compare EAX against destination. */
2147         ctxt->dst.orig_val = ctxt->dst.val;
2148         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2149         ctxt->src.orig_val = ctxt->src.val;
2150         ctxt->src.val = ctxt->dst.orig_val;
2151         fastop(ctxt, em_cmp);
2152
2153         if (ctxt->eflags & EFLG_ZF) {
2154                 /* Success: write back to memory. */
2155                 ctxt->dst.val = ctxt->src.orig_val;
2156         } else {
2157                 /* Failure: write the value we saw to EAX. */
2158                 ctxt->dst.type = OP_REG;
2159                 ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2160                 ctxt->dst.val = ctxt->dst.orig_val;
2161         }
2162         return X86EMUL_CONTINUE;
2163 }
2164
2165 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2166 {
2167         int seg = ctxt->src2.val;
2168         unsigned short sel;
2169         int rc;
2170
2171         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2172
2173         rc = load_segment_descriptor(ctxt, sel, seg);
2174         if (rc != X86EMUL_CONTINUE)
2175                 return rc;
2176
2177         ctxt->dst.val = ctxt->src.val;
2178         return rc;
2179 }
2180
2181 static void
2182 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2183                         struct desc_struct *cs, struct desc_struct *ss)
2184 {
2185         cs->l = 0;              /* will be adjusted later */
2186         set_desc_base(cs, 0);   /* flat segment */
2187         cs->g = 1;              /* 4kb granularity */
2188         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2189         cs->type = 0x0b;        /* Read, Execute, Accessed */
2190         cs->s = 1;
2191         cs->dpl = 0;            /* will be adjusted later */
2192         cs->p = 1;
2193         cs->d = 1;
2194         cs->avl = 0;
2195
2196         set_desc_base(ss, 0);   /* flat segment */
2197         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2198         ss->g = 1;              /* 4kb granularity */
2199         ss->s = 1;
2200         ss->type = 0x03;        /* Read/Write, Accessed */
2201         ss->d = 1;              /* 32bit stack segment */
2202         ss->dpl = 0;
2203         ss->p = 1;
2204         ss->l = 0;
2205         ss->avl = 0;
2206 }
2207
2208 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2209 {
2210         u32 eax, ebx, ecx, edx;
2211
2212         eax = ecx = 0;
2213         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2214         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2215                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2216                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2217 }
2218
2219 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2220 {
2221         const struct x86_emulate_ops *ops = ctxt->ops;
2222         u32 eax, ebx, ecx, edx;
2223
2224         /*
2225          * syscall should always be enabled in longmode - so only become
2226          * vendor specific (cpuid) if other modes are active...
2227          */
2228         if (ctxt->mode == X86EMUL_MODE_PROT64)
2229                 return true;
2230
2231         eax = 0x00000000;
2232         ecx = 0x00000000;
2233         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2234         /*
2235          * Intel ("GenuineIntel")
2236          * remark: Intel CPUs only support "syscall" in 64bit
2237          * longmode. Also an 64bit guest with a
2238          * 32bit compat-app running will #UD !! While this
2239          * behaviour can be fixed (by emulating) into AMD
2240          * response - CPUs of AMD can't behave like Intel.
2241          */
2242         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2243             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2244             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2245                 return false;
2246
2247         /* AMD ("AuthenticAMD") */
2248         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2249             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2250             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2251                 return true;
2252
2253         /* AMD ("AMDisbetter!") */
2254         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2255             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2256             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2257                 return true;
2258
2259         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2260         return false;
2261 }
2262
2263 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2264 {
2265         const struct x86_emulate_ops *ops = ctxt->ops;
2266         struct desc_struct cs, ss;
2267         u64 msr_data;
2268         u16 cs_sel, ss_sel;
2269         u64 efer = 0;
2270
2271         /* syscall is not available in real mode */
2272         if (ctxt->mode == X86EMUL_MODE_REAL ||
2273             ctxt->mode == X86EMUL_MODE_VM86)
2274                 return emulate_ud(ctxt);
2275
2276         if (!(em_syscall_is_enabled(ctxt)))
2277                 return emulate_ud(ctxt);
2278
2279         ops->get_msr(ctxt, MSR_EFER, &efer);
2280         setup_syscalls_segments(ctxt, &cs, &ss);
2281
2282         if (!(efer & EFER_SCE))
2283                 return emulate_ud(ctxt);
2284
2285         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2286         msr_data >>= 32;
2287         cs_sel = (u16)(msr_data & 0xfffc);
2288         ss_sel = (u16)(msr_data + 8);
2289
2290         if (efer & EFER_LMA) {
2291                 cs.d = 0;
2292                 cs.l = 1;
2293         }
2294         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2295         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2296
2297         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2298         if (efer & EFER_LMA) {
2299 #ifdef CONFIG_X86_64
2300                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2301
2302                 ops->get_msr(ctxt,
2303                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2304                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2305                 ctxt->_eip = msr_data;
2306
2307                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2308                 ctxt->eflags &= ~msr_data;
2309                 ctxt->eflags |= EFLG_RESERVED_ONE_MASK;
2310 #endif
2311         } else {
2312                 /* legacy mode */
2313                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2314                 ctxt->_eip = (u32)msr_data;
2315
2316                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2317         }
2318
2319         return X86EMUL_CONTINUE;
2320 }
2321
2322 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2323 {
2324         const struct x86_emulate_ops *ops = ctxt->ops;
2325         struct desc_struct cs, ss;
2326         u64 msr_data;
2327         u16 cs_sel, ss_sel;
2328         u64 efer = 0;
2329
2330         ops->get_msr(ctxt, MSR_EFER, &efer);
2331         /* inject #GP if in real mode */
2332         if (ctxt->mode == X86EMUL_MODE_REAL)
2333                 return emulate_gp(ctxt, 0);
2334
2335         /*
2336          * Not recognized on AMD in compat mode (but is recognized in legacy
2337          * mode).
2338          */
2339         if ((ctxt->mode == X86EMUL_MODE_PROT32) && (efer & EFER_LMA)
2340             && !vendor_intel(ctxt))
2341                 return emulate_ud(ctxt);
2342
2343         /* XXX sysenter/sysexit have not been tested in 64bit mode.
2344         * Therefore, we inject an #UD.
2345         */
2346         if (ctxt->mode == X86EMUL_MODE_PROT64)
2347                 return emulate_ud(ctxt);
2348
2349         setup_syscalls_segments(ctxt, &cs, &ss);
2350
2351         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2352         switch (ctxt->mode) {
2353         case X86EMUL_MODE_PROT32:
2354                 if ((msr_data & 0xfffc) == 0x0)
2355                         return emulate_gp(ctxt, 0);
2356                 break;
2357         case X86EMUL_MODE_PROT64:
2358                 if (msr_data == 0x0)
2359                         return emulate_gp(ctxt, 0);
2360                 break;
2361         default:
2362                 break;
2363         }
2364
2365         ctxt->eflags &= ~(EFLG_VM | EFLG_IF);
2366         cs_sel = (u16)msr_data;
2367         cs_sel &= ~SELECTOR_RPL_MASK;
2368         ss_sel = cs_sel + 8;
2369         ss_sel &= ~SELECTOR_RPL_MASK;
2370         if (ctxt->mode == X86EMUL_MODE_PROT64 || (efer & EFER_LMA)) {
2371                 cs.d = 0;
2372                 cs.l = 1;
2373         }
2374
2375         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2376         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2377
2378         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2379         ctxt->_eip = msr_data;
2380
2381         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2382         *reg_write(ctxt, VCPU_REGS_RSP) = msr_data;
2383
2384         return X86EMUL_CONTINUE;
2385 }
2386
2387 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2388 {
2389         const struct x86_emulate_ops *ops = ctxt->ops;
2390         struct desc_struct cs, ss;
2391         u64 msr_data, rcx, rdx;
2392         int usermode;
2393         u16 cs_sel = 0, ss_sel = 0;
2394
2395         /* inject #GP if in real mode or Virtual 8086 mode */
2396         if (ctxt->mode == X86EMUL_MODE_REAL ||
2397             ctxt->mode == X86EMUL_MODE_VM86)
2398                 return emulate_gp(ctxt, 0);
2399
2400         setup_syscalls_segments(ctxt, &cs, &ss);
2401
2402         if ((ctxt->rex_prefix & 0x8) != 0x0)
2403                 usermode = X86EMUL_MODE_PROT64;
2404         else
2405                 usermode = X86EMUL_MODE_PROT32;
2406
2407         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2408         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2409
2410         cs.dpl = 3;
2411         ss.dpl = 3;
2412         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2413         switch (usermode) {
2414         case X86EMUL_MODE_PROT32:
2415                 cs_sel = (u16)(msr_data + 16);
2416                 if ((msr_data & 0xfffc) == 0x0)
2417                         return emulate_gp(ctxt, 0);
2418                 ss_sel = (u16)(msr_data + 24);
2419                 rcx = (u32)rcx;
2420                 rdx = (u32)rdx;
2421                 break;
2422         case X86EMUL_MODE_PROT64:
2423                 cs_sel = (u16)(msr_data + 32);
2424                 if (msr_data == 0x0)
2425                         return emulate_gp(ctxt, 0);
2426                 ss_sel = cs_sel + 8;
2427                 cs.d = 0;
2428                 cs.l = 1;
2429                 if (is_noncanonical_address(rcx) ||
2430                     is_noncanonical_address(rdx))
2431                         return emulate_gp(ctxt, 0);
2432                 break;
2433         }
2434         cs_sel |= SELECTOR_RPL_MASK;
2435         ss_sel |= SELECTOR_RPL_MASK;
2436
2437         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2438         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2439
2440         ctxt->_eip = rdx;
2441         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2442
2443         return X86EMUL_CONTINUE;
2444 }
2445
2446 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2447 {
2448         int iopl;
2449         if (ctxt->mode == X86EMUL_MODE_REAL)
2450                 return false;
2451         if (ctxt->mode == X86EMUL_MODE_VM86)
2452                 return true;
2453         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2454         return ctxt->ops->cpl(ctxt) > iopl;
2455 }
2456
2457 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2458                                             u16 port, u16 len)
2459 {
2460         const struct x86_emulate_ops *ops = ctxt->ops;
2461         struct desc_struct tr_seg;
2462         u32 base3;
2463         int r;
2464         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2465         unsigned mask = (1 << len) - 1;
2466         unsigned long base;
2467
2468         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2469         if (!tr_seg.p)
2470                 return false;
2471         if (desc_limit_scaled(&tr_seg) < 103)
2472                 return false;
2473         base = get_desc_base(&tr_seg);
2474 #ifdef CONFIG_X86_64
2475         base |= ((u64)base3) << 32;
2476 #endif
2477         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2478         if (r != X86EMUL_CONTINUE)
2479                 return false;
2480         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2481                 return false;
2482         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2483         if (r != X86EMUL_CONTINUE)
2484                 return false;
2485         if ((perm >> bit_idx) & mask)
2486                 return false;
2487         return true;
2488 }
2489
2490 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2491                                  u16 port, u16 len)
2492 {
2493         if (ctxt->perm_ok)
2494                 return true;
2495
2496         if (emulator_bad_iopl(ctxt))
2497                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2498                         return false;
2499
2500         ctxt->perm_ok = true;
2501
2502         return true;
2503 }
2504
2505 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2506                                 struct tss_segment_16 *tss)
2507 {
2508         tss->ip = ctxt->_eip;
2509         tss->flag = ctxt->eflags;
2510         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2511         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2512         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2513         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2514         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2515         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2516         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2517         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2518
2519         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2520         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2521         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2522         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2523         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2524 }
2525
2526 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2527                                  struct tss_segment_16 *tss)
2528 {
2529         int ret;
2530         u8 cpl;
2531
2532         ctxt->_eip = tss->ip;
2533         ctxt->eflags = tss->flag | 2;
2534         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2535         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2536         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2537         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2538         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2539         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2540         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2541         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2542
2543         /*
2544          * SDM says that segment selectors are loaded before segment
2545          * descriptors
2546          */
2547         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2548         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2549         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2550         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2551         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2552
2553         cpl = tss->cs & 3;
2554
2555         /*
2556          * Now load segment descriptors. If fault happens at this stage
2557          * it is handled in a context of new task
2558          */
2559         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2560                                         true, NULL);
2561         if (ret != X86EMUL_CONTINUE)
2562                 return ret;
2563         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2564                                         true, NULL);
2565         if (ret != X86EMUL_CONTINUE)
2566                 return ret;
2567         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2568                                         true, NULL);
2569         if (ret != X86EMUL_CONTINUE)
2570                 return ret;
2571         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2572                                         true, NULL);
2573         if (ret != X86EMUL_CONTINUE)
2574                 return ret;
2575         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2576                                         true, NULL);
2577         if (ret != X86EMUL_CONTINUE)
2578                 return ret;
2579
2580         return X86EMUL_CONTINUE;
2581 }
2582
2583 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2584                           u16 tss_selector, u16 old_tss_sel,
2585                           ulong old_tss_base, struct desc_struct *new_desc)
2586 {
2587         const struct x86_emulate_ops *ops = ctxt->ops;
2588         struct tss_segment_16 tss_seg;
2589         int ret;
2590         u32 new_tss_base = get_desc_base(new_desc);
2591
2592         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2593                             &ctxt->exception);
2594         if (ret != X86EMUL_CONTINUE)
2595                 /* FIXME: need to provide precise fault address */
2596                 return ret;
2597
2598         save_state_to_tss16(ctxt, &tss_seg);
2599
2600         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2601                              &ctxt->exception);
2602         if (ret != X86EMUL_CONTINUE)
2603                 /* FIXME: need to provide precise fault address */
2604                 return ret;
2605
2606         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2607                             &ctxt->exception);
2608         if (ret != X86EMUL_CONTINUE)
2609                 /* FIXME: need to provide precise fault address */
2610                 return ret;
2611
2612         if (old_tss_sel != 0xffff) {
2613                 tss_seg.prev_task_link = old_tss_sel;
2614
2615                 ret = ops->write_std(ctxt, new_tss_base,
2616                                      &tss_seg.prev_task_link,
2617                                      sizeof tss_seg.prev_task_link,
2618                                      &ctxt->exception);
2619                 if (ret != X86EMUL_CONTINUE)
2620                         /* FIXME: need to provide precise fault address */
2621                         return ret;
2622         }
2623
2624         return load_state_from_tss16(ctxt, &tss_seg);
2625 }
2626
2627 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2628                                 struct tss_segment_32 *tss)
2629 {
2630         /* CR3 and ldt selector are not saved intentionally */
2631         tss->eip = ctxt->_eip;
2632         tss->eflags = ctxt->eflags;
2633         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
2634         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
2635         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
2636         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
2637         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
2638         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
2639         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
2640         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
2641
2642         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2643         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2644         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2645         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2646         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
2647         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
2648 }
2649
2650 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2651                                  struct tss_segment_32 *tss)
2652 {
2653         int ret;
2654         u8 cpl;
2655
2656         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
2657                 return emulate_gp(ctxt, 0);
2658         ctxt->_eip = tss->eip;
2659         ctxt->eflags = tss->eflags | 2;
2660
2661         /* General purpose registers */
2662         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
2663         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
2664         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
2665         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
2666         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
2667         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
2668         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
2669         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
2670
2671         /*
2672          * SDM says that segment selectors are loaded before segment
2673          * descriptors.  This is important because CPL checks will
2674          * use CS.RPL.
2675          */
2676         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
2677         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2678         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2679         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2680         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2681         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
2682         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
2683
2684         /*
2685          * If we're switching between Protected Mode and VM86, we need to make
2686          * sure to update the mode before loading the segment descriptors so
2687          * that the selectors are interpreted correctly.
2688          */
2689         if (ctxt->eflags & X86_EFLAGS_VM) {
2690                 ctxt->mode = X86EMUL_MODE_VM86;
2691                 cpl = 3;
2692         } else {
2693                 ctxt->mode = X86EMUL_MODE_PROT32;
2694                 cpl = tss->cs & 3;
2695         }
2696
2697         /*
2698          * Now load segment descriptors. If fault happenes at this stage
2699          * it is handled in a context of new task
2700          */
2701         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
2702                                         cpl, true, NULL);
2703         if (ret != X86EMUL_CONTINUE)
2704                 return ret;
2705         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2706                                         true, NULL);
2707         if (ret != X86EMUL_CONTINUE)
2708                 return ret;
2709         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2710                                         true, NULL);
2711         if (ret != X86EMUL_CONTINUE)
2712                 return ret;
2713         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2714                                         true, NULL);
2715         if (ret != X86EMUL_CONTINUE)
2716                 return ret;
2717         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2718                                         true, NULL);
2719         if (ret != X86EMUL_CONTINUE)
2720                 return ret;
2721         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
2722                                         true, NULL);
2723         if (ret != X86EMUL_CONTINUE)
2724                 return ret;
2725         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
2726                                         true, NULL);
2727         if (ret != X86EMUL_CONTINUE)
2728                 return ret;
2729
2730         return X86EMUL_CONTINUE;
2731 }
2732
2733 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2734                           u16 tss_selector, u16 old_tss_sel,
2735                           ulong old_tss_base, struct desc_struct *new_desc)
2736 {
2737         const struct x86_emulate_ops *ops = ctxt->ops;
2738         struct tss_segment_32 tss_seg;
2739         int ret;
2740         u32 new_tss_base = get_desc_base(new_desc);
2741         u32 eip_offset = offsetof(struct tss_segment_32, eip);
2742         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
2743
2744         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2745                             &ctxt->exception);
2746         if (ret != X86EMUL_CONTINUE)
2747                 /* FIXME: need to provide precise fault address */
2748                 return ret;
2749
2750         save_state_to_tss32(ctxt, &tss_seg);
2751
2752         /* Only GP registers and segment selectors are saved */
2753         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
2754                              ldt_sel_offset - eip_offset, &ctxt->exception);
2755         if (ret != X86EMUL_CONTINUE)
2756                 /* FIXME: need to provide precise fault address */
2757                 return ret;
2758
2759         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2760                             &ctxt->exception);
2761         if (ret != X86EMUL_CONTINUE)
2762                 /* FIXME: need to provide precise fault address */
2763                 return ret;
2764
2765         if (old_tss_sel != 0xffff) {
2766                 tss_seg.prev_task_link = old_tss_sel;
2767
2768                 ret = ops->write_std(ctxt, new_tss_base,
2769                                      &tss_seg.prev_task_link,
2770                                      sizeof tss_seg.prev_task_link,
2771                                      &ctxt->exception);
2772                 if (ret != X86EMUL_CONTINUE)
2773                         /* FIXME: need to provide precise fault address */
2774                         return ret;
2775         }
2776
2777         return load_state_from_tss32(ctxt, &tss_seg);
2778 }
2779
2780 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2781                                    u16 tss_selector, int idt_index, int reason,
2782                                    bool has_error_code, u32 error_code)
2783 {
2784         const struct x86_emulate_ops *ops = ctxt->ops;
2785         struct desc_struct curr_tss_desc, next_tss_desc;
2786         int ret;
2787         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
2788         ulong old_tss_base =
2789                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
2790         u32 desc_limit;
2791         ulong desc_addr;
2792
2793         /* FIXME: old_tss_base == ~0 ? */
2794
2795         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
2796         if (ret != X86EMUL_CONTINUE)
2797                 return ret;
2798         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
2799         if (ret != X86EMUL_CONTINUE)
2800                 return ret;
2801
2802         /* FIXME: check that next_tss_desc is tss */
2803
2804         /*
2805          * Check privileges. The three cases are task switch caused by...
2806          *
2807          * 1. jmp/call/int to task gate: Check against DPL of the task gate
2808          * 2. Exception/IRQ/iret: No check is performed
2809          * 3. jmp/call to TSS: Check against DPL of the TSS
2810          */
2811         if (reason == TASK_SWITCH_GATE) {
2812                 if (idt_index != -1) {
2813                         /* Software interrupts */
2814                         struct desc_struct task_gate_desc;
2815                         int dpl;
2816
2817                         ret = read_interrupt_descriptor(ctxt, idt_index,
2818                                                         &task_gate_desc);
2819                         if (ret != X86EMUL_CONTINUE)
2820                                 return ret;
2821
2822                         dpl = task_gate_desc.dpl;
2823                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2824                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
2825                 }
2826         } else if (reason != TASK_SWITCH_IRET) {
2827                 int dpl = next_tss_desc.dpl;
2828                 if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
2829                         return emulate_gp(ctxt, tss_selector);
2830         }
2831
2832
2833         desc_limit = desc_limit_scaled(&next_tss_desc);
2834         if (!next_tss_desc.p ||
2835             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2836              desc_limit < 0x2b)) {
2837                 return emulate_ts(ctxt, tss_selector & 0xfffc);
2838         }
2839
2840         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2841                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2842                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
2843         }
2844
2845         if (reason == TASK_SWITCH_IRET)
2846                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2847
2848         /* set back link to prev task only if NT bit is set in eflags
2849            note that old_tss_sel is not used after this point */
2850         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2851                 old_tss_sel = 0xffff;
2852
2853         if (next_tss_desc.type & 8)
2854                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
2855                                      old_tss_base, &next_tss_desc);
2856         else
2857                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
2858                                      old_tss_base, &next_tss_desc);
2859         if (ret != X86EMUL_CONTINUE)
2860                 return ret;
2861
2862         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2863                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2864
2865         if (reason != TASK_SWITCH_IRET) {
2866                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2867                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
2868         }
2869
2870         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
2871         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
2872
2873         if (has_error_code) {
2874                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2875                 ctxt->lock_prefix = 0;
2876                 ctxt->src.val = (unsigned long) error_code;
2877                 ret = em_push(ctxt);
2878         }
2879
2880         return ret;
2881 }
2882
2883 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2884                          u16 tss_selector, int idt_index, int reason,
2885                          bool has_error_code, u32 error_code)
2886 {
2887         int rc;
2888
2889         invalidate_registers(ctxt);
2890         ctxt->_eip = ctxt->eip;
2891         ctxt->dst.type = OP_NONE;
2892
2893         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
2894                                      has_error_code, error_code);
2895
2896         if (rc == X86EMUL_CONTINUE) {
2897                 ctxt->eip = ctxt->_eip;
2898                 writeback_registers(ctxt);
2899         }
2900
2901         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
2902 }
2903
2904 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
2905                 struct operand *op)
2906 {
2907         int df = (ctxt->eflags & EFLG_DF) ? -op->count : op->count;
2908
2909         register_address_increment(ctxt, reg_rmw(ctxt, reg), df * op->bytes);
2910         op->addr.mem.ea = register_address(ctxt, reg_read(ctxt, reg));
2911 }
2912
2913 static int em_das(struct x86_emulate_ctxt *ctxt)
2914 {
2915         u8 al, old_al;
2916         bool af, cf, old_cf;
2917
2918         cf = ctxt->eflags & X86_EFLAGS_CF;
2919         al = ctxt->dst.val;
2920
2921         old_al = al;
2922         old_cf = cf;
2923         cf = false;
2924         af = ctxt->eflags & X86_EFLAGS_AF;
2925         if ((al & 0x0f) > 9 || af) {
2926                 al -= 6;
2927                 cf = old_cf | (al >= 250);
2928                 af = true;
2929         } else {
2930                 af = false;
2931         }
2932         if (old_al > 0x99 || old_cf) {
2933                 al -= 0x60;
2934                 cf = true;
2935         }
2936
2937         ctxt->dst.val = al;
2938         /* Set PF, ZF, SF */
2939         ctxt->src.type = OP_IMM;
2940         ctxt->src.val = 0;
2941         ctxt->src.bytes = 1;
2942         fastop(ctxt, em_or);
2943         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
2944         if (cf)
2945                 ctxt->eflags |= X86_EFLAGS_CF;
2946         if (af)
2947                 ctxt->eflags |= X86_EFLAGS_AF;
2948         return X86EMUL_CONTINUE;
2949 }
2950
2951 static int em_aam(struct x86_emulate_ctxt *ctxt)
2952 {
2953         u8 al, ah;
2954
2955         if (ctxt->src.val == 0)
2956                 return emulate_de(ctxt);
2957
2958         al = ctxt->dst.val & 0xff;
2959         ah = al / ctxt->src.val;
2960         al %= ctxt->src.val;
2961
2962         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
2963
2964         /* Set PF, ZF, SF */
2965         ctxt->src.type = OP_IMM;
2966         ctxt->src.val = 0;
2967         ctxt->src.bytes = 1;
2968         fastop(ctxt, em_or);
2969
2970         return X86EMUL_CONTINUE;
2971 }
2972
2973 static int em_aad(struct x86_emulate_ctxt *ctxt)
2974 {
2975         u8 al = ctxt->dst.val & 0xff;
2976         u8 ah = (ctxt->dst.val >> 8) & 0xff;
2977
2978         al = (al + (ah * ctxt->src.val)) & 0xff;
2979
2980         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
2981
2982         /* Set PF, ZF, SF */
2983         ctxt->src.type = OP_IMM;
2984         ctxt->src.val = 0;
2985         ctxt->src.bytes = 1;
2986         fastop(ctxt, em_or);
2987
2988         return X86EMUL_CONTINUE;
2989 }
2990
2991 static int em_call(struct x86_emulate_ctxt *ctxt)
2992 {
2993         int rc;
2994         long rel = ctxt->src.val;
2995
2996         ctxt->src.val = (unsigned long)ctxt->_eip;
2997         rc = jmp_rel(ctxt, rel);
2998         if (rc != X86EMUL_CONTINUE)
2999                 return rc;
3000         return em_push(ctxt);
3001 }
3002
3003 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3004 {
3005         u16 sel, old_cs;
3006         ulong old_eip;
3007         int rc;
3008         struct desc_struct old_desc, new_desc;
3009         const struct x86_emulate_ops *ops = ctxt->ops;
3010         int cpl = ctxt->ops->cpl(ctxt);
3011
3012         old_eip = ctxt->_eip;
3013         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3014
3015         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3016         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl, false,
3017                                        &new_desc);
3018         if (rc != X86EMUL_CONTINUE)
3019                 return X86EMUL_CONTINUE;
3020
3021         rc = assign_eip_far(ctxt, ctxt->src.val, new_desc.l);
3022         if (rc != X86EMUL_CONTINUE)
3023                 goto fail;
3024
3025         ctxt->src.val = old_cs;
3026         rc = em_push(ctxt);
3027         if (rc != X86EMUL_CONTINUE)
3028                 goto fail;
3029
3030         ctxt->src.val = old_eip;
3031         rc = em_push(ctxt);
3032         /* If we failed, we tainted the memory, but the very least we should
3033            restore cs */
3034         if (rc != X86EMUL_CONTINUE)
3035                 goto fail;
3036         return rc;
3037 fail:
3038         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3039         return rc;
3040
3041 }
3042
3043 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3044 {
3045         int rc;
3046         unsigned long eip;
3047
3048         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3049         if (rc != X86EMUL_CONTINUE)
3050                 return rc;
3051         rc = assign_eip_near(ctxt, eip);
3052         if (rc != X86EMUL_CONTINUE)
3053                 return rc;
3054         rsp_increment(ctxt, ctxt->src.val);
3055         return X86EMUL_CONTINUE;
3056 }
3057
3058 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3059 {
3060         /* Write back the register source. */
3061         ctxt->src.val = ctxt->dst.val;
3062         write_register_operand(&ctxt->src);
3063
3064         /* Write back the memory destination with implicit LOCK prefix. */
3065         ctxt->dst.val = ctxt->src.orig_val;
3066         ctxt->lock_prefix = 1;
3067         return X86EMUL_CONTINUE;
3068 }
3069
3070 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3071 {
3072         ctxt->dst.val = ctxt->src2.val;
3073         return fastop(ctxt, em_imul);
3074 }
3075
3076 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3077 {
3078         ctxt->dst.type = OP_REG;
3079         ctxt->dst.bytes = ctxt->src.bytes;
3080         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3081         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3082
3083         return X86EMUL_CONTINUE;
3084 }
3085
3086 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3087 {
3088         u64 tsc = 0;
3089
3090         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3091         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3092         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3093         return X86EMUL_CONTINUE;
3094 }
3095
3096 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3097 {
3098         u64 pmc;
3099
3100         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3101                 return emulate_gp(ctxt, 0);
3102         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3103         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3104         return X86EMUL_CONTINUE;
3105 }
3106
3107 static int em_mov(struct x86_emulate_ctxt *ctxt)
3108 {
3109         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3110         return X86EMUL_CONTINUE;
3111 }
3112
3113 #define FFL(x) bit(X86_FEATURE_##x)
3114
3115 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3116 {
3117         u32 ebx, ecx, edx, eax = 1;
3118         u16 tmp;
3119
3120         /*
3121          * Check MOVBE is set in the guest-visible CPUID leaf.
3122          */
3123         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3124         if (!(ecx & FFL(MOVBE)))
3125                 return emulate_ud(ctxt);
3126
3127         switch (ctxt->op_bytes) {
3128         case 2:
3129                 /*
3130                  * From MOVBE definition: "...When the operand size is 16 bits,
3131                  * the upper word of the destination register remains unchanged
3132                  * ..."
3133                  *
3134                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3135                  * rules so we have to do the operation almost per hand.
3136                  */
3137                 tmp = (u16)ctxt->src.val;
3138                 ctxt->dst.val &= ~0xffffUL;
3139                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3140                 break;
3141         case 4:
3142                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3143                 break;
3144         case 8:
3145                 ctxt->dst.val = swab64(ctxt->src.val);
3146                 break;
3147         default:
3148                 BUG();
3149         }
3150         return X86EMUL_CONTINUE;
3151 }
3152
3153 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3154 {
3155         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3156                 return emulate_gp(ctxt, 0);
3157
3158         /* Disable writeback. */
3159         ctxt->dst.type = OP_NONE;
3160         return X86EMUL_CONTINUE;
3161 }
3162
3163 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3164 {
3165         unsigned long val;
3166
3167         if (ctxt->mode == X86EMUL_MODE_PROT64)
3168                 val = ctxt->src.val & ~0ULL;
3169         else
3170                 val = ctxt->src.val & ~0U;
3171
3172         /* #UD condition is already handled. */
3173         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3174                 return emulate_gp(ctxt, 0);
3175
3176         /* Disable writeback. */
3177         ctxt->dst.type = OP_NONE;
3178         return X86EMUL_CONTINUE;
3179 }
3180
3181 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3182 {
3183         u64 msr_data;
3184
3185         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3186                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3187         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3188                 return emulate_gp(ctxt, 0);
3189
3190         return X86EMUL_CONTINUE;
3191 }
3192
3193 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3194 {
3195         u64 msr_data;
3196
3197         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3198                 return emulate_gp(ctxt, 0);
3199
3200         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3201         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3202         return X86EMUL_CONTINUE;
3203 }
3204
3205 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3206 {
3207         if (ctxt->modrm_reg > VCPU_SREG_GS)
3208                 return emulate_ud(ctxt);
3209
3210         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3211         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3212                 ctxt->dst.bytes = 2;
3213         return X86EMUL_CONTINUE;
3214 }
3215
3216 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3217 {
3218         u16 sel = ctxt->src.val;
3219
3220         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3221                 return emulate_ud(ctxt);
3222
3223         if (ctxt->modrm_reg == VCPU_SREG_SS)
3224                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3225
3226         /* Disable writeback. */
3227         ctxt->dst.type = OP_NONE;
3228         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3229 }
3230
3231 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3232 {
3233         u16 sel = ctxt->src.val;
3234
3235         /* Disable writeback. */
3236         ctxt->dst.type = OP_NONE;
3237         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3238 }
3239
3240 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3241 {
3242         u16 sel = ctxt->src.val;
3243
3244         /* Disable writeback. */
3245         ctxt->dst.type = OP_NONE;
3246         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3247 }
3248
3249 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3250 {
3251         int rc;
3252         ulong linear;
3253
3254         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3255         if (rc == X86EMUL_CONTINUE)
3256                 ctxt->ops->invlpg(ctxt, linear);
3257         /* Disable writeback. */
3258         ctxt->dst.type = OP_NONE;
3259         return X86EMUL_CONTINUE;
3260 }
3261
3262 static int em_clts(struct x86_emulate_ctxt *ctxt)
3263 {
3264         ulong cr0;
3265
3266         cr0 = ctxt->ops->get_cr(ctxt, 0);
3267         cr0 &= ~X86_CR0_TS;
3268         ctxt->ops->set_cr(ctxt, 0, cr0);
3269         return X86EMUL_CONTINUE;
3270 }
3271
3272 static int em_vmcall(struct x86_emulate_ctxt *ctxt)
3273 {
3274         int rc = ctxt->ops->fix_hypercall(ctxt);
3275
3276         if (rc != X86EMUL_CONTINUE)
3277                 return rc;
3278
3279         /* Let the processor re-execute the fixed hypercall */
3280         ctxt->_eip = ctxt->eip;
3281         /* Disable writeback. */
3282         ctxt->dst.type = OP_NONE;
3283         return X86EMUL_CONTINUE;
3284 }
3285
3286 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3287                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3288                                               struct desc_ptr *ptr))
3289 {
3290         struct desc_ptr desc_ptr;
3291
3292         if (ctxt->mode == X86EMUL_MODE_PROT64)
3293                 ctxt->op_bytes = 8;
3294         get(ctxt, &desc_ptr);
3295         if (ctxt->op_bytes == 2) {
3296                 ctxt->op_bytes = 4;
3297                 desc_ptr.address &= 0x00ffffff;
3298         }
3299         /* Disable writeback. */
3300         ctxt->dst.type = OP_NONE;
3301         return segmented_write(ctxt, ctxt->dst.addr.mem,
3302                                &desc_ptr, 2 + ctxt->op_bytes);
3303 }
3304
3305 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3306 {
3307         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3308 }
3309
3310 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3311 {
3312         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3313 }
3314
3315 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3316 {
3317         struct desc_ptr desc_ptr;
3318         int rc;
3319
3320         if (ctxt->mode == X86EMUL_MODE_PROT64)
3321                 ctxt->op_bytes = 8;
3322         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3323                              &desc_ptr.size, &desc_ptr.address,
3324                              ctxt->op_bytes);
3325         if (rc != X86EMUL_CONTINUE)
3326                 return rc;
3327         ctxt->ops->set_gdt(ctxt, &desc_ptr);
3328         /* Disable writeback. */
3329         ctxt->dst.type = OP_NONE;
3330         return X86EMUL_CONTINUE;
3331 }
3332
3333 static int em_vmmcall(struct x86_emulate_ctxt *ctxt)
3334 {
3335         int rc;
3336
3337         rc = ctxt->ops->fix_hypercall(ctxt);
3338
3339         /* Disable writeback. */
3340         ctxt->dst.type = OP_NONE;
3341         return rc;
3342 }
3343
3344 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3345 {
3346         struct desc_ptr desc_ptr;
3347         int rc;
3348
3349         if (ctxt->mode == X86EMUL_MODE_PROT64)
3350                 ctxt->op_bytes = 8;
3351         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3352                              &desc_ptr.size, &desc_ptr.address,
3353                              ctxt->op_bytes);
3354         if (rc != X86EMUL_CONTINUE)
3355                 return rc;
3356         ctxt->ops->set_idt(ctxt, &desc_ptr);
3357         /* Disable writeback. */
3358         ctxt->dst.type = OP_NONE;
3359         return X86EMUL_CONTINUE;
3360 }
3361
3362 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3363 {
3364         if (ctxt->dst.type == OP_MEM)
3365                 ctxt->dst.bytes = 2;
3366         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3367         return X86EMUL_CONTINUE;
3368 }
3369
3370 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3371 {
3372         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3373                           | (ctxt->src.val & 0x0f));
3374         ctxt->dst.type = OP_NONE;
3375         return X86EMUL_CONTINUE;
3376 }
3377
3378 static int em_loop(struct x86_emulate_ctxt *ctxt)
3379 {
3380         int rc = X86EMUL_CONTINUE;
3381
3382         register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX), -1);
3383         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3384             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3385                 rc = jmp_rel(ctxt, ctxt->src.val);
3386
3387         return rc;
3388 }
3389
3390 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3391 {
3392         int rc = X86EMUL_CONTINUE;
3393
3394         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3395                 rc = jmp_rel(ctxt, ctxt->src.val);
3396
3397         return rc;
3398 }
3399
3400 static int em_in(struct x86_emulate_ctxt *ctxt)
3401 {
3402         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3403                              &ctxt->dst.val))
3404                 return X86EMUL_IO_NEEDED;
3405
3406         return X86EMUL_CONTINUE;
3407 }
3408
3409 static int em_out(struct x86_emulate_ctxt *ctxt)
3410 {
3411         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3412                                     &ctxt->src.val, 1);
3413         /* Disable writeback. */
3414         ctxt->dst.type = OP_NONE;
3415         return X86EMUL_CONTINUE;
3416 }
3417
3418 static int em_cli(struct x86_emulate_ctxt *ctxt)
3419 {
3420         if (emulator_bad_iopl(ctxt))
3421                 return emulate_gp(ctxt, 0);
3422
3423         ctxt->eflags &= ~X86_EFLAGS_IF;
3424         return X86EMUL_CONTINUE;
3425 }
3426
3427 static int em_sti(struct x86_emulate_ctxt *ctxt)
3428 {
3429         if (emulator_bad_iopl(ctxt))
3430                 return emulate_gp(ctxt, 0);
3431
3432         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3433         ctxt->eflags |= X86_EFLAGS_IF;
3434         return X86EMUL_CONTINUE;
3435 }
3436
3437 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3438 {
3439         u32 eax, ebx, ecx, edx;
3440
3441         eax = reg_read(ctxt, VCPU_REGS_RAX);
3442         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3443         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3444         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3445         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3446         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3447         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3448         return X86EMUL_CONTINUE;
3449 }
3450
3451 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3452 {
3453         u32 flags;
3454
3455         flags = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF;
3456         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3457
3458         ctxt->eflags &= ~0xffUL;
3459         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3460         return X86EMUL_CONTINUE;
3461 }
3462
3463 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3464 {
3465         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3466         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3467         return X86EMUL_CONTINUE;
3468 }
3469
3470 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3471 {
3472         switch (ctxt->op_bytes) {
3473 #ifdef CONFIG_X86_64
3474         case 8:
3475                 asm("bswap %0" : "+r"(ctxt->dst.val));
3476                 break;
3477 #endif
3478         default:
3479                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3480                 break;
3481         }
3482         return X86EMUL_CONTINUE;
3483 }
3484
3485 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3486 {
3487         /* emulating clflush regardless of cpuid */
3488         return X86EMUL_CONTINUE;
3489 }
3490
3491 static bool valid_cr(int nr)
3492 {
3493         switch (nr) {
3494         case 0:
3495         case 2 ... 4:
3496         case 8:
3497                 return true;
3498         default:
3499                 return false;
3500         }
3501 }
3502
3503 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3504 {
3505         if (!valid_cr(ctxt->modrm_reg))
3506                 return emulate_ud(ctxt);
3507
3508         return X86EMUL_CONTINUE;
3509 }
3510
3511 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3512 {
3513         u64 new_val = ctxt->src.val64;
3514         int cr = ctxt->modrm_reg;
3515         u64 efer = 0;
3516
3517         static u64 cr_reserved_bits[] = {
3518                 0xffffffff00000000ULL,
3519                 0, 0, 0, /* CR3 checked later */
3520                 CR4_RESERVED_BITS,
3521                 0, 0, 0,
3522                 CR8_RESERVED_BITS,
3523         };
3524
3525         if (!valid_cr(cr))
3526                 return emulate_ud(ctxt);
3527
3528         if (new_val & cr_reserved_bits[cr])
3529                 return emulate_gp(ctxt, 0);
3530
3531         switch (cr) {
3532         case 0: {
3533                 u64 cr4;
3534                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3535                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3536                         return emulate_gp(ctxt, 0);
3537
3538                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3539                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3540
3541                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3542                     !(cr4 & X86_CR4_PAE))
3543                         return emulate_gp(ctxt, 0);
3544
3545                 break;
3546                 }
3547         case 3: {
3548                 u64 rsvd = 0;
3549
3550                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3551                 if (efer & EFER_LMA)
3552                         rsvd = CR3_L_MODE_RESERVED_BITS;
3553
3554                 if (new_val & rsvd)
3555                         return emulate_gp(ctxt, 0);
3556
3557                 break;
3558                 }
3559         case 4: {
3560                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3561
3562                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3563                         return emulate_gp(ctxt, 0);
3564
3565                 break;
3566                 }
3567         }
3568
3569         return X86EMUL_CONTINUE;
3570 }
3571
3572 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3573 {
3574         unsigned long dr7;
3575
3576         ctxt->ops->get_dr(ctxt, 7, &dr7);
3577
3578         /* Check if DR7.Global_Enable is set */
3579         return dr7 & (1 << 13);
3580 }
3581
3582 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3583 {
3584         int dr = ctxt->modrm_reg;
3585         u64 cr4;
3586
3587         if (dr > 7)
3588                 return emulate_ud(ctxt);
3589
3590         cr4 = ctxt->ops->get_cr(ctxt, 4);
3591         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3592                 return emulate_ud(ctxt);
3593
3594         if (check_dr7_gd(ctxt)) {
3595                 ulong dr6;
3596
3597                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3598                 dr6 &= ~15;
3599                 dr6 |= DR6_BD | DR6_RTM;
3600                 ctxt->ops->set_dr(ctxt, 6, dr6);
3601                 return emulate_db(ctxt);
3602         }
3603
3604         return X86EMUL_CONTINUE;
3605 }
3606
3607 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3608 {
3609         u64 new_val = ctxt->src.val64;
3610         int dr = ctxt->modrm_reg;
3611
3612         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3613                 return emulate_gp(ctxt, 0);
3614
3615         return check_dr_read(ctxt);
3616 }
3617
3618 static int check_svme(struct x86_emulate_ctxt *ctxt)
3619 {
3620         u64 efer;
3621
3622         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3623
3624         if (!(efer & EFER_SVME))
3625                 return emulate_ud(ctxt);
3626
3627         return X86EMUL_CONTINUE;
3628 }
3629
3630 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
3631 {
3632         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
3633
3634         /* Valid physical address? */
3635         if (rax & 0xffff000000000000ULL)
3636                 return emulate_gp(ctxt, 0);
3637
3638         return check_svme(ctxt);
3639 }
3640
3641 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
3642 {
3643         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3644
3645         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
3646                 return emulate_ud(ctxt);
3647
3648         return X86EMUL_CONTINUE;
3649 }
3650
3651 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
3652 {
3653         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
3654         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
3655
3656         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
3657             ctxt->ops->check_pmc(ctxt, rcx))
3658                 return emulate_gp(ctxt, 0);
3659
3660         return X86EMUL_CONTINUE;
3661 }
3662
3663 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
3664 {
3665         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
3666         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
3667                 return emulate_gp(ctxt, 0);
3668
3669         return X86EMUL_CONTINUE;
3670 }
3671
3672 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
3673 {
3674         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
3675         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
3676                 return emulate_gp(ctxt, 0);
3677
3678         return X86EMUL_CONTINUE;
3679 }
3680
3681 #define D(_y) { .flags = (_y) }
3682 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
3683 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
3684                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
3685 #define N    D(NotImpl)
3686 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
3687 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
3688 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
3689 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
3690 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
3691 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
3692 #define II(_f, _e, _i) \
3693         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
3694 #define IIP(_f, _e, _i, _p) \
3695         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
3696           .intercept = x86_intercept_##_i, .check_perm = (_p) }
3697 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
3698
3699 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
3700 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
3701 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
3702 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
3703 #define I2bvIP(_f, _e, _i, _p) \
3704         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
3705
3706 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
3707                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
3708                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
3709
3710 static const struct opcode group7_rm0[] = {
3711         N,
3712         I(SrcNone | Priv | EmulateOnUD, em_vmcall),
3713         N, N, N, N, N, N,
3714 };
3715
3716 static const struct opcode group7_rm1[] = {
3717         DI(SrcNone | Priv, monitor),
3718         DI(SrcNone | Priv, mwait),
3719         N, N, N, N, N, N,
3720 };
3721
3722 static const struct opcode group7_rm3[] = {
3723         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
3724         II(SrcNone  | Prot | EmulateOnUD,       em_vmmcall,     vmmcall),
3725         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
3726         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
3727         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
3728         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
3729         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
3730         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
3731 };
3732
3733 static const struct opcode group7_rm7[] = {
3734         N,
3735         DIP(SrcNone, rdtscp, check_rdtsc),
3736         N, N, N, N, N, N,
3737 };
3738
3739 static const struct opcode group1[] = {
3740         F(Lock, em_add),
3741         F(Lock | PageTable, em_or),
3742         F(Lock, em_adc),
3743         F(Lock, em_sbb),
3744         F(Lock | PageTable, em_and),
3745         F(Lock, em_sub),
3746         F(Lock, em_xor),
3747         F(NoWrite, em_cmp),
3748 };
3749
3750 static const struct opcode group1A[] = {
3751         I(DstMem | SrcNone | Mov | Stack, em_pop), N, N, N, N, N, N, N,
3752 };
3753
3754 static const struct opcode group2[] = {
3755         F(DstMem | ModRM, em_rol),
3756         F(DstMem | ModRM, em_ror),
3757         F(DstMem | ModRM, em_rcl),
3758         F(DstMem | ModRM, em_rcr),
3759         F(DstMem | ModRM, em_shl),
3760         F(DstMem | ModRM, em_shr),
3761         F(DstMem | ModRM, em_shl),
3762         F(DstMem | ModRM, em_sar),
3763 };
3764
3765 static const struct opcode group3[] = {
3766         F(DstMem | SrcImm | NoWrite, em_test),
3767         F(DstMem | SrcImm | NoWrite, em_test),
3768         F(DstMem | SrcNone | Lock, em_not),
3769         F(DstMem | SrcNone | Lock, em_neg),
3770         F(DstXacc | Src2Mem, em_mul_ex),
3771         F(DstXacc | Src2Mem, em_imul_ex),
3772         F(DstXacc | Src2Mem, em_div_ex),
3773         F(DstXacc | Src2Mem, em_idiv_ex),
3774 };
3775
3776 static const struct opcode group4[] = {
3777         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
3778         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
3779         N, N, N, N, N, N,
3780 };
3781
3782 static const struct opcode group5[] = {
3783         F(DstMem | SrcNone | Lock,              em_inc),
3784         F(DstMem | SrcNone | Lock,              em_dec),
3785         I(SrcMem | NearBranch,                  em_call_near_abs),
3786         I(SrcMemFAddr | ImplicitOps | Stack,    em_call_far),
3787         I(SrcMem | NearBranch,                  em_jmp_abs),
3788         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
3789         I(SrcMem | Stack,                       em_push), D(Undefined),
3790 };
3791
3792 static const struct opcode group6[] = {
3793         DI(Prot,        sldt),
3794         DI(Prot,        str),
3795         II(Prot | Priv | SrcMem16, em_lldt, lldt),
3796         II(Prot | Priv | SrcMem16, em_ltr, ltr),
3797         N, N, N, N,
3798 };
3799
3800 static const struct group_dual group7 = { {
3801         II(Mov | DstMem,                        em_sgdt, sgdt),
3802         II(Mov | DstMem,                        em_sidt, sidt),
3803         II(SrcMem | Priv,                       em_lgdt, lgdt),
3804         II(SrcMem | Priv,                       em_lidt, lidt),
3805         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3806         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3807         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
3808 }, {
3809         EXT(0, group7_rm0),
3810         EXT(0, group7_rm1),
3811         N, EXT(0, group7_rm3),
3812         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
3813         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
3814         EXT(0, group7_rm7),
3815 } };
3816
3817 static const struct opcode group8[] = {
3818         N, N, N, N,
3819         F(DstMem | SrcImmByte | NoWrite,                em_bt),
3820         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
3821         F(DstMem | SrcImmByte | Lock,                   em_btr),
3822         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
3823 };
3824
3825 static const struct group_dual group9 = { {
3826         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
3827 }, {
3828         N, N, N, N, N, N, N, N,
3829 } };
3830
3831 static const struct opcode group11[] = {
3832         I(DstMem | SrcImm | Mov | PageTable, em_mov),
3833         X7(D(Undefined)),
3834 };
3835
3836 static const struct gprefix pfx_0f_ae_7 = {
3837         I(SrcMem | ByteOp, em_clflush), N, N, N,
3838 };
3839
3840 static const struct group_dual group15 = { {
3841         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
3842 }, {
3843         N, N, N, N, N, N, N, N,
3844 } };
3845
3846 static const struct gprefix pfx_0f_6f_0f_7f = {
3847         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
3848 };
3849
3850 static const struct gprefix pfx_0f_2b = {
3851         I(0, em_mov), I(0, em_mov), N, N,
3852 };
3853
3854 static const struct gprefix pfx_0f_28_0f_29 = {
3855         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
3856 };
3857
3858 static const struct gprefix pfx_0f_e7 = {
3859         N, I(Sse, em_mov), N, N,
3860 };
3861
3862 static const struct escape escape_d9 = { {
3863         N, N, N, N, N, N, N, I(DstMem, em_fnstcw),
3864 }, {
3865         /* 0xC0 - 0xC7 */
3866         N, N, N, N, N, N, N, N,
3867         /* 0xC8 - 0xCF */
3868         N, N, N, N, N, N, N, N,
3869         /* 0xD0 - 0xC7 */
3870         N, N, N, N, N, N, N, N,
3871         /* 0xD8 - 0xDF */
3872         N, N, N, N, N, N, N, N,
3873         /* 0xE0 - 0xE7 */
3874         N, N, N, N, N, N, N, N,
3875         /* 0xE8 - 0xEF */
3876         N, N, N, N, N, N, N, N,
3877         /* 0xF0 - 0xF7 */
3878         N, N, N, N, N, N, N, N,
3879         /* 0xF8 - 0xFF */
3880         N, N, N, N, N, N, N, N,
3881 } };
3882
3883 static const struct escape escape_db = { {
3884         N, N, N, N, N, N, N, N,
3885 }, {
3886         /* 0xC0 - 0xC7 */
3887         N, N, N, N, N, N, N, N,
3888         /* 0xC8 - 0xCF */
3889         N, N, N, N, N, N, N, N,
3890         /* 0xD0 - 0xC7 */
3891         N, N, N, N, N, N, N, N,
3892         /* 0xD8 - 0xDF */
3893         N, N, N, N, N, N, N, N,
3894         /* 0xE0 - 0xE7 */
3895         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
3896         /* 0xE8 - 0xEF */
3897         N, N, N, N, N, N, N, N,
3898         /* 0xF0 - 0xF7 */
3899         N, N, N, N, N, N, N, N,
3900         /* 0xF8 - 0xFF */
3901         N, N, N, N, N, N, N, N,
3902 } };
3903
3904 static const struct escape escape_dd = { {
3905         N, N, N, N, N, N, N, I(DstMem, em_fnstsw),
3906 }, {
3907         /* 0xC0 - 0xC7 */
3908         N, N, N, N, N, N, N, N,
3909         /* 0xC8 - 0xCF */
3910         N, N, N, N, N, N, N, N,
3911         /* 0xD0 - 0xC7 */
3912         N, N, N, N, N, N, N, N,
3913         /* 0xD8 - 0xDF */
3914         N, N, N, N, N, N, N, N,
3915         /* 0xE0 - 0xE7 */
3916         N, N, N, N, N, N, N, N,
3917         /* 0xE8 - 0xEF */
3918         N, N, N, N, N, N, N, N,
3919         /* 0xF0 - 0xF7 */
3920         N, N, N, N, N, N, N, N,
3921         /* 0xF8 - 0xFF */
3922         N, N, N, N, N, N, N, N,
3923 } };
3924
3925 static const struct opcode opcode_table[256] = {
3926         /* 0x00 - 0x07 */
3927         F6ALU(Lock, em_add),
3928         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
3929         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
3930         /* 0x08 - 0x0F */
3931         F6ALU(Lock | PageTable, em_or),
3932         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
3933         N,
3934         /* 0x10 - 0x17 */
3935         F6ALU(Lock, em_adc),
3936         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
3937         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
3938         /* 0x18 - 0x1F */
3939         F6ALU(Lock, em_sbb),
3940         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
3941         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
3942         /* 0x20 - 0x27 */
3943         F6ALU(Lock | PageTable, em_and), N, N,
3944         /* 0x28 - 0x2F */
3945         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
3946         /* 0x30 - 0x37 */
3947         F6ALU(Lock, em_xor), N, N,
3948         /* 0x38 - 0x3F */
3949         F6ALU(NoWrite, em_cmp), N, N,
3950         /* 0x40 - 0x4F */
3951         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
3952         /* 0x50 - 0x57 */
3953         X8(I(SrcReg | Stack, em_push)),
3954         /* 0x58 - 0x5F */
3955         X8(I(DstReg | Stack, em_pop)),
3956         /* 0x60 - 0x67 */
3957         I(ImplicitOps | Stack | No64, em_pusha),
3958         I(ImplicitOps | Stack | No64, em_popa),
3959         N, D(DstReg | SrcMem32 | ModRM | Mov) /* movsxd (x86/64) */ ,
3960         N, N, N, N,
3961         /* 0x68 - 0x6F */
3962         I(SrcImm | Mov | Stack, em_push),
3963         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
3964         I(SrcImmByte | Mov | Stack, em_push),
3965         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
3966         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
3967         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
3968         /* 0x70 - 0x7F */
3969         X16(D(SrcImmByte | NearBranch)),
3970         /* 0x80 - 0x87 */
3971         G(ByteOp | DstMem | SrcImm, group1),
3972         G(DstMem | SrcImm, group1),
3973         G(ByteOp | DstMem | SrcImm | No64, group1),
3974         G(DstMem | SrcImmByte, group1),
3975         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
3976         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
3977         /* 0x88 - 0x8F */
3978         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
3979         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
3980         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
3981         D(ModRM | SrcMem | NoAccess | DstReg),
3982         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
3983         G(0, group1A),
3984         /* 0x90 - 0x97 */
3985         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
3986         /* 0x98 - 0x9F */
3987         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
3988         I(SrcImmFAddr | No64, em_call_far), N,
3989         II(ImplicitOps | Stack, em_pushf, pushf),
3990         II(ImplicitOps | Stack, em_popf, popf),
3991         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
3992         /* 0xA0 - 0xA7 */
3993         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
3994         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
3995         I2bv(SrcSI | DstDI | Mov | String, em_mov),
3996         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp),
3997         /* 0xA8 - 0xAF */
3998         F2bv(DstAcc | SrcImm | NoWrite, em_test),
3999         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4000         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4001         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp),
4002         /* 0xB0 - 0xB7 */
4003         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4004         /* 0xB8 - 0xBF */
4005         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4006         /* 0xC0 - 0xC7 */
4007         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4008         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4009         I(ImplicitOps | NearBranch, em_ret),
4010         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4011         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4012         G(ByteOp, group11), G(0, group11),
4013         /* 0xC8 - 0xCF */
4014         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4015         I(ImplicitOps | Stack | SrcImmU16, em_ret_far_imm),
4016         I(ImplicitOps | Stack, em_ret_far),
4017         D(ImplicitOps), DI(SrcImmByte, intn),
4018         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4019         /* 0xD0 - 0xD7 */
4020         G(Src2One | ByteOp, group2), G(Src2One, group2),
4021         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4022         I(DstAcc | SrcImmUByte | No64, em_aam),
4023         I(DstAcc | SrcImmUByte | No64, em_aad),
4024         F(DstAcc | ByteOp | No64, em_salc),
4025         I(DstAcc | SrcXLat | ByteOp, em_mov),
4026         /* 0xD8 - 0xDF */
4027         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4028         /* 0xE0 - 0xE7 */
4029         X3(I(SrcImmByte | NearBranch, em_loop)),
4030         I(SrcImmByte | NearBranch, em_jcxz),
4031         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4032         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4033         /* 0xE8 - 0xEF */
4034         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4035         I(SrcImmFAddr | No64, em_jmp_far),
4036         D(SrcImmByte | ImplicitOps | NearBranch),
4037         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4038         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4039         /* 0xF0 - 0xF7 */
4040         N, DI(ImplicitOps, icebp), N, N,
4041         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4042         G(ByteOp, group3), G(0, group3),
4043         /* 0xF8 - 0xFF */
4044         D(ImplicitOps), D(ImplicitOps),
4045         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4046         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4047 };
4048
4049 static const struct opcode twobyte_table[256] = {
4050         /* 0x00 - 0x0F */
4051         G(0, group6), GD(0, &group7), N, N,
4052         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4053         II(ImplicitOps | Priv, em_clts, clts), N,
4054         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4055         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4056         /* 0x10 - 0x1F */
4057         N, N, N, N, N, N, N, N,
4058         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4059         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4060         /* 0x20 - 0x2F */
4061         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4062         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4063         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4064                                                 check_cr_write),
4065         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4066                                                 check_dr_write),
4067         N, N, N, N,
4068         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4069         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4070         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4071         N, N, N, N,
4072         /* 0x30 - 0x3F */
4073         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4074         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4075         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4076         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4077         I(ImplicitOps | EmulateOnUD, em_sysenter),
4078         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4079         N, N,
4080         N, N, N, N, N, N, N, N,
4081         /* 0x40 - 0x4F */
4082         X16(D(DstReg | SrcMem | ModRM)),
4083         /* 0x50 - 0x5F */
4084         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4085         /* 0x60 - 0x6F */
4086         N, N, N, N,
4087         N, N, N, N,
4088         N, N, N, N,
4089         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4090         /* 0x70 - 0x7F */
4091         N, N, N, N,
4092         N, N, N, N,
4093         N, N, N, N,
4094         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4095         /* 0x80 - 0x8F */
4096         X16(D(SrcImm | NearBranch)),
4097         /* 0x90 - 0x9F */
4098         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4099         /* 0xA0 - 0xA7 */
4100         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4101         II(ImplicitOps, em_cpuid, cpuid),
4102         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4103         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4104         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4105         /* 0xA8 - 0xAF */
4106         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4107         DI(ImplicitOps, rsm),
4108         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4109         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4110         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4111         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4112         /* 0xB0 - 0xB7 */
4113         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_cmpxchg),
4114         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4115         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4116         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4117         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4118         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4119         /* 0xB8 - 0xBF */
4120         N, N,
4121         G(BitOp, group8),
4122         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4123         F(DstReg | SrcMem | ModRM, em_bsf), F(DstReg | SrcMem | ModRM, em_bsr),
4124         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4125         /* 0xC0 - 0xC7 */
4126         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4127         N, D(DstMem | SrcReg | ModRM | Mov),
4128         N, N, N, GD(0, &group9),
4129         /* 0xC8 - 0xCF */
4130         X8(I(DstReg, em_bswap)),
4131         /* 0xD0 - 0xDF */
4132         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4133         /* 0xE0 - 0xEF */
4134         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4135         N, N, N, N, N, N, N, N,
4136         /* 0xF0 - 0xFF */
4137         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4138 };
4139
4140 static const struct gprefix three_byte_0f_38_f0 = {
4141         I(DstReg | SrcMem | Mov, em_movbe), N, N, N
4142 };
4143
4144 static const struct gprefix three_byte_0f_38_f1 = {
4145         I(DstMem | SrcReg | Mov, em_movbe), N, N, N
4146 };
4147
4148 /*
4149  * Insns below are selected by the prefix which indexed by the third opcode
4150  * byte.
4151  */
4152 static const struct opcode opcode_map_0f_38[256] = {
4153         /* 0x00 - 0x7f */
4154         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4155         /* 0x80 - 0xef */
4156         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4157         /* 0xf0 - 0xf1 */
4158         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f0),
4159         GP(EmulateOnUD | ModRM | Prefix, &three_byte_0f_38_f1),
4160         /* 0xf2 - 0xff */
4161         N, N, X4(N), X8(N)
4162 };
4163
4164 #undef D
4165 #undef N
4166 #undef G
4167 #undef GD
4168 #undef I
4169 #undef GP
4170 #undef EXT
4171
4172 #undef D2bv
4173 #undef D2bvIP
4174 #undef I2bv
4175 #undef I2bvIP
4176 #undef I6ALU
4177
4178 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4179 {
4180         unsigned size;
4181
4182         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4183         if (size == 8)
4184                 size = 4;
4185         return size;
4186 }
4187
4188 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4189                       unsigned size, bool sign_extension)
4190 {
4191         int rc = X86EMUL_CONTINUE;
4192
4193         op->type = OP_IMM;
4194         op->bytes = size;
4195         op->addr.mem.ea = ctxt->_eip;
4196         /* NB. Immediates are sign-extended as necessary. */
4197         switch (op->bytes) {
4198         case 1:
4199                 op->val = insn_fetch(s8, ctxt);
4200                 break;
4201         case 2:
4202                 op->val = insn_fetch(s16, ctxt);
4203                 break;
4204         case 4:
4205                 op->val = insn_fetch(s32, ctxt);
4206                 break;
4207         case 8:
4208                 op->val = insn_fetch(s64, ctxt);
4209                 break;
4210         }
4211         if (!sign_extension) {
4212                 switch (op->bytes) {
4213                 case 1:
4214                         op->val &= 0xff;
4215                         break;
4216                 case 2:
4217                         op->val &= 0xffff;
4218                         break;
4219                 case 4:
4220                         op->val &= 0xffffffff;
4221                         break;
4222                 }
4223         }
4224 done:
4225         return rc;
4226 }
4227
4228 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4229                           unsigned d)
4230 {
4231         int rc = X86EMUL_CONTINUE;
4232
4233         switch (d) {
4234         case OpReg:
4235                 decode_register_operand(ctxt, op);
4236                 break;
4237         case OpImmUByte:
4238                 rc = decode_imm(ctxt, op, 1, false);
4239                 break;
4240         case OpMem:
4241                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4242         mem_common:
4243                 *op = ctxt->memop;
4244                 ctxt->memopp = op;
4245                 if (ctxt->d & BitOp)
4246                         fetch_bit_operand(ctxt);
4247                 op->orig_val = op->val;
4248                 break;
4249         case OpMem64:
4250                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4251                 goto mem_common;
4252         case OpAcc:
4253                 op->type = OP_REG;
4254                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4255                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4256                 fetch_register_operand(op);
4257                 op->orig_val = op->val;
4258                 break;
4259         case OpAccLo:
4260                 op->type = OP_REG;
4261                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4262                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4263                 fetch_register_operand(op);
4264                 op->orig_val = op->val;
4265                 break;
4266         case OpAccHi:
4267                 if (ctxt->d & ByteOp) {
4268                         op->type = OP_NONE;
4269                         break;
4270                 }
4271                 op->type = OP_REG;
4272                 op->bytes = ctxt->op_bytes;
4273                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4274                 fetch_register_operand(op);
4275                 op->orig_val = op->val;
4276                 break;
4277         case OpDI:
4278                 op->type = OP_MEM;
4279                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4280                 op->addr.mem.ea =
4281                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RDI));
4282                 op->addr.mem.seg = VCPU_SREG_ES;
4283                 op->val = 0;
4284                 op->count = 1;
4285                 break;
4286         case OpDX:
4287                 op->type = OP_REG;
4288                 op->bytes = 2;
4289                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4290                 fetch_register_operand(op);
4291                 break;
4292         case OpCL:
4293                 op->bytes = 1;
4294                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4295                 break;
4296         case OpImmByte:
4297                 rc = decode_imm(ctxt, op, 1, true);
4298                 break;
4299         case OpOne:
4300                 op->bytes = 1;
4301                 op->val = 1;
4302                 break;
4303         case OpImm:
4304                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4305                 break;
4306         case OpImm64:
4307                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4308                 break;
4309         case OpMem8:
4310                 ctxt->memop.bytes = 1;
4311                 if (ctxt->memop.type == OP_REG) {
4312                         ctxt->memop.addr.reg = decode_register(ctxt,
4313                                         ctxt->modrm_rm, true);
4314                         fetch_register_operand(&ctxt->memop);
4315                 }
4316                 goto mem_common;
4317         case OpMem16:
4318                 ctxt->memop.bytes = 2;
4319                 goto mem_common;
4320         case OpMem32:
4321                 ctxt->memop.bytes = 4;
4322                 goto mem_common;
4323         case OpImmU16:
4324                 rc = decode_imm(ctxt, op, 2, false);
4325                 break;
4326         case OpImmU:
4327                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4328                 break;
4329         case OpSI:
4330                 op->type = OP_MEM;
4331                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4332                 op->addr.mem.ea =
4333                         register_address(ctxt, reg_read(ctxt, VCPU_REGS_RSI));
4334                 op->addr.mem.seg = ctxt->seg_override;
4335                 op->val = 0;
4336                 op->count = 1;
4337                 break;
4338         case OpXLat:
4339                 op->type = OP_MEM;
4340                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4341                 op->addr.mem.ea =
4342                         register_address(ctxt,
4343                                 reg_read(ctxt, VCPU_REGS_RBX) +
4344                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4345                 op->addr.mem.seg = ctxt->seg_override;
4346                 op->val = 0;
4347                 break;
4348         case OpImmFAddr:
4349                 op->type = OP_IMM;
4350                 op->addr.mem.ea = ctxt->_eip;
4351                 op->bytes = ctxt->op_bytes + 2;
4352                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4353                 break;
4354         case OpMemFAddr:
4355                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4356                 goto mem_common;
4357         case OpES:
4358                 op->val = VCPU_SREG_ES;
4359                 break;
4360         case OpCS:
4361                 op->val = VCPU_SREG_CS;
4362                 break;
4363         case OpSS:
4364                 op->val = VCPU_SREG_SS;
4365                 break;
4366         case OpDS:
4367                 op->val = VCPU_SREG_DS;
4368                 break;
4369         case OpFS:
4370                 op->val = VCPU_SREG_FS;
4371                 break;
4372         case OpGS:
4373                 op->val = VCPU_SREG_GS;
4374                 break;
4375         case OpImplicit:
4376                 /* Special instructions do their own operand decoding. */
4377         default:
4378                 op->type = OP_NONE; /* Disable writeback. */
4379                 break;
4380         }
4381
4382 done:
4383         return rc;
4384 }
4385
4386 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4387 {
4388         int rc = X86EMUL_CONTINUE;
4389         int mode = ctxt->mode;
4390         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4391         bool op_prefix = false;
4392         bool has_seg_override = false;
4393         struct opcode opcode;
4394
4395         ctxt->memop.type = OP_NONE;
4396         ctxt->memopp = NULL;
4397         ctxt->_eip = ctxt->eip;
4398         ctxt->fetch.ptr = ctxt->fetch.data;
4399         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4400         ctxt->opcode_len = 1;
4401         if (insn_len > 0)
4402                 memcpy(ctxt->fetch.data, insn, insn_len);
4403         else {
4404                 rc = __do_insn_fetch_bytes(ctxt, 1);
4405                 if (rc != X86EMUL_CONTINUE)
4406                         return rc;
4407         }
4408
4409         switch (mode) {
4410         case X86EMUL_MODE_REAL:
4411         case X86EMUL_MODE_VM86:
4412         case X86EMUL_MODE_PROT16:
4413                 def_op_bytes = def_ad_bytes = 2;
4414                 break;
4415         case X86EMUL_MODE_PROT32:
4416                 def_op_bytes = def_ad_bytes = 4;
4417                 break;
4418 #ifdef CONFIG_X86_64
4419         case X86EMUL_MODE_PROT64:
4420                 def_op_bytes = 4;
4421                 def_ad_bytes = 8;
4422                 break;
4423 #endif
4424         default:
4425                 return EMULATION_FAILED;
4426         }
4427
4428         ctxt->op_bytes = def_op_bytes;
4429         ctxt->ad_bytes = def_ad_bytes;
4430
4431         /* Legacy prefixes. */
4432         for (;;) {
4433                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4434                 case 0x66:      /* operand-size override */
4435                         op_prefix = true;
4436                         /* switch between 2/4 bytes */
4437                         ctxt->op_bytes = def_op_bytes ^ 6;
4438                         break;
4439                 case 0x67:      /* address-size override */
4440                         if (mode == X86EMUL_MODE_PROT64)
4441                                 /* switch between 4/8 bytes */
4442                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4443                         else
4444                                 /* switch between 2/4 bytes */
4445                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4446                         break;
4447                 case 0x26:      /* ES override */
4448                 case 0x2e:      /* CS override */
4449                 case 0x36:      /* SS override */
4450                 case 0x3e:      /* DS override */
4451                         has_seg_override = true;
4452                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4453                         break;
4454                 case 0x64:      /* FS override */
4455                 case 0x65:      /* GS override */
4456                         has_seg_override = true;
4457                         ctxt->seg_override = ctxt->b & 7;
4458                         break;
4459                 case 0x40 ... 0x4f: /* REX */
4460                         if (mode != X86EMUL_MODE_PROT64)
4461                                 goto done_prefixes;
4462                         ctxt->rex_prefix = ctxt->b;
4463                         continue;
4464                 case 0xf0:      /* LOCK */
4465                         ctxt->lock_prefix = 1;
4466                         break;
4467                 case 0xf2:      /* REPNE/REPNZ */
4468                 case 0xf3:      /* REP/REPE/REPZ */
4469                         ctxt->rep_prefix = ctxt->b;
4470                         break;
4471                 default:
4472                         goto done_prefixes;
4473                 }
4474
4475                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4476
4477                 ctxt->rex_prefix = 0;
4478         }
4479
4480 done_prefixes:
4481
4482         /* REX prefix. */
4483         if (ctxt->rex_prefix & 8)
4484                 ctxt->op_bytes = 8;     /* REX.W */
4485
4486         /* Opcode byte(s). */
4487         opcode = opcode_table[ctxt->b];
4488         /* Two-byte opcode? */
4489         if (ctxt->b == 0x0f) {
4490                 ctxt->opcode_len = 2;
4491                 ctxt->b = insn_fetch(u8, ctxt);
4492                 opcode = twobyte_table[ctxt->b];
4493
4494                 /* 0F_38 opcode map */
4495                 if (ctxt->b == 0x38) {
4496                         ctxt->opcode_len = 3;
4497                         ctxt->b = insn_fetch(u8, ctxt);
4498                         opcode = opcode_map_0f_38[ctxt->b];
4499                 }
4500         }
4501         ctxt->d = opcode.flags;
4502
4503         if (ctxt->d & ModRM)
4504                 ctxt->modrm = insn_fetch(u8, ctxt);
4505
4506         /* vex-prefix instructions are not implemented */
4507         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4508             (mode == X86EMUL_MODE_PROT64 ||
4509             (mode >= X86EMUL_MODE_PROT16 && (ctxt->modrm & 0x80)))) {
4510                 ctxt->d = NotImpl;
4511         }
4512
4513         while (ctxt->d & GroupMask) {
4514                 switch (ctxt->d & GroupMask) {
4515                 case Group:
4516                         goffset = (ctxt->modrm >> 3) & 7;
4517                         opcode = opcode.u.group[goffset];
4518                         break;
4519                 case GroupDual:
4520                         goffset = (ctxt->modrm >> 3) & 7;
4521                         if ((ctxt->modrm >> 6) == 3)
4522                                 opcode = opcode.u.gdual->mod3[goffset];
4523                         else
4524                                 opcode = opcode.u.gdual->mod012[goffset];
4525                         break;
4526                 case RMExt:
4527                         goffset = ctxt->modrm & 7;
4528                         opcode = opcode.u.group[goffset];
4529                         break;
4530                 case Prefix:
4531                         if (ctxt->rep_prefix && op_prefix)
4532                                 return EMULATION_FAILED;
4533                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4534                         switch (simd_prefix) {
4535                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4536                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4537                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4538                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4539                         }
4540                         break;
4541                 case Escape:
4542                         if (ctxt->modrm > 0xbf)
4543                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4544                         else
4545                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4546                         break;
4547                 default:
4548                         return EMULATION_FAILED;
4549                 }
4550
4551                 ctxt->d &= ~(u64)GroupMask;
4552                 ctxt->d |= opcode.flags;
4553         }
4554
4555         /* Unrecognised? */
4556         if (ctxt->d == 0)
4557                 return EMULATION_FAILED;
4558
4559         ctxt->execute = opcode.u.execute;
4560
4561         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4562                 return EMULATION_FAILED;
4563
4564         if (unlikely(ctxt->d &
4565             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch))) {
4566                 /*
4567                  * These are copied unconditionally here, and checked unconditionally
4568                  * in x86_emulate_insn.
4569                  */
4570                 ctxt->check_perm = opcode.check_perm;
4571                 ctxt->intercept = opcode.intercept;
4572
4573                 if (ctxt->d & NotImpl)
4574                         return EMULATION_FAILED;
4575
4576                 if (mode == X86EMUL_MODE_PROT64) {
4577                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4578                                 ctxt->op_bytes = 8;
4579                         else if (ctxt->d & NearBranch)
4580                                 ctxt->op_bytes = 8;
4581                 }
4582
4583                 if (ctxt->d & Op3264) {
4584                         if (mode == X86EMUL_MODE_PROT64)
4585                                 ctxt->op_bytes = 8;
4586                         else
4587                                 ctxt->op_bytes = 4;
4588                 }
4589
4590                 if (ctxt->d & Sse)
4591                         ctxt->op_bytes = 16;
4592                 else if (ctxt->d & Mmx)
4593                         ctxt->op_bytes = 8;
4594         }
4595
4596         /* ModRM and SIB bytes. */
4597         if (ctxt->d & ModRM) {
4598                 rc = decode_modrm(ctxt, &ctxt->memop);
4599                 if (!has_seg_override) {
4600                         has_seg_override = true;
4601                         ctxt->seg_override = ctxt->modrm_seg;
4602                 }
4603         } else if (ctxt->d & MemAbs)
4604                 rc = decode_abs(ctxt, &ctxt->memop);
4605         if (rc != X86EMUL_CONTINUE)
4606                 goto done;
4607
4608         if (!has_seg_override)
4609                 ctxt->seg_override = VCPU_SREG_DS;
4610
4611         ctxt->memop.addr.mem.seg = ctxt->seg_override;
4612
4613         /*
4614          * Decode and fetch the source operand: register, memory
4615          * or immediate.
4616          */
4617         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
4618         if (rc != X86EMUL_CONTINUE)
4619                 goto done;
4620
4621         /*
4622          * Decode and fetch the second source operand: register, memory
4623          * or immediate.
4624          */
4625         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
4626         if (rc != X86EMUL_CONTINUE)
4627                 goto done;
4628
4629         /* Decode and fetch the destination operand: register or memory. */
4630         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
4631
4632         if (ctxt->rip_relative)
4633                 ctxt->memopp->addr.mem.ea += ctxt->_eip;
4634
4635 done:
4636         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
4637 }
4638
4639 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
4640 {
4641         return ctxt->d & PageTable;
4642 }
4643
4644 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
4645 {
4646         /* The second termination condition only applies for REPE
4647          * and REPNE. Test if the repeat string operation prefix is
4648          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
4649          * corresponding termination condition according to:
4650          *      - if REPE/REPZ and ZF = 0 then done
4651          *      - if REPNE/REPNZ and ZF = 1 then done
4652          */
4653         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
4654              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
4655             && (((ctxt->rep_prefix == REPE_PREFIX) &&
4656                  ((ctxt->eflags & EFLG_ZF) == 0))
4657                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
4658                     ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))))
4659                 return true;
4660
4661         return false;
4662 }
4663
4664 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
4665 {
4666         bool fault = false;
4667
4668         ctxt->ops->get_fpu(ctxt);
4669         asm volatile("1: fwait \n\t"
4670                      "2: \n\t"
4671                      ".pushsection .fixup,\"ax\" \n\t"
4672                      "3: \n\t"
4673                      "movb $1, %[fault] \n\t"
4674                      "jmp 2b \n\t"
4675                      ".popsection \n\t"
4676                      _ASM_EXTABLE(1b, 3b)
4677                      : [fault]"+qm"(fault));
4678         ctxt->ops->put_fpu(ctxt);
4679
4680         if (unlikely(fault))
4681                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
4682
4683         return X86EMUL_CONTINUE;
4684 }
4685
4686 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
4687                                        struct operand *op)
4688 {
4689         if (op->type == OP_MM)
4690                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
4691 }
4692
4693 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
4694 {
4695         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
4696         if (!(ctxt->d & ByteOp))
4697                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
4698         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
4699             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
4700               [fastop]"+S"(fop)
4701             : "c"(ctxt->src2.val));
4702         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
4703         if (!fop) /* exception is returned in fop variable */
4704                 return emulate_de(ctxt);
4705         return X86EMUL_CONTINUE;
4706 }
4707
4708 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
4709 {
4710         memset(&ctxt->rip_relative, 0,
4711                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
4712
4713         ctxt->io_read.pos = 0;
4714         ctxt->io_read.end = 0;
4715         ctxt->mem_read.end = 0;
4716 }
4717
4718 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
4719 {
4720         const struct x86_emulate_ops *ops = ctxt->ops;
4721         int rc = X86EMUL_CONTINUE;
4722         int saved_dst_type = ctxt->dst.type;
4723
4724         ctxt->mem_read.pos = 0;
4725
4726         /* LOCK prefix is allowed only with some instructions */
4727         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
4728                 rc = emulate_ud(ctxt);
4729                 goto done;
4730         }
4731
4732         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
4733                 rc = emulate_ud(ctxt);
4734                 goto done;
4735         }
4736
4737         if (unlikely(ctxt->d &
4738                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
4739                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
4740                                 (ctxt->d & Undefined)) {
4741                         rc = emulate_ud(ctxt);
4742                         goto done;
4743                 }
4744
4745                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
4746                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
4747                         rc = emulate_ud(ctxt);
4748                         goto done;
4749                 }
4750
4751                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
4752                         rc = emulate_nm(ctxt);
4753                         goto done;
4754                 }
4755
4756                 if (ctxt->d & Mmx) {
4757                         rc = flush_pending_x87_faults(ctxt);
4758                         if (rc != X86EMUL_CONTINUE)
4759                                 goto done;
4760                         /*
4761                          * Now that we know the fpu is exception safe, we can fetch
4762                          * operands from it.
4763                          */
4764                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
4765                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
4766                         if (!(ctxt->d & Mov))
4767                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
4768                 }
4769
4770                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4771                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4772                                                       X86_ICPT_PRE_EXCEPT);
4773                         if (rc != X86EMUL_CONTINUE)
4774                                 goto done;
4775                 }
4776
4777                 /* Privileged instruction can be executed only in CPL=0 */
4778                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
4779                         if (ctxt->d & PrivUD)
4780                                 rc = emulate_ud(ctxt);
4781                         else
4782                                 rc = emulate_gp(ctxt, 0);
4783                         goto done;
4784                 }
4785
4786                 /* Instruction can only be executed in protected mode */
4787                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
4788                         rc = emulate_ud(ctxt);
4789                         goto done;
4790                 }
4791
4792                 /* Do instruction specific permission checks */
4793                 if (ctxt->d & CheckPerm) {
4794                         rc = ctxt->check_perm(ctxt);
4795                         if (rc != X86EMUL_CONTINUE)
4796                                 goto done;
4797                 }
4798
4799                 if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4800                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
4801                                                       X86_ICPT_POST_EXCEPT);
4802                         if (rc != X86EMUL_CONTINUE)
4803                                 goto done;
4804                 }
4805
4806                 if (ctxt->rep_prefix && (ctxt->d & String)) {
4807                         /* All REP prefixes have the same first termination condition */
4808                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
4809                                 ctxt->eip = ctxt->_eip;
4810                                 ctxt->eflags &= ~EFLG_RF;
4811                                 goto done;
4812                         }
4813                 }
4814         }
4815
4816         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
4817                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
4818                                     ctxt->src.valptr, ctxt->src.bytes);
4819                 if (rc != X86EMUL_CONTINUE)
4820                         goto done;
4821                 ctxt->src.orig_val64 = ctxt->src.val64;
4822         }
4823
4824         if (ctxt->src2.type == OP_MEM) {
4825                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
4826                                     &ctxt->src2.val, ctxt->src2.bytes);
4827                 if (rc != X86EMUL_CONTINUE)
4828                         goto done;
4829         }
4830
4831         if ((ctxt->d & DstMask) == ImplicitOps)
4832                 goto special_insn;
4833
4834
4835         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
4836                 /* optimisation - avoid slow emulated read if Mov */
4837                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
4838                                    &ctxt->dst.val, ctxt->dst.bytes);
4839                 if (rc != X86EMUL_CONTINUE)
4840                         goto done;
4841         }
4842         ctxt->dst.orig_val = ctxt->dst.val;
4843
4844 special_insn:
4845
4846         if (unlikely(ctxt->guest_mode) && (ctxt->d & Intercept)) {
4847                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
4848                                               X86_ICPT_POST_MEMACCESS);
4849                 if (rc != X86EMUL_CONTINUE)
4850                         goto done;
4851         }
4852
4853         if (ctxt->rep_prefix && (ctxt->d & String))
4854                 ctxt->eflags |= EFLG_RF;
4855         else
4856                 ctxt->eflags &= ~EFLG_RF;
4857
4858         if (ctxt->execute) {
4859                 if (ctxt->d & Fastop) {
4860                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
4861                         rc = fastop(ctxt, fop);
4862                         if (rc != X86EMUL_CONTINUE)
4863                                 goto done;
4864                         goto writeback;
4865                 }
4866                 rc = ctxt->execute(ctxt);
4867                 if (rc != X86EMUL_CONTINUE)
4868                         goto done;
4869                 goto writeback;
4870         }
4871
4872         if (ctxt->opcode_len == 2)
4873                 goto twobyte_insn;
4874         else if (ctxt->opcode_len == 3)
4875                 goto threebyte_insn;
4876
4877         switch (ctxt->b) {
4878         case 0x63:              /* movsxd */
4879                 if (ctxt->mode != X86EMUL_MODE_PROT64)
4880                         goto cannot_emulate;
4881                 ctxt->dst.val = (s32) ctxt->src.val;
4882                 break;
4883         case 0x70 ... 0x7f: /* jcc (short) */
4884                 if (test_cc(ctxt->b, ctxt->eflags))
4885                         rc = jmp_rel(ctxt, ctxt->src.val);
4886                 break;
4887         case 0x8d: /* lea r16/r32, m */
4888                 ctxt->dst.val = ctxt->src.addr.mem.ea;
4889                 break;
4890         case 0x90 ... 0x97: /* nop / xchg reg, rax */
4891                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
4892                         ctxt->dst.type = OP_NONE;
4893                 else
4894                         rc = em_xchg(ctxt);
4895                 break;
4896         case 0x98: /* cbw/cwde/cdqe */
4897                 switch (ctxt->op_bytes) {
4898                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
4899                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
4900                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
4901                 }
4902                 break;
4903         case 0xcc:              /* int3 */
4904                 rc = emulate_int(ctxt, 3);
4905                 break;
4906         case 0xcd:              /* int n */
4907                 rc = emulate_int(ctxt, ctxt->src.val);
4908                 break;
4909         case 0xce:              /* into */
4910                 if (ctxt->eflags & EFLG_OF)
4911                         rc = emulate_int(ctxt, 4);
4912                 break;
4913         case 0xe9: /* jmp rel */
4914         case 0xeb: /* jmp rel short */
4915                 rc = jmp_rel(ctxt, ctxt->src.val);
4916                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
4917                 break;
4918         case 0xf4:              /* hlt */
4919                 ctxt->ops->halt(ctxt);
4920                 break;
4921         case 0xf5:      /* cmc */
4922                 /* complement carry flag from eflags reg */
4923                 ctxt->eflags ^= EFLG_CF;
4924                 break;
4925         case 0xf8: /* clc */
4926                 ctxt->eflags &= ~EFLG_CF;
4927                 break;
4928         case 0xf9: /* stc */
4929                 ctxt->eflags |= EFLG_CF;
4930                 break;
4931         case 0xfc: /* cld */
4932                 ctxt->eflags &= ~EFLG_DF;
4933                 break;
4934         case 0xfd: /* std */
4935                 ctxt->eflags |= EFLG_DF;
4936                 break;
4937         default:
4938                 goto cannot_emulate;
4939         }
4940
4941         if (rc != X86EMUL_CONTINUE)
4942                 goto done;
4943
4944 writeback:
4945         if (ctxt->d & SrcWrite) {
4946                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
4947                 rc = writeback(ctxt, &ctxt->src);
4948                 if (rc != X86EMUL_CONTINUE)
4949                         goto done;
4950         }
4951         if (!(ctxt->d & NoWrite)) {
4952                 rc = writeback(ctxt, &ctxt->dst);
4953                 if (rc != X86EMUL_CONTINUE)
4954                         goto done;
4955         }
4956
4957         /*
4958          * restore dst type in case the decoding will be reused
4959          * (happens for string instruction )
4960          */
4961         ctxt->dst.type = saved_dst_type;
4962
4963         if ((ctxt->d & SrcMask) == SrcSI)
4964                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
4965
4966         if ((ctxt->d & DstMask) == DstDI)
4967                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
4968
4969         if (ctxt->rep_prefix && (ctxt->d & String)) {
4970                 unsigned int count;
4971                 struct read_cache *r = &ctxt->io_read;
4972                 if ((ctxt->d & SrcMask) == SrcSI)
4973                         count = ctxt->src.count;
4974                 else
4975                         count = ctxt->dst.count;
4976                 register_address_increment(ctxt, reg_rmw(ctxt, VCPU_REGS_RCX),
4977                                 -count);
4978
4979                 if (!string_insn_completed(ctxt)) {
4980                         /*
4981                          * Re-enter guest when pio read ahead buffer is empty
4982                          * or, if it is not used, after each 1024 iteration.
4983                          */
4984                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
4985                             (r->end == 0 || r->end != r->pos)) {
4986                                 /*
4987                                  * Reset read cache. Usually happens before
4988                                  * decode, but since instruction is restarted
4989                                  * we have to do it here.
4990                                  */
4991                                 ctxt->mem_read.end = 0;
4992                                 writeback_registers(ctxt);
4993                                 return EMULATION_RESTART;
4994                         }
4995                         goto done; /* skip rip writeback */
4996                 }
4997                 ctxt->eflags &= ~EFLG_RF;
4998         }
4999
5000         ctxt->eip = ctxt->_eip;
5001
5002 done:
5003         if (rc == X86EMUL_PROPAGATE_FAULT) {
5004                 WARN_ON(ctxt->exception.vector > 0x1f);
5005                 ctxt->have_exception = true;
5006         }
5007         if (rc == X86EMUL_INTERCEPTED)
5008                 return EMULATION_INTERCEPTED;
5009
5010         if (rc == X86EMUL_CONTINUE)
5011                 writeback_registers(ctxt);
5012
5013         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5014
5015 twobyte_insn:
5016         switch (ctxt->b) {
5017         case 0x09:              /* wbinvd */
5018                 (ctxt->ops->wbinvd)(ctxt);
5019                 break;
5020         case 0x08:              /* invd */
5021         case 0x0d:              /* GrpP (prefetch) */
5022         case 0x18:              /* Grp16 (prefetch/nop) */
5023         case 0x1f:              /* nop */
5024                 break;
5025         case 0x20: /* mov cr, reg */
5026                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5027                 break;
5028         case 0x21: /* mov from dr to reg */
5029                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5030                 break;
5031         case 0x40 ... 0x4f:     /* cmov */
5032                 if (test_cc(ctxt->b, ctxt->eflags))
5033                         ctxt->dst.val = ctxt->src.val;
5034                 else if (ctxt->mode != X86EMUL_MODE_PROT64 ||
5035                          ctxt->op_bytes != 4)
5036                         ctxt->dst.type = OP_NONE; /* no writeback */
5037                 break;
5038         case 0x80 ... 0x8f: /* jnz rel, etc*/
5039                 if (test_cc(ctxt->b, ctxt->eflags))
5040                         rc = jmp_rel(ctxt, ctxt->src.val);
5041                 break;
5042         case 0x90 ... 0x9f:     /* setcc r/m8 */
5043                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5044                 break;
5045         case 0xb6 ... 0xb7:     /* movzx */
5046                 ctxt->dst.bytes = ctxt->op_bytes;
5047                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5048                                                        : (u16) ctxt->src.val;
5049                 break;
5050         case 0xbe ... 0xbf:     /* movsx */
5051                 ctxt->dst.bytes = ctxt->op_bytes;
5052                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5053                                                         (s16) ctxt->src.val;
5054                 break;
5055         case 0xc3:              /* movnti */
5056                 ctxt->dst.bytes = ctxt->op_bytes;
5057                 ctxt->dst.val = (ctxt->op_bytes == 8) ? (u64) ctxt->src.val :
5058                                                         (u32) ctxt->src.val;
5059                 break;
5060         default:
5061                 goto cannot_emulate;
5062         }
5063
5064 threebyte_insn:
5065
5066         if (rc != X86EMUL_CONTINUE)
5067                 goto done;
5068
5069         goto writeback;
5070
5071 cannot_emulate:
5072         return EMULATION_FAILED;
5073 }
5074
5075 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5076 {
5077         invalidate_registers(ctxt);
5078 }
5079
5080 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5081 {
5082         writeback_registers(ctxt);
5083 }