board/davinci/dm355leopard/dm355leopard.c

   1 /*
   2  * Copyright (C) 2009 Texas Instruments Incorporated
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License as published by
   6  * the Free Software Foundation; either version 2 of the License, or
   7  * (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  17  */
  18
  19 #include <common.h>
  20 #include <nand.h>
  21 #include <asm/io.h>
  22 #include <asm/arch/hardware.h>
  23 #include <asm/arch/gpio_defs.h>
  24 #include "../common/misc.h"
  25 #include <net.h>
  26 #include <netdev.h>
  27
  28 DECLARE_GLOBAL_DATA_PTR;
  29
  30 int board_init(void)
  31 {
  32         struct davinci_gpio *gpio01_base =
  33                         (struct davinci_gpio *)DAVINCI_GPIO_BANK01;
  34         struct davinci_gpio *gpio23_base =
  35                         (struct davinci_gpio *)DAVINCI_GPIO_BANK23;
  36         struct davinci_gpio *gpio67_base =
  37                         (struct davinci_gpio *)DAVINCI_GPIO_BANK67;
  38
  39         gd->bd->bi_arch_number = MACH_TYPE_DM355_LEOPARD;
  40         gd->bd->bi_boot_params = PHYS_SDRAM_1 + 0x100;
  41
  42         /* GIO 9 & 10 are used for IO */
  43         writel((readl(PINMUX3) & 0XF8FFFFFF), PINMUX3);
  44
  45         /* Interrupt set GIO 9 */
  46         writel((readl(DAVINCI_GPIO_BINTEN) | 0x1), DAVINCI_GPIO_BINTEN);
  47
  48         /* set GIO 9 input */
  49         writel((readl(&gpio01_base->dir) | (1 << 9)), &gpio01_base->dir);
  50
  51         /* Both edge trigger GIO 9 */
  52         writel((readl(&gpio01_base->set_rising) | (1 << 9)),
  53                                                 &gpio01_base->set_rising);
  54         writel((readl(&gpio01_base->dir) & ~(1 << 5)), &gpio01_base->dir);
  55
  56         /* output low */
  57         writel((readl(&gpio01_base->set_data) & ~(1 << 5)),
  58                                                 &gpio01_base->set_data);
  59
  60         /* set GIO 10 output */
  61         writel((readl(&gpio01_base->dir) & ~(1 << 10)), &gpio01_base->dir);
  62
  63         /* output high */
  64         writel((readl(&gpio01_base->set_data) | (1 << 10)),
  65                                                 &gpio01_base->set_data);
  66
  67         /* set GIO 32 output */
  68         writel((readl(&gpio23_base->dir) & ~(1 << 0)), &gpio23_base->dir);
  69
  70         /* output High */
  71         writel((readl(&gpio23_base->set_data) | (1 << 0)),
  72                                                 &gpio23_base->set_data);
  73
  74         /* Enable UART1 MUX Lines */
  75         writel((readl(PINMUX0) & ~3), PINMUX0);
  76         writel((readl(&gpio67_base->dir) & ~(1 << 6)), &gpio67_base->dir);
  77         writel((readl(&gpio67_base->set_data) | (1 << 6)),
  78                                                 &gpio67_base->set_data);
  79
  80         return 0;
  81 }
  82
  83 #ifdef CONFIG_DRIVER_DM9000
  84 int board_eth_init(bd_t *bis)
  85 {
  86         return dm9000_initialize(bis);
  87 }
  88 #endif
  89
  90 #ifdef CONFIG_NAND_DAVINCI
  91 int board_nand_init(struct nand_chip *nand)
  92 {
  93         davinci_nand_init(nand);
  94
  95         return 0;
  96 }
  97 #endif