board/freescale/t4qds/t4qds.c

   1 /*
   2  * Copyright 2009-2012 Freescale Semiconductor, Inc.
   3  *
   4  * See file CREDITS for list of people who contributed to this
   5  * project.
   6  *
   7  * This program is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU General Public License as
   9  * published by the Free Software Foundation; either version 2 of
  10  * the License, or (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  20  * MA 02111-1307 USA
  21  */
  22
  23 #include <common.h>
  24 #include <command.h>
  25 #include <i2c.h>
  26 #include <netdev.h>
  27 #include <linux/compiler.h>
  28 #include <asm/mmu.h>
  29 #include <asm/processor.h>
  30 #include <asm/cache.h>
  31 #include <asm/immap_85xx.h>
  32 #include <asm/fsl_law.h>
  33 #include <asm/fsl_serdes.h>
  34 #include <asm/fsl_portals.h>
  35 #include <asm/fsl_liodn.h>
  36 #include <fm_eth.h>
  37
  38 #include "../common/qixis.h"
  39 #include "../common/vsc3316_3308.h"
  40 #include "t4qds.h"
  41 #include "t4240qds_qixis.h"
  42
  43 DECLARE_GLOBAL_DATA_PTR;
  44
  45 static const int8_t vsc3316_fsm1_tx[8][2] = { {0, 0}, {1, 1}, {6, 6}, {7, 7},
  46                                 {8, 8}, {9, 9}, {14, 14}, {15, 15} };
  47
  48 static const int8_t vsc3316_fsm2_tx[8][2] = { {2, 2}, {3, 3}, {4, 4}, {5, 5},
  49                                 {10, 10}, {11, 11}, {12, 12}, {13, 13} };
  50
  51 static const int8_t vsc3316_fsm1_rx[8][2] = { {2, 12}, {3, 13}, {4, 5}, {5, 4},
  52                                 {10, 11}, {11, 10}, {12, 2}, {13, 3} };
  53
  54 static const int8_t vsc3316_fsm2_rx[8][2] = { {0, 15}, {1, 14}, {6, 7}, {7, 6},
  55                                 {8, 9}, {9, 8}, {14, 1}, {15, 0} };
  56
  57 int checkboard(void)
  58 {
  59         u8 sw;
  60         struct cpu_type *cpu = gd->cpu;
  61         ccsr_gur_t *gur = (void *)CONFIG_SYS_MPC85xx_GUTS_ADDR;
  62         unsigned int i;
  63
  64         printf("Board: %sQDS, ", cpu->name);
  65         printf("Sys ID: 0x%02x, Sys Ver: 0x%02x, FPGA Ver: 0x%02x, ",
  66                 QIXIS_READ(id), QIXIS_READ(arch), QIXIS_READ(scver));
  67
  68         sw = QIXIS_READ(brdcfg[0]);
  69         sw = (sw & QIXIS_LBMAP_MASK) >> QIXIS_LBMAP_SHIFT;
  70
  71         if (sw < 0x8)
  72                 printf("vBank: %d\n", sw);
  73         else if (sw == 0x8)
  74                 puts("Promjet\n");
  75         else if (sw == 0x9)
  76                 puts("NAND\n");
  77         else
  78                 printf("invalid setting of SW%u\n", QIXIS_LBMAP_SWITCH);
  79
  80         /* Display the RCW, so that no one gets confused as to what RCW
  81          * we're actually using for this boot.
  82          */
  83         puts("Reset Configuration Word (RCW):");
  84         for (i = 0; i < ARRAY_SIZE(gur->rcwsr); i++) {
  85                 u32 rcw = in_be32(&gur->rcwsr[i]);
  86
  87                 if ((i % 4) == 0)
  88                         printf("\n       %08x:", i * 4);
  89                 printf(" %08x", rcw);
  90         }
  91         puts("\n");
  92
  93         /*
  94          * Display the actual SERDES reference clocks as configured by the
  95          * dip switches on the board.  Note that the SWx registers could
  96          * technically be set to force the reference clocks to match the
  97          * values that the SERDES expects (or vice versa).  For now, however,
  98          * we just display both values and hope the user notices when they
  99          * don't match.
 100          */
 101         puts("SERDES Reference Clocks: ");
 102         sw = QIXIS_READ(brdcfg[2]);
 103         for (i = 0; i < MAX_SERDES; i++) {
 104                 static const char *freq[] = {
 105                         "100", "125", "156.25", "161.1328125"};
 106                 unsigned int clock = (sw >> (2 * i)) & 3;
 107
 108                 printf("SERDES%u=%sMHz ", i+1, freq[clock]);
 109         }
 110         puts("\n");
 111
 112         return 0;
 113 }
 114
 115 int select_i2c_ch_pca9547(u8 ch)
 116 {
 117         int ret;
 118
 119         ret = i2c_write(I2C_MUX_PCA_ADDR_PRI, 0, 1, &ch, 1);
 120         if (ret) {
 121                 puts("PCA: failed to select proper channel\n");
 122                 return ret;
 123         }
 124
 125         return 0;
 126 }
 127
 128 /* Configure Crossbar switches for Front-Side SerDes Ports */
 129 int config_frontside_crossbar_vsc3316(void)
 130 {
 131         ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 132         u32 srds_prtcl_s1, srds_prtcl_s2;
 133         int ret;
 134
 135         ret = select_i2c_ch_pca9547(I2C_MUX_CH_VSC3316_FS);
 136         if (ret)
 137                 return ret;
 138
 139         srds_prtcl_s1 = in_be32(&gur->rcwsr[4]) &
 140                         FSL_CORENET2_RCWSR4_SRDS1_PRTCL;
 141         srds_prtcl_s1 >>= FSL_CORENET2_RCWSR4_SRDS1_PRTCL_SHIFT;
 142         if (srds_prtcl_s1) {
 143                 ret = vsc3316_config(VSC3316_FSM_TX_ADDR, vsc3316_fsm1_tx, 8);
 144                 if (ret)
 145                         return ret;
 146                 ret = vsc3316_config(VSC3316_FSM_RX_ADDR, vsc3316_fsm1_rx, 8);
 147                 if (ret)
 148                         return ret;
 149         }
 150
 151         srds_prtcl_s2 = in_be32(&gur->rcwsr[4]) &
 152                                 FSL_CORENET2_RCWSR4_SRDS2_PRTCL;
 153         srds_prtcl_s2 >>= FSL_CORENET2_RCWSR4_SRDS2_PRTCL_SHIFT;
 154         if (srds_prtcl_s2) {
 155                 ret = vsc3316_config(VSC3316_FSM_TX_ADDR, vsc3316_fsm2_tx, 8);
 156                 if (ret)
 157                         return ret;
 158                 ret = vsc3316_config(VSC3316_FSM_RX_ADDR, vsc3316_fsm2_rx, 8);
 159                 if (ret)
 160                         return ret;
 161         }
 162
 163         return 0;
 164 }
 165
 166 int config_backside_crossbar_mux(void)
 167 {
 168         ccsr_gur_t *gur = (void *)(CONFIG_SYS_MPC85xx_GUTS_ADDR);
 169         u32 srds_prtcl_s3, srds_prtcl_s4;
 170         u8 brdcfg;
 171
 172         srds_prtcl_s3 = in_be32(&gur->rcwsr[4]) &
 173                         FSL_CORENET2_RCWSR4_SRDS3_PRTCL;
 174         srds_prtcl_s3 >>= FSL_CORENET2_RCWSR4_SRDS3_PRTCL_SHIFT;
 175         switch (srds_prtcl_s3) {
 176         case 0:
 177                 /* SerDes3 is not enabled */
 178                 break;
 179         case 2:
 180         case 9:
 181         case 10:
 182                 /* SD3(0:7) => SLOT5(0:7) */
 183                 brdcfg = QIXIS_READ(brdcfg[12]);
 184                 brdcfg &= ~BRDCFG12_SD3MX_MASK;
 185                 brdcfg |= BRDCFG12_SD3MX_SLOT5;
 186                 QIXIS_WRITE(brdcfg[12], brdcfg);
 187                 break;
 188         case 4:
 189         case 6:
 190         case 8:
 191         case 12:
 192         case 14:
 193         case 16:
 194         case 17:
 195         case 19:
 196         case 20:
 197                 /* SD3(4:7) => SLOT6(0:3) */
 198                 brdcfg = QIXIS_READ(brdcfg[12]);
 199                 brdcfg &= ~BRDCFG12_SD3MX_MASK;
 200                 brdcfg |= BRDCFG12_SD3MX_SLOT6;
 201                 QIXIS_WRITE(brdcfg[12], brdcfg);
 202                 break;
 203         default:
 204                 printf("WARNING: unsupported for SerDes3 Protocol %d\n",
 205                                 srds_prtcl_s3);
 206                 return -1;
 207         }
 208
 209         srds_prtcl_s4 = in_be32(&gur->rcwsr[4]) &
 210                         FSL_CORENET2_RCWSR4_SRDS4_PRTCL;
 211         srds_prtcl_s4 >>= FSL_CORENET2_RCWSR4_SRDS4_PRTCL_SHIFT;
 212         switch (srds_prtcl_s4) {
 213         case 0:
 214                 /* SerDes4 is not enabled */
 215                 break;
 216         case 2:
 217                 /* 10b, SD4(0:7) => SLOT7(0:7) */
 218                 brdcfg = QIXIS_READ(brdcfg[12]);
 219                 brdcfg &= ~BRDCFG12_SD4MX_MASK;
 220                 brdcfg |= BRDCFG12_SD4MX_SLOT7;
 221                 QIXIS_WRITE(brdcfg[12], brdcfg);
 222                 break;
 223         case 4:
 224         case 6:
 225         case 8:
 226                 /* x1b, SD4(4:7) => SLOT8(0:3) */
 227                 brdcfg = QIXIS_READ(brdcfg[12]);
 228                 brdcfg &= ~BRDCFG12_SD4MX_MASK;
 229                 brdcfg |= BRDCFG12_SD4MX_SLOT8;
 230                 QIXIS_WRITE(brdcfg[12], brdcfg);
 231                 break;
 232         case 10:
 233         case 12:
 234         case 14:
 235         case 16:
 236         case 18:
 237                 /* 00b, SD4(4:5) => AURORA, SD4(6:7) => SATA */
 238                 brdcfg = QIXIS_READ(brdcfg[12]);
 239                 brdcfg &= ~BRDCFG12_SD4MX_MASK;
 240                 brdcfg |= BRDCFG12_SD4MX_AURO_SATA;
 241                 QIXIS_WRITE(brdcfg[12], brdcfg);
 242                 break;
 243         default:
 244                 printf("WARNING: unsupported for SerDes4 Protocol %d\n",
 245                                 srds_prtcl_s4);
 246                 return -1;
 247         }
 248
 249         return 0;
 250 }
 251
 252 int board_early_init_r(void)
 253 {
 254         const unsigned int flashbase = CONFIG_SYS_FLASH_BASE;
 255         const u8 flash_esel = find_tlb_idx((void *)flashbase, 1);
 256
 257         /*
 258          * Remap Boot flash + PROMJET region to caching-inhibited
 259          * so that flash can be erased properly.
 260          */
 261
 262         /* Flush d-cache and invalidate i-cache of any FLASH data */
 263         flush_dcache();
 264         invalidate_icache();
 265
 266         /* invalidate existing TLB entry for flash + promjet */
 267         disable_tlb(flash_esel);
 268
 269         set_tlb(1, flashbase, CONFIG_SYS_FLASH_BASE_PHYS,
 270                         MAS3_SX|MAS3_SW|MAS3_SR, MAS2_I|MAS2_G,
 271                         0, flash_esel, BOOKE_PAGESZ_256M, 1);
 272
 273         set_liodns();
 274 #ifdef CONFIG_SYS_DPAA_QBMAN
 275         setup_portals();
 276 #endif
 277
 278         /* Disable remote I2C connectoin */
 279         QIXIS_WRITE(brdcfg[5], BRDCFG5_RESET);
 280
 281         /* Configure board SERDES ports crossbar */
 282         config_frontside_crossbar_vsc3316();
 283         config_backside_crossbar_mux();
 284         select_i2c_ch_pca9547(I2C_MUX_CH_DEFAULT);
 285
 286         return 0;
 287 }
 288
 289 unsigned long get_board_sys_clk(void)
 290 {
 291         u8 sysclk_conf = QIXIS_READ(brdcfg[1]);
 292
 293         switch (sysclk_conf & 0x0F) {
 294         case QIXIS_SYSCLK_83:
 295                 return 83333333;
 296         case QIXIS_SYSCLK_100:
 297                 return 100000000;
 298         case QIXIS_SYSCLK_125:
 299                 return 125000000;
 300         case QIXIS_SYSCLK_133:
 301                 return 133333333;
 302         case QIXIS_SYSCLK_150:
 303                 return 150000000;
 304         case QIXIS_SYSCLK_160:
 305                 return 160000000;
 306         case QIXIS_SYSCLK_166:
 307                 return 166666666;
 308         }
 309         return 66666666;
 310 }
 311
 312 unsigned long get_board_ddr_clk(void)
 313 {
 314         u8 ddrclk_conf = QIXIS_READ(brdcfg[1]);
 315
 316         switch ((ddrclk_conf & 0x30) >> 4) {
 317         case QIXIS_DDRCLK_100:
 318                 return 100000000;
 319         case QIXIS_DDRCLK_125:
 320                 return 125000000;
 321         case QIXIS_DDRCLK_133:
 322                 return 133333333;
 323         }
 324         return 66666666;
 325 }
 326
 327 static const char *serdes_clock_to_string(u32 clock)
 328 {
 329         switch (clock) {
 330         case SRDS_PLLCR0_RFCK_SEL_100:
 331                 return "100";
 332         case SRDS_PLLCR0_RFCK_SEL_125:
 333                 return "125";
 334         case SRDS_PLLCR0_RFCK_SEL_156_25:
 335                 return "156.25";
 336         case SRDS_PLLCR0_RFCK_SEL_161_13:
 337                 return "161.1328125";
 338         default:
 339                 return "???";
 340         }
 341 }
 342
 343 int misc_init_r(void)
 344 {
 345         u8 sw;
 346         serdes_corenet_t *srds_regs =
 347                 (void *)CONFIG_SYS_FSL_CORENET_SERDES_ADDR;
 348         u32 actual[MAX_SERDES];
 349         unsigned int i;
 350
 351         sw = QIXIS_READ(brdcfg[2]);
 352         for (i = 0; i < MAX_SERDES; i++) {
 353                 unsigned int clock = (sw >> (2 * i)) & 3;
 354                 switch (clock) {
 355                 case 0:
 356                         actual[i] = SRDS_PLLCR0_RFCK_SEL_100;
 357                         break;
 358                 case 1:
 359                         actual[i] = SRDS_PLLCR0_RFCK_SEL_125;
 360                         break;
 361                 case 2:
 362                         actual[i] = SRDS_PLLCR0_RFCK_SEL_156_25;
 363                         break;
 364                 case 3:
 365                         actual[i] = SRDS_PLLCR0_RFCK_SEL_161_13;
 366                         break;
 367                 }
 368         }
 369
 370         for (i = 0; i < MAX_SERDES; i++) {
 371                 u32 pllcr0 = srds_regs->bank[i].pllcr0;
 372                 u32 expected = pllcr0 & SRDS_PLLCR0_RFCK_SEL_MASK;
 373                 if (expected != actual[i]) {
 374                         printf("Warning: SERDES%u expects reference clock"
 375                                " %sMHz, but actual is %sMHz\n", i + 1,
 376                                serdes_clock_to_string(expected),
 377                                serdes_clock_to_string(actual[i]));
 378                 }
 379         }
 380
 381         return 0;
 382 }
 383
 384 void ft_board_setup(void *blob, bd_t *bd)
 385 {
 386         phys_addr_t base;
 387         phys_size_t size;
 388
 389         ft_cpu_setup(blob, bd);
 390
 391         base = getenv_bootm_low();
 392         size = getenv_bootm_size();
 393
 394         fdt_fixup_memory(blob, (u64)base, (u64)size);
 395
 396 #ifdef CONFIG_PCI
 397         pci_of_setup(blob, bd);
 398 #endif
 399
 400         fdt_fixup_liodn(blob);
 401         fdt_fixup_dr_usb(blob, bd);
 402
 403 #ifdef CONFIG_SYS_DPAA_FMAN
 404         fdt_fixup_fman_ethernet(blob);
 405         fdt_fixup_board_enet(blob);
 406 #endif
 407 }
 408
 409 /*
 410  * Reverse engineering switch settings.
 411  * Some bits cannot be figured out. They will be displayed as
 412  * underscore in binary format. mask[] has those bits.
 413  * Some bits are calculated differently than the actual switches
 414  * if booting with overriding by FPGA.
 415  */
 416 void qixis_dump_switch(void)
 417 {
 418         int i;
 419         u8 sw[9];
 420
 421         /*
 422          * Any bit with 1 means that bit cannot be reverse engineered.
 423          * It will be displayed as _ in binary format.
 424          */
 425         static const u8 mask[] = {0, 0, 0, 0, 0, 0x1, 0xdf, 0x3f, 0x1f};
 426         char buf[10];
 427         u8 brdcfg[16], dutcfg[16];
 428
 429         for (i = 0; i < 16; i++) {
 430                 brdcfg[i] = qixis_read(offsetof(struct qixis, brdcfg[0]) + i);
 431                 dutcfg[i] = qixis_read(offsetof(struct qixis, dutcfg[0]) + i);
 432         }
 433
 434         sw[0] = dutcfg[0];
 435         sw[1] = (dutcfg[1] << 0x07)             | \
 436                 ((dutcfg[12] & 0xC0) >> 1)      | \
 437                 ((dutcfg[11] & 0xE0) >> 3)      | \
 438                 ((dutcfg[6] & 0x80) >> 6)       | \
 439                 ((dutcfg[1] & 0x80) >> 7);
 440         sw[2] = ((brdcfg[1] & 0x0f) << 4)       | \
 441                 ((brdcfg[1] & 0x30) >> 2)       | \
 442                 ((brdcfg[1] & 0x40) >> 5)       | \
 443                 ((brdcfg[1] & 0x80) >> 7);
 444         sw[3] = brdcfg[2];
 445         sw[4] = ((dutcfg[2] & 0x01) << 7)       | \
 446                 ((dutcfg[2] & 0x06) << 4)       | \
 447                 ((~QIXIS_READ(present)) & 0x10) | \
 448                 ((brdcfg[3] & 0x80) >> 4)       | \
 449                 ((brdcfg[3] & 0x01) << 2)       | \
 450                 ((brdcfg[6] == 0x62) ? 3 :      \
 451                 ((brdcfg[6] == 0x5a) ? 2 :      \
 452                 ((brdcfg[6] == 0x5e) ? 1 : 0)));
 453         sw[5] = ((brdcfg[0] & 0x0f) << 4)       | \
 454                 ((QIXIS_READ(rst_ctl) & 0x30) >> 2) | \
 455                 ((brdcfg[0] & 0x40) >> 5);
 456         sw[6] = (brdcfg[11] & 0x20);
 457         sw[7] = (((~QIXIS_READ(rst_ctl)) & 0x40) << 1) | \
 458                 ((brdcfg[5] & 0x10) << 2);
 459         sw[8] = ((brdcfg[12] & 0x08) << 4)      | \
 460                 ((brdcfg[12] & 0x03) << 5);
 461
 462         puts("DIP switch (reverse-engineering)\n");
 463         for (i = 0; i < 9; i++) {
 464                 printf("SW%d         = 0b%s (0x%02x)\n",
 465                         i + 1, byte_to_binary_mask(sw[i], mask[i], buf), sw[i]);
 466         }
 467 }