board/renesas/gose/gose.c

   1 /*
   2  * board/renesas/gose/gose.c
   3  *
   4  * Copyright (C) 2014 Renesas Electronics Corporation
   5  *
   6  * SPDX-License-Identifier: GPL-2.0
   7  */
   8
   9 #include <common.h>
  10 #include <malloc.h>
  11 #include <asm/processor.h>
  12 #include <asm/mach-types.h>
  13 #include <asm/io.h>
  14 #include <asm/errno.h>
  15 #include <asm/arch/sys_proto.h>
  16 #include <asm/gpio.h>
  17 #include <asm/arch/rmobile.h>
  18 #include <asm/arch/rcar-mstp.h>
  19 #include <netdev.h>
  20 #include <miiphy.h>
  21 #include <i2c.h>
  22 #include "qos.h"
  23
  24 DECLARE_GLOBAL_DATA_PTR;
  25
  26 #define CLK2MHZ(clk)    (clk / 1000 / 1000)
  27 void s_init(void)
  28 {
  29         struct rcar_rwdt *rwdt = (struct rcar_rwdt *)RWDT_BASE;
  30         struct rcar_swdt *swdt = (struct rcar_swdt *)SWDT_BASE;
  31         u32 stc;
  32
  33         /* Watchdog init */
  34         writel(0xA5A5A500, &rwdt->rwtcsra);
  35         writel(0xA5A5A500, &swdt->swtcsra);
  36
  37         /* CPU frequency setting. Set to 1.5GHz */
  38         stc = ((1500 / CLK2MHZ(CONFIG_SYS_CLK_FREQ)) - 1) << PLL0_STC_BIT;
  39         clrsetbits_le32(PLL0CR, PLL0_STC_MASK, stc);
  40
  41         /* QoS */
  42         qos_init();
  43 }
  44
  45 #define TMU0_MSTP125    (1 << 25)
  46 #define SCIF0_MSTP721   (1 << 21)
  47 #define ETHER_MSTP813   (1 << 13)
  48
  49 int board_early_init_f(void)
  50 {
  51         /* TMU0 */
  52         mstp_clrbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125);
  53
  54         /* SCIF0 */
  55         mstp_clrbits_le32(MSTPSR7, SMSTPCR7, SCIF0_MSTP721);
  56
  57         /* ETHER */
  58         mstp_clrbits_le32(MSTPSR8, SMSTPCR8, ETHER_MSTP813);
  59
  60         return 0;
  61 }
  62
  63 #define TSTR0           0x04
  64 #define TSTR0_STR0      0x01
  65 void arch_preboot_os(void)
  66 {
  67         /* stop TMU0 */
  68         mstp_clrbits_le32(TMU_BASE + TSTR0, TMU_BASE + TSTR0, TSTR0_STR0);
  69         /* Disable TMU0 */
  70         mstp_setbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125);
  71 }
  72
  73 #define PUPR5           0xE6060114
  74 #define PUPR5_ETH       0x3FFC0000
  75 #define PUPR5_ETH_MAGIC (1 << 27)
  76
  77 int board_init(void)
  78 {
  79         /* adress of boot parameters */
  80         gd->bd->bi_boot_params = CONFIG_SYS_SDRAM_BASE + 0x100;
  81
  82         /* Init PFC controller */
  83         r8a7793_pinmux_init();
  84
  85         /* ETHER Enable */
  86         gpio_request(GPIO_FN_ETH_CRS_DV, NULL);
  87         gpio_request(GPIO_FN_ETH_RX_ER, NULL);
  88         gpio_request(GPIO_FN_ETH_RXD0, NULL);
  89         gpio_request(GPIO_FN_ETH_RXD1, NULL);
  90         gpio_request(GPIO_FN_ETH_LINK, NULL);
  91         gpio_request(GPIO_FN_ETH_REFCLK, NULL);
  92         gpio_request(GPIO_FN_ETH_MDIO, NULL);
  93         gpio_request(GPIO_FN_ETH_TXD1, NULL);
  94         gpio_request(GPIO_FN_ETH_TX_EN, NULL);
  95         gpio_request(GPIO_FN_ETH_TXD0, NULL);
  96         gpio_request(GPIO_FN_ETH_MDC, NULL);
  97         gpio_request(GPIO_FN_IRQ0, NULL);
  98
  99         mstp_clrbits_le32(PUPR5, PUPR5, PUPR5_ETH & ~PUPR5_ETH_MAGIC);
 100         gpio_request(GPIO_GP_5_22, NULL); /* PHY_RST */
 101         mstp_clrbits_le32(PUPR5, PUPR5, PUPR5_ETH_MAGIC);
 102
 103         gpio_direction_output(GPIO_GP_5_22, 0);
 104         mdelay(20);
 105         gpio_set_value(GPIO_GP_5_22, 1);
 106         udelay(1);
 107
 108         return 0;
 109 }
 110
 111 #define CXR24 0xEE7003C0 /* MAC address high register */
 112 #define CXR25 0xEE7003C8 /* MAC address low register */
 113
 114 int board_eth_init(bd_t *bis)
 115 {
 116         int ret = -ENODEV;
 117         u32 val;
 118         unsigned char enetaddr[6];
 119
 120 #ifdef CONFIG_SH_ETHER
 121         ret = sh_eth_initialize(bis);
 122         if (!eth_getenv_enetaddr("ethaddr", enetaddr))
 123                 return ret;
 124
 125         /* Set Mac address */
 126         val = enetaddr[0] << 24 | enetaddr[1] << 16 |
 127             enetaddr[2] << 8 | enetaddr[3];
 128         writel(val, CXR24);
 129
 130         val = enetaddr[4] << 8 | enetaddr[5];
 131         writel(val, CXR25);
 132 #endif
 133
 134         return ret;
 135 }
 136
 137 int dram_init(void)
 138 {
 139         gd->ram_size = CONFIG_SYS_SDRAM_SIZE;
 140
 141         return 0;
 142 }
 143
 144 const struct rmobile_sysinfo sysinfo = {
 145         CONFIG_RMOBILE_BOARD_STRING
 146 };
 147
 148 void reset_cpu(ulong addr)
 149 {
 150         u8 val;
 151
 152         i2c_set_bus_num(2); /* PowerIC connected to ch2 */
 153         i2c_read(CONFIG_SYS_I2C_POWERIC_ADDR, 0x13, 1, &val, 1);
 154         val |= 0x02;
 155         i2c_write(CONFIG_SYS_I2C_POWERIC_ADDR, 0x13, 1, &val, 1);
 156 }