board/sc520_cdp/sc520_cdp.c

   1 /*
   2  *
   3  * (C) Copyright 2002
   4  * Daniel Engström, Omicron Ceti AB <daniel@omicron.se>.
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25 #include <common.h>
  26 #include <pci.h>
  27 #include <asm/io.h>
  28 #include <asm/pci.h>
  29 #include <asm/ic/sc520.h>
  30 #include <asm/ic/pci.h>
  31 #include <ali512x.h>
  32 #include <spi.h>
  33 #include <netdev.h>
  34
  35 DECLARE_GLOBAL_DATA_PTR;
  36
  37 #undef SC520_CDP_DEBUG
  38
  39 #ifdef  SC520_CDP_DEBUG
  40 #define PRINTF(fmt,args...)     printf (fmt ,##args)
  41 #else
  42 #define PRINTF(fmt,args...)
  43 #endif
  44
  45 /* ------------------------------------------------------------------------- */
  46
  47
  48 /*
  49  * Theory:
  50  * We first set up all IRQs to be non-pci, edge triggered,
  51  * when we later enumerate the pci bus and pci_sc520_fixup_irq() gets
  52  * called we reallocate irqs to the pci bus with sc520_pci_set_irq()
  53  * as needed. Whe choose the irqs to gram from a configurable list
  54  * inside pci_sc520_fixup_irq() (If this list contains stupid irq's
  55  * such as 0 thngas will not work)
  56  */
  57
  58 static void irq_init(void)
  59 {
  60         /* disable global interrupt mode */
  61         sc520_mmcr->picicr = 0x40;
  62
  63         /* set all irqs to edge */
  64         sc520_mmcr->pic_mode[0] = 0x00;
  65         sc520_mmcr->pic_mode[1] = 0x00;
  66         sc520_mmcr->pic_mode[2] = 0x00;
  67
  68         /* active low polarity on PIC interrupt pins,
  69          *  active high polarity on all other irq pins */
  70         sc520_mmcr->intpinpol = 0x0000;
  71
  72         /* set irq number mapping */
  73         sc520_mmcr->gp_tmr_int_map[0] = SC520_IRQ_DISABLED;     /* disable GP timer 0 INT */
  74         sc520_mmcr->gp_tmr_int_map[1] = SC520_IRQ_DISABLED;     /* disable GP timer 1 INT */
  75         sc520_mmcr->gp_tmr_int_map[2] = SC520_IRQ_DISABLED;     /* disable GP timer 2 INT */
  76         sc520_mmcr->pit_int_map[0] = SC520_IRQ0;                /* Set PIT timer 0 INT to IRQ0 */
  77         sc520_mmcr->pit_int_map[1] = SC520_IRQ_DISABLED;        /* disable PIT timer 1 INT */
  78         sc520_mmcr->pit_int_map[2] = SC520_IRQ_DISABLED;        /* disable PIT timer 2 INT */
  79         sc520_mmcr->pci_int_map[0] = SC520_IRQ_DISABLED;        /* disable PCI INT A */
  80         sc520_mmcr->pci_int_map[1] = SC520_IRQ_DISABLED;        /* disable PCI INT B */
  81         sc520_mmcr->pci_int_map[2] = SC520_IRQ_DISABLED;        /* disable PCI INT C */
  82         sc520_mmcr->pci_int_map[3] = SC520_IRQ_DISABLED;        /* disable PCI INT D */
  83         sc520_mmcr->dmabcintmap = SC520_IRQ_DISABLED;           /* disable DMA INT */
  84         sc520_mmcr->ssimap = SC520_IRQ_DISABLED;                /* disable Synchronius serial INT */
  85         sc520_mmcr->wdtmap = SC520_IRQ_DISABLED;                /* disable Watchdog INT */
  86         sc520_mmcr->rtcmap = SC520_IRQ8;                        /* Set RTC int to 8 */
  87         sc520_mmcr->wpvmap = SC520_IRQ_DISABLED;                /* disable write protect INT */
  88         sc520_mmcr->icemap = SC520_IRQ1;                        /* Set ICE Debug Serielport INT to IRQ1 */
  89         sc520_mmcr->ferrmap = SC520_IRQ13;                      /* Set FP error INT to IRQ13 */
  90
  91         if (CONFIG_SYS_USE_SIO_UART) {
  92                 sc520_mmcr->uart_int_map[0] = SC520_IRQ_DISABLED;       /* disable internal UART1 INT */
  93                 sc520_mmcr->uart_int_map[1] = SC520_IRQ_DISABLED;       /* disable internal UART2 INT */
  94                 sc520_mmcr->gp_int_map[3] = SC520_IRQ3;         /* Set GPIRQ3 (ISA IRQ3) to IRQ3 */
  95                 sc520_mmcr->gp_int_map[4] = SC520_IRQ4;         /* Set GPIRQ4 (ISA IRQ4) to IRQ4 */
  96         } else {
  97                 sc520_mmcr->uart_int_map[0] = SC520_IRQ4;               /* Set internal UART2 INT to IRQ4 */
  98                 sc520_mmcr->uart_int_map[1] = SC520_IRQ3;               /* Set internal UART2 INT to IRQ3 */
  99                 sc520_mmcr->gp_int_map[3] = SC520_IRQ_DISABLED; /* disable GPIRQ3 (ISA IRQ3) */
 100                 sc520_mmcr->gp_int_map[4] = SC520_IRQ_DISABLED; /* disable GPIRQ4 (ISA IRQ4) */
 101         }
 102
 103         sc520_mmcr->gp_int_map[1] = SC520_IRQ1;                 /* Set GPIRQ1 (SIO IRQ1) to IRQ1 */
 104         sc520_mmcr->gp_int_map[5] = SC520_IRQ5;                 /* Set GPIRQ5 (ISA IRQ5) to IRQ5 */
 105         sc520_mmcr->gp_int_map[6] = SC520_IRQ6;                 /* Set GPIRQ6 (ISA IRQ6) to IRQ6 */
 106         sc520_mmcr->gp_int_map[7] = SC520_IRQ7;                 /* Set GPIRQ7 (ISA IRQ7) to IRQ7 */
 107         sc520_mmcr->gp_int_map[8] = SC520_IRQ8;                 /* Set GPIRQ8 (SIO IRQ8) to IRQ8 */
 108         sc520_mmcr->gp_int_map[9] = SC520_IRQ9;                 /* Set GPIRQ9 (ISA IRQ2) to IRQ9 */
 109         sc520_mmcr->gp_int_map[0] = SC520_IRQ11;                /* Set GPIRQ0 (ISA IRQ11) to IRQ10 */
 110         sc520_mmcr->gp_int_map[2] = SC520_IRQ12;                /* Set GPIRQ2 (ISA IRQ12) to IRQ12 */
 111         sc520_mmcr->gp_int_map[10] = SC520_IRQ14;               /* Set GPIRQ10 (ISA IRQ14) to IRQ14 */
 112
 113         sc520_mmcr->pcihostmap = 0x11f;                         /* Map PCI hostbridge INT to NMI */
 114         sc520_mmcr->eccmap = 0x100;                             /* Map SDRAM ECC failure INT to NMI */
 115 }
 116
 117 #ifdef CONFIG_PCI
 118 /* PCI stuff */
 119 static void pci_sc520_cdp_fixup_irq(struct pci_controller *hose, pci_dev_t dev)
 120 {
 121         /* a configurable lists of irqs to steal
 122          * when we need one (a board with more pci interrupt pins
 123          * would use a larger table */
 124         static int irq_list[] = {
 125                 CONFIG_SYS_FIRST_PCI_IRQ,
 126                 CONFIG_SYS_SECOND_PCI_IRQ,
 127                 CONFIG_SYS_THIRD_PCI_IRQ,
 128                 CONFIG_SYS_FORTH_PCI_IRQ
 129         };
 130         static int next_irq_index=0;
 131
 132         uchar tmp_pin;
 133         int pin;
 134
 135         pci_hose_read_config_byte(hose, dev, PCI_INTERRUPT_PIN, &tmp_pin);
 136         pin = tmp_pin;
 137
 138         pin-=1; /* pci config space use 1-based numbering */
 139         if (-1 == pin) {
 140                 return; /* device use no irq */
 141         }
 142
 143
 144         /* map device number +  pin to a pin on the sc520 */
 145         switch (PCI_DEV(dev)) {
 146         case 20:
 147                 pin+=SC520_PCI_INTA;
 148                 break;
 149
 150         case 19:
 151                 pin+=SC520_PCI_INTB;
 152                 break;
 153
 154         case 18:
 155                 pin+=SC520_PCI_INTC;
 156                 break;
 157
 158         case 17:
 159                 pin+=SC520_PCI_INTD;
 160                 break;
 161
 162         default:
 163                 return;
 164         }
 165
 166         pin&=3; /* wrap around */
 167
 168         if (sc520_pci_ints[pin] == -1) {
 169                 /* re-route one interrupt for us */
 170                 if (next_irq_index > 3) {
 171                         return;
 172                 }
 173                 if (pci_sc520_set_irq(pin, irq_list[next_irq_index])) {
 174                         return;
 175                 }
 176                 next_irq_index++;
 177         }
 178
 179
 180         if (-1 != sc520_pci_ints[pin]) {
 181                 pci_hose_write_config_byte(hose, dev, PCI_INTERRUPT_LINE,
 182                                            sc520_pci_ints[pin]);
 183         }
 184         PRINTF("fixup_irq: device %d pin %c irq %d\n",
 185                PCI_DEV(dev), 'A' + pin, sc520_pci_ints[pin]);
 186 }
 187
 188 static struct pci_controller sc520_cdp_hose = {
 189         fixup_irq: pci_sc520_cdp_fixup_irq,
 190 };
 191
 192 void pci_init_board(void)
 193 {
 194         pci_sc520_init(&sc520_cdp_hose);
 195 }
 196 #endif
 197
 198 static void silence_uart(int port)
 199 {
 200         outb(0, port+1);
 201 }
 202
 203 void setup_ali_sio(int uart_primary)
 204 {
 205         ali512x_init();
 206
 207         ali512x_set_fdc(ALI_ENABLED, 0x3f2, 6, 0);
 208         ali512x_set_pp(ALI_ENABLED, 0x278, 7, 3);
 209         ali512x_set_uart(ALI_ENABLED, ALI_UART1, uart_primary?0x3f8:0x3e8, 4);
 210         ali512x_set_uart(ALI_ENABLED, ALI_UART2, uart_primary?0x2f8:0x2e8, 3);
 211         ali512x_set_rtc(ALI_DISABLED, 0, 0);
 212         ali512x_set_kbc(ALI_ENABLED, 1, 12);
 213         ali512x_set_cio(ALI_ENABLED);
 214
 215         /* IrDa pins */
 216         ali512x_cio_function(12, 1, 0, 0);
 217         ali512x_cio_function(13, 1, 0, 0);
 218
 219         /* SSI chip select pins */
 220         ali512x_cio_function(14, 0, 0, 0);  /* SSI_CS */
 221         ali512x_cio_function(15, 0, 0, 0);  /* SSI_MV */
 222         ali512x_cio_function(16, 0, 0, 0);  /* SSI_SPI# */
 223
 224         /* Board REV pins */
 225         ali512x_cio_function(20, 0, 0, 1);
 226         ali512x_cio_function(21, 0, 0, 1);
 227         ali512x_cio_function(22, 0, 0, 1);
 228         ali512x_cio_function(23, 0, 0, 1);
 229 }
 230
 231
 232 /* set up the ISA bus timing and system address mappings */
 233 static void bus_init(void)
 234 {
 235
 236         /* set up the GP IO pins */
 237         sc520_mmcr->piopfs31_16 = 0xf7ff;       /* set the GPIO pin function 31-16 reg */
 238         sc520_mmcr->piopfs15_0 = 0xffff;        /* set the GPIO pin function 15-0 reg */
 239         sc520_mmcr->cspfs = 0xf8;               /* set the CS pin function  reg */
 240         sc520_mmcr->clksel = 0x70;
 241
 242         sc520_mmcr->gpcsrt = 1;                 /* set the GP CS offset */
 243         sc520_mmcr->gpcspw = 3;                 /* set the GP CS pulse width */
 244         sc520_mmcr->gpcsoff = 1;                /* set the GP CS offset */
 245         sc520_mmcr->gprdw = 3;                  /* set the RD pulse width */
 246         sc520_mmcr->gprdoff = 1;                /* set the GP RD offset */
 247         sc520_mmcr->gpwrw = 3;                   /* set the GP WR pulse width */
 248         sc520_mmcr->gpwroff = 1;                 /* set the GP WR offset */
 249
 250         sc520_mmcr->bootcsctl = 0x1823;         /* set up timing of BOOTCS */
 251         sc520_mmcr->romcs1ctl = 0x1823;         /* set up timing of ROMCS1 */
 252         sc520_mmcr->romcs2ctl = 0x1823;         /* set up timing of ROMCS2 */
 253
 254         /* adjust the memory map:
 255          * by default the first 256MB (0x00000000 - 0x0fffffff) is mapped to SDRAM
 256          * and 256MB to 1G-128k  (0x1000000 - 0x37ffffff) is mapped to PCI mmio
 257          * we need to map 1G-128k - 1G (0x38000000 - 0x3fffffff) to CS1 */
 258
 259
 260         /* SRAM = GPCS3 128k @ d0000-effff*/
 261         sc520_mmcr->par[2] = 0x4e00400d;
 262
 263         /* IDE0 = GPCS6 1f0-1f7 */
 264         sc520_mmcr->par[3] = 0x380801f0;
 265
 266         /* IDE1 = GPCS7 3f6 */
 267         sc520_mmcr->par[4] = 0x3c0003f6;
 268         /* bootcs */
 269         sc520_mmcr->par[12] = 0x8bffe800;
 270         /* romcs2 */
 271         sc520_mmcr->par[13] = 0xcbfff000;
 272         /* romcs1 */
 273         sc520_mmcr->par[14] = 0xabfff800;
 274         /* 680 LEDS */
 275         sc520_mmcr->par[15] = 0x30000640;
 276
 277         sc520_mmcr->adddecctl = 0;
 278
 279         asm ("wbinvd\n"); /* Flush cache, req. after setting the unchached attribute ona PAR */
 280
 281         if (CONFIG_SYS_USE_SIO_UART) {
 282                 sc520_mmcr->adddecctl = sc520_mmcr->adddecctl | UART2_DIS | UART1_DIS;
 283                 setup_ali_sio(1);
 284         } else {
 285                 sc520_mmcr->adddecctl = sc520_mmcr->adddecctl & ~(UART2_DIS|UART1_DIS);
 286                 setup_ali_sio(0);
 287                 silence_uart(0x3e8);
 288                 silence_uart(0x2e8);
 289         }
 290
 291 }
 292
 293 /* GPCS usage
 294  * GPCS0       PIO27 (NMI)
 295  * GPCS1       ROMCS1
 296  * GPCS2       ROMCS2
 297  * GPCS3       SRAMCS       PAR2
 298  * GPCS4       unused       PAR3
 299  * GPCS5       unused       PAR4
 300  * GPCS6       IDE
 301  * GPCS7       IDE
 302  */
 303
 304
 305 /* par usage:
 306  * PAR0   legacy_video
 307  * PAR1   PCI ROM mapping
 308  * PAR2   SRAM
 309  * PAR3   IDE
 310  * PAR4   IDE
 311  * PAR5   legacy_video
 312  * PAR6   legacy_video
 313  * PAR7   legacy_video
 314  * PAR8   legacy_video
 315  * PAR9   legacy_video
 316  * PAR10  legacy_video
 317  * PAR11  ISAROM
 318  * PAR12  BOOTCS
 319  * PAR13  ROMCS1
 320  * PAR14  ROMCS2
 321  * PAR15  Port 0x680 LED display
 322  */
 323
 324 /*
 325  * This function should map a chunk of size bytes
 326  * of the system address space to the ISA bus
 327  *
 328  * The function will return the memory address
 329  * as seen by the host (which may very will be the
 330  * same as the bus address)
 331  */
 332 u32 isa_map_rom(u32 bus_addr, int size)
 333 {
 334         u32 par;
 335
 336         PRINTF("isa_map_rom asked to map %d bytes at %x\n",
 337                size, bus_addr);
 338
 339         par = size;
 340         if (par < 0x80000) {
 341                 par = 0x80000;
 342         }
 343         par >>= 12;
 344         par--;
 345         par&=0x7f;
 346         par <<= 18;
 347         par |= (bus_addr>>12);
 348         par |= 0x50000000;
 349
 350         PRINTF ("setting PAR11 to %x\n", par);
 351
 352         /* Map rom 0x10000 with PAR1 */
 353         sc520_mmcr->par[11] = par;
 354
 355         return bus_addr;
 356 }
 357
 358 /*
 359  * this function removed any mapping created
 360  * with pci_get_rom_window()
 361  */
 362 void isa_unmap_rom(u32 addr)
 363 {
 364         PRINTF("isa_unmap_rom asked to unmap %x", addr);
 365         if ((addr>>12) == (sc520_mmcr->par[11] & 0x3ffff)) {
 366                 sc520_mmcr->par[11] = 0;
 367                 PRINTF(" done\n");
 368                 return;
 369         }
 370         PRINTF(" not ours\n");
 371 }
 372
 373 #ifdef CONFIG_PCI
 374 #define PCI_ROM_TEMP_SPACE 0x10000
 375 /*
 376  * This function should map a chunk of size bytes
 377  * of the system address space to the PCI bus,
 378  * suitable to map PCI ROMS (bus address < 16M)
 379  * the function will return the host memory address
 380  * which should be converted into a bus address
 381  * before used to configure the PCI rom address
 382  * decoder
 383  */
 384 u32 pci_get_rom_window(struct pci_controller *hose, int size)
 385 {
 386         u32 par;
 387
 388         par = size;
 389         if (par < 0x80000) {
 390                 par = 0x80000;
 391         }
 392         par >>= 16;
 393         par--;
 394         par&=0x7ff;
 395         par <<= 14;
 396         par |= (PCI_ROM_TEMP_SPACE>>16);
 397         par |= 0x72000000;
 398
 399         PRINTF ("setting PAR1 to %x\n", par);
 400
 401         /* Map rom 0x10000 with PAR1 */
 402         sc520_mmcr->par[1] = par;
 403
 404         return PCI_ROM_TEMP_SPACE;
 405 }
 406
 407 /*
 408  * this function removed any mapping created
 409  * with pci_get_rom_window()
 410  */
 411 void pci_remove_rom_window(struct pci_controller *hose, u32 addr)
 412 {
 413         PRINTF("pci_remove_rom_window: %x", addr);
 414         if (addr == PCI_ROM_TEMP_SPACE) {
 415                 sc520_mmcr->par[1] = 0;
 416                 PRINTF(" done\n");
 417                 return;
 418         }
 419         PRINTF(" not ours\n");
 420
 421 }
 422
 423 /*
 424  * This function is called in order to provide acces to the
 425  * legacy video I/O ports on the PCI bus.
 426  * After this function accesses to I/O ports 0x3b0-0x3bb and
 427  * 0x3c0-0x3df shuld result in transactions on the PCI bus.
 428  *
 429  */
 430 int pci_enable_legacy_video_ports(struct pci_controller *hose)
 431 {
 432         /* Map video memory to 0xa0000*/
 433         sc520_mmcr->par[0] = 0x7200400a;
 434
 435         /* forward all I/O accesses to PCI */
 436         sc520_mmcr->adddecctl = sc520_mmcr->adddecctl | IO_HOLE_DEST_PCI;
 437
 438
 439         /* so we map away all io ports to pci (only way to access pci io
 440          * below 0x400. But then we have to map back the portions that we dont
 441          * use so that the generate cycles on the GPIO bus where the sio and
 442          * ISA slots are connected, this requre the use of several PAR registers
 443          */
 444
 445         /* bring 0x100 - 0x1ef back to ISA using PAR5 */
 446         sc520_mmcr->par[5] = 0x30ef0100;
 447
 448         /* IDE use 1f0-1f7 */
 449
 450         /* bring 0x1f8 - 0x2f7 back to ISA using PAR6 */
 451         sc520_mmcr->par[6] = 0x30ff01f8;
 452
 453         /* com2 use 2f8-2ff */
 454
 455         /* bring 0x300 - 0x3af back to ISA using PAR7 */
 456         sc520_mmcr->par[7] = 0x30af0300;
 457
 458         /* vga use 3b0-3bb */
 459
 460         /* bring 0x3bc - 0x3bf back to ISA using PAR8 */
 461         sc520_mmcr->par[8] = 0x300303bc;
 462
 463         /* vga use 3c0-3df */
 464
 465         /* bring 0x3e0 - 0x3f5 back to ISA using PAR9 */
 466         sc520_mmcr->par[9] = 0x301503e0;
 467
 468         /* ide use 3f6 */
 469
 470         /* bring 0x3f7  back to ISA using PAR10 */
 471         sc520_mmcr->par[10] = 0x300003f7;
 472
 473         /* com1 use 3f8-3ff */
 474
 475         return 0;
 476 }
 477 #endif
 478
 479 /*
 480  * Miscelaneous platform dependent initialisations
 481  */
 482
 483 int board_init(void)
 484 {
 485         init_sc520();
 486         bus_init();
 487         irq_init();
 488
 489         /* max drive current on SDRAM */
 490         sc520_mmcr->dsctl = 0x0100;
 491
 492         /* enter debug mode after next reset (only if jumper is also set) */
 493         sc520_mmcr->rescfg = 0x08;
 494         /* configure the software timer to 33.333MHz */
 495         sc520_mmcr->swtmrcfg = 0;
 496         gd->bus_clk = 33333000;
 497
 498         return 0;
 499 }
 500
 501 int dram_init(void)
 502 {
 503         init_sc520_dram();
 504         return 0;
 505 }
 506
 507 void show_boot_progress(int val)
 508 {
 509         if (val < -32) val = -1;  /* let things compatible */
 510         outb(val&0xff, 0x80);
 511         outb((val&0xff00)>>8, 0x680);
 512 }
 513
 514
 515 int last_stage_init(void)
 516 {
 517         int minor;
 518         int major;
 519
 520         major = minor = 0;
 521         major |= ali512x_cio_in(23)?2:0;
 522         major |= ali512x_cio_in(22)?1:0;
 523         minor |= ali512x_cio_in(21)?2:0;
 524         minor |= ali512x_cio_in(20)?1:0;
 525
 526         printf("AMD SC520 CDP revision %d.%d\n", major, minor);
 527
 528         return 0;
 529 }
 530
 531
 532 void ssi_chip_select(int dev)
 533 {
 534
 535         /* Spunk board: SPI EEPROM is active-low, MW EEPROM and AUX are active high */
 536         switch (dev) {
 537         case 1: /* SPI EEPROM */
 538                 ali512x_cio_out(16, 0);
 539                 break;
 540
 541         case 2: /* MW EEPROM */
 542                 ali512x_cio_out(15, 1);
 543                 break;
 544
 545         case 3: /* AUX */
 546                 ali512x_cio_out(14, 1);
 547                 break;
 548
 549         case 0:
 550                 ali512x_cio_out(16, 1);
 551                 ali512x_cio_out(15, 0);
 552                 ali512x_cio_out(14, 0);
 553                 break;
 554
 555         default:
 556                 printf("Illegal SSI device requested: %d\n", dev);
 557         }
 558 }
 559
 560 void spi_eeprom_probe(int x)
 561 {
 562 }
 563
 564 int spi_eeprom_read(int x, int offset, uchar *buffer, int len)
 565 {
 566        return 0;
 567 }
 568
 569 int spi_eeprom_write(int x, int offset, uchar *buffer, int len)
 570 {
 571        return 0;
 572 }
 573
 574 void spi_init_f(void)
 575 {
 576 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 577         spi_eeprom_probe(1);
 578 #endif
 579 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 580         mw_eeprom_probe(2);
 581 #endif
 582 }
 583
 584 ssize_t spi_read(uchar *addr, int alen, uchar *buffer, int len)
 585 {
 586         int offset;
 587         int i;
 588         ssize_t res;
 589
 590         offset = 0;
 591         for (i=0;i<alen;i++) {
 592                 offset <<= 8;
 593                 offset |= addr[i];
 594         }
 595
 596 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 597         res = spi_eeprom_read(1, offset, buffer, len);
 598 #endif
 599 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 600         res = mw_eeprom_read(2, offset, buffer, len);
 601 #endif
 602 #if !defined(CONFIG_SYS_SC520_CDP_USE_SPI) && !defined(CONFIG_SYS_SC520_CDP_USE_MW)
 603         res = 0;
 604 #endif
 605         return res;
 606 }
 607
 608 ssize_t spi_write(uchar *addr, int alen, uchar *buffer, int len)
 609 {
 610         int offset;
 611         int i;
 612         ssize_t res;
 613
 614         offset = 0;
 615         for (i=0;i<alen;i++) {
 616                 offset <<= 8;
 617                 offset |= addr[i];
 618         }
 619
 620 #ifdef CONFIG_SYS_SC520_CDP_USE_SPI
 621         res = spi_eeprom_write(1, offset, buffer, len);
 622 #endif
 623 #ifdef CONFIG_SYS_SC520_CDP_USE_MW
 624         res = mw_eeprom_write(2, offset, buffer, len);
 625 #endif
 626 #if !defined(CONFIG_SYS_SC520_CDP_USE_SPI) && !defined(CONFIG_SYS_SC520_CDP_USE_MW)
 627         res = 0;
 628 #endif
 629         return res;
 630 }
 631
 632 int board_eth_init(bd_t *bis)
 633 {
 634         return pci_eth_init(bis);
 635 }