cpu/microblaze/icache.S

   1 /*
   2  * (C) Copyright 2007 Michal Simek
   3  *
   4  * Michal  SIMEK <monstr@monstr.eu>
   5  *
   6  * See file CREDITS for list of people who contributed to this
   7  * project.
   8  *
   9  * This program is free software; you can redistribute it and/or
  10  * modify it under the terms of the GNU General Public License as
  11  * published by the Free Software Foundation; either version 2 of
  12  * the License, or (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  22  * MA 02111-1307 USA
  23  */
  24
  25         .text
  26         .globl  icache_enable
  27         .ent    icache_enable
  28         .align  2
  29 icache_enable:
  30         /* Make space on stack for a temporary */
  31         addi    r1, r1, -4
  32         /* Save register r12 */
  33         swi     r12, r1, 0
  34         /* Read the MSR register */
  35         mfs     r12, rmsr
  36         /* Set the instruction enable bit */
  37         ori     r12, r12, 0x20
  38         /* Save the MSR register */
  39         mts     rmsr, r12
  40         /* Load register r12 */
  41         lwi     r12, r1, 0
  42         /* Return */
  43         rtsd    r15, 8
  44         /* Update stack in the delay slot */
  45         addi    r1, r1, 4
  46         .end    icache_enable
  47
  48         .text
  49         .globl  icache_disable
  50         .ent    icache_disable
  51         .align  2
  52 icache_disable:
  53         /* Make space on stack for a temporary */
  54         addi    r1, r1, -4
  55         /* Save register r12 */
  56         swi     r12, r1, 0
  57         /* Read the MSR register */
  58         mfs     r12, rmsr
  59         /* Clear the instruction enable bit */
  60         andi    r12, r12, ~0x20
  61         /* Save the MSR register */
  62         mts     rmsr, r12
  63         /* Load register r12 */
  64         lwi     r12, r1, 0
  65         /* Return */
  66         rtsd    r15, 8
  67         /* Update stack in the delay slot */
  68         addi    r1, r1, 4
  69         .end    icache_disable