drivers/iommu/omap-iommu.c

   1 /*
   2  * omap iommu: tlb and pagetable primitives
   3  *
   4  * Copyright (C) 2008-2010 Nokia Corporation
   5  *
   6  * Written by Hiroshi DOYU <Hiroshi.DOYU@nokia.com>,
   7  *              Paul Mundt and Toshihiro Kobayashi
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/err.h>
  15 #include <linux/slab.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/ioport.h>
  18 #include <linux/platform_device.h>
  19 #include <linux/iommu.h>
  20 #include <linux/omap-iommu.h>
  21 #include <linux/mutex.h>
  22 #include <linux/spinlock.h>
  23 #include <linux/io.h>
  24 #include <linux/pm_runtime.h>
  25 #include <linux/of.h>
  26 #include <linux/of_iommu.h>
  27 #include <linux/of_irq.h>
  28 #include <linux/of_platform.h>
  29
  30 #include <asm/cacheflush.h>
  31
  32 #include <linux/platform_data/iommu-omap.h>
  33
  34 #include "omap-iopgtable.h"
  35 #include "omap-iommu.h"
  36
  37 #define to_iommu(dev)                                                   \
  38         ((struct omap_iommu *)platform_get_drvdata(to_platform_device(dev)))
  39
  40 #define for_each_iotlb_cr(obj, n, __i, cr)                              \
  41         for (__i = 0;                                                   \
  42              (__i < (n)) && (cr = __iotlb_read_cr((obj), __i), true);   \
  43              __i++)
  44
  45 /* bitmap of the page sizes currently supported */
  46 #define OMAP_IOMMU_PGSIZES      (SZ_4K | SZ_64K | SZ_1M | SZ_16M)
  47
  48 /**
  49  * struct omap_iommu_domain - omap iommu domain
  50  * @pgtable:    the page table
  51  * @iommu_dev:  an omap iommu device attached to this domain. only a single
  52  *              iommu device can be attached for now.
  53  * @dev:        Device using this domain.
  54  * @lock:       domain lock, should be taken when attaching/detaching
  55  */
  56 struct omap_iommu_domain {
  57         u32 *pgtable;
  58         struct omap_iommu *iommu_dev;
  59         struct device *dev;
  60         spinlock_t lock;
  61         struct iommu_domain domain;
  62 };
  63
  64 #define MMU_LOCK_BASE_SHIFT     10
  65 #define MMU_LOCK_BASE_MASK      (0x1f << MMU_LOCK_BASE_SHIFT)
  66 #define MMU_LOCK_BASE(x)        \
  67         ((x & MMU_LOCK_BASE_MASK) >> MMU_LOCK_BASE_SHIFT)
  68
  69 #define MMU_LOCK_VICT_SHIFT     4
  70 #define MMU_LOCK_VICT_MASK      (0x1f << MMU_LOCK_VICT_SHIFT)
  71 #define MMU_LOCK_VICT(x)        \
  72         ((x & MMU_LOCK_VICT_MASK) >> MMU_LOCK_VICT_SHIFT)
  73
  74 struct iotlb_lock {
  75         short base;
  76         short vict;
  77 };
  78
  79 static struct platform_driver omap_iommu_driver;
  80 static struct kmem_cache *iopte_cachep;
  81
  82 /**
  83  * to_omap_domain - Get struct omap_iommu_domain from generic iommu_domain
  84  * @dom:        generic iommu domain handle
  85  **/
  86 static struct omap_iommu_domain *to_omap_domain(struct iommu_domain *dom)
  87 {
  88         return container_of(dom, struct omap_iommu_domain, domain);
  89 }
  90
  91 /**
  92  * omap_iommu_save_ctx - Save registers for pm off-mode support
  93  * @dev:        client device
  94  **/
  95 void omap_iommu_save_ctx(struct device *dev)
  96 {
  97         struct omap_iommu *obj = dev_to_omap_iommu(dev);
  98         u32 *p = obj->ctx;
  99         int i;
 100
 101         for (i = 0; i < (MMU_REG_SIZE / sizeof(u32)); i++) {
 102                 p[i] = iommu_read_reg(obj, i * sizeof(u32));
 103                 dev_dbg(obj->dev, "%s\t[%02d] %08x\n", __func__, i, p[i]);
 104         }
 105 }
 106 EXPORT_SYMBOL_GPL(omap_iommu_save_ctx);
 107
 108 /**
 109  * omap_iommu_restore_ctx - Restore registers for pm off-mode support
 110  * @dev:        client device
 111  **/
 112 void omap_iommu_restore_ctx(struct device *dev)
 113 {
 114         struct omap_iommu *obj = dev_to_omap_iommu(dev);
 115         u32 *p = obj->ctx;
 116         int i;
 117
 118         for (i = 0; i < (MMU_REG_SIZE / sizeof(u32)); i++) {
 119                 iommu_write_reg(obj, p[i], i * sizeof(u32));
 120                 dev_dbg(obj->dev, "%s\t[%02d] %08x\n", __func__, i, p[i]);
 121         }
 122 }
 123 EXPORT_SYMBOL_GPL(omap_iommu_restore_ctx);
 124
 125 static void __iommu_set_twl(struct omap_iommu *obj, bool on)
 126 {
 127         u32 l = iommu_read_reg(obj, MMU_CNTL);
 128
 129         if (on)
 130                 iommu_write_reg(obj, MMU_IRQ_TWL_MASK, MMU_IRQENABLE);
 131         else
 132                 iommu_write_reg(obj, MMU_IRQ_TLB_MISS_MASK, MMU_IRQENABLE);
 133
 134         l &= ~MMU_CNTL_MASK;
 135         if (on)
 136                 l |= (MMU_CNTL_MMU_EN | MMU_CNTL_TWL_EN);
 137         else
 138                 l |= (MMU_CNTL_MMU_EN);
 139
 140         iommu_write_reg(obj, l, MMU_CNTL);
 141 }
 142
 143 static int omap2_iommu_enable(struct omap_iommu *obj)
 144 {
 145         u32 l, pa;
 146
 147         if (!obj->iopgd || !IS_ALIGNED((u32)obj->iopgd,  SZ_16K))
 148                 return -EINVAL;
 149
 150         pa = virt_to_phys(obj->iopgd);
 151         if (!IS_ALIGNED(pa, SZ_16K))
 152                 return -EINVAL;
 153
 154         l = iommu_read_reg(obj, MMU_REVISION);
 155         dev_info(obj->dev, "%s: version %d.%d\n", obj->name,
 156                  (l >> 4) & 0xf, l & 0xf);
 157
 158         iommu_write_reg(obj, pa, MMU_TTB);
 159
 160         if (obj->has_bus_err_back)
 161                 iommu_write_reg(obj, MMU_GP_REG_BUS_ERR_BACK_EN, MMU_GP_REG);
 162
 163         __iommu_set_twl(obj, true);
 164
 165         return 0;
 166 }
 167
 168 static void omap2_iommu_disable(struct omap_iommu *obj)
 169 {
 170         u32 l = iommu_read_reg(obj, MMU_CNTL);
 171
 172         l &= ~MMU_CNTL_MASK;
 173         iommu_write_reg(obj, l, MMU_CNTL);
 174
 175         dev_dbg(obj->dev, "%s is shutting down\n", obj->name);
 176 }
 177
 178 static int iommu_enable(struct omap_iommu *obj)
 179 {
 180         int err;
 181         struct platform_device *pdev = to_platform_device(obj->dev);
 182         struct iommu_platform_data *pdata = dev_get_platdata(&pdev->dev);
 183
 184         if (pdata && pdata->deassert_reset) {
 185                 err = pdata->deassert_reset(pdev, pdata->reset_name);
 186                 if (err) {
 187                         dev_err(obj->dev, "deassert_reset failed: %d\n", err);
 188                         return err;
 189                 }
 190         }
 191
 192         pm_runtime_get_sync(obj->dev);
 193
 194         err = omap2_iommu_enable(obj);
 195
 196         return err;
 197 }
 198
 199 static void iommu_disable(struct omap_iommu *obj)
 200 {
 201         struct platform_device *pdev = to_platform_device(obj->dev);
 202         struct iommu_platform_data *pdata = dev_get_platdata(&pdev->dev);
 203
 204         omap2_iommu_disable(obj);
 205
 206         pm_runtime_put_sync(obj->dev);
 207
 208         if (pdata && pdata->assert_reset)
 209                 pdata->assert_reset(pdev, pdata->reset_name);
 210 }
 211
 212 /*
 213  *      TLB operations
 214  */
 215 static inline int iotlb_cr_valid(struct cr_regs *cr)
 216 {
 217         if (!cr)
 218                 return -EINVAL;
 219
 220         return cr->cam & MMU_CAM_V;
 221 }
 222
 223 static u32 iotlb_cr_to_virt(struct cr_regs *cr)
 224 {
 225         u32 page_size = cr->cam & MMU_CAM_PGSZ_MASK;
 226         u32 mask = get_cam_va_mask(cr->cam & page_size);
 227
 228         return cr->cam & mask;
 229 }
 230
 231 static u32 get_iopte_attr(struct iotlb_entry *e)
 232 {
 233         u32 attr;
 234
 235         attr = e->mixed << 5;
 236         attr |= e->endian;
 237         attr |= e->elsz >> 3;
 238         attr <<= (((e->pgsz == MMU_CAM_PGSZ_4K) ||
 239                         (e->pgsz == MMU_CAM_PGSZ_64K)) ? 0 : 6);
 240         return attr;
 241 }
 242
 243 static u32 iommu_report_fault(struct omap_iommu *obj, u32 *da)
 244 {
 245         u32 status, fault_addr;
 246
 247         status = iommu_read_reg(obj, MMU_IRQSTATUS);
 248         status &= MMU_IRQ_MASK;
 249         if (!status) {
 250                 *da = 0;
 251                 return 0;
 252         }
 253
 254         fault_addr = iommu_read_reg(obj, MMU_FAULT_AD);
 255         *da = fault_addr;
 256
 257         iommu_write_reg(obj, status, MMU_IRQSTATUS);
 258
 259         return status;
 260 }
 261
 262 static void iotlb_lock_get(struct omap_iommu *obj, struct iotlb_lock *l)
 263 {
 264         u32 val;
 265
 266         val = iommu_read_reg(obj, MMU_LOCK);
 267
 268         l->base = MMU_LOCK_BASE(val);
 269         l->vict = MMU_LOCK_VICT(val);
 270
 271 }
 272
 273 static void iotlb_lock_set(struct omap_iommu *obj, struct iotlb_lock *l)
 274 {
 275         u32 val;
 276
 277         val = (l->base << MMU_LOCK_BASE_SHIFT);
 278         val |= (l->vict << MMU_LOCK_VICT_SHIFT);
 279
 280         iommu_write_reg(obj, val, MMU_LOCK);
 281 }
 282
 283 static void iotlb_read_cr(struct omap_iommu *obj, struct cr_regs *cr)
 284 {
 285         cr->cam = iommu_read_reg(obj, MMU_READ_CAM);
 286         cr->ram = iommu_read_reg(obj, MMU_READ_RAM);
 287 }
 288
 289 static void iotlb_load_cr(struct omap_iommu *obj, struct cr_regs *cr)
 290 {
 291         iommu_write_reg(obj, cr->cam | MMU_CAM_V, MMU_CAM);
 292         iommu_write_reg(obj, cr->ram, MMU_RAM);
 293
 294         iommu_write_reg(obj, 1, MMU_FLUSH_ENTRY);
 295         iommu_write_reg(obj, 1, MMU_LD_TLB);
 296 }
 297
 298 /* only used in iotlb iteration for-loop */
 299 static struct cr_regs __iotlb_read_cr(struct omap_iommu *obj, int n)
 300 {
 301         struct cr_regs cr;
 302         struct iotlb_lock l;
 303
 304         iotlb_lock_get(obj, &l);
 305         l.vict = n;
 306         iotlb_lock_set(obj, &l);
 307         iotlb_read_cr(obj, &cr);
 308
 309         return cr;
 310 }
 311
 312 #ifdef PREFETCH_IOTLB
 313 static struct cr_regs *iotlb_alloc_cr(struct omap_iommu *obj,
 314                                       struct iotlb_entry *e)
 315 {
 316         struct cr_regs *cr;
 317
 318         if (!e)
 319                 return NULL;
 320
 321         if (e->da & ~(get_cam_va_mask(e->pgsz))) {
 322                 dev_err(obj->dev, "%s:\twrong alignment: %08x\n", __func__,
 323                         e->da);
 324                 return ERR_PTR(-EINVAL);
 325         }
 326
 327         cr = kmalloc(sizeof(*cr), GFP_KERNEL);
 328         if (!cr)
 329                 return ERR_PTR(-ENOMEM);
 330
 331         cr->cam = (e->da & MMU_CAM_VATAG_MASK) | e->prsvd | e->pgsz | e->valid;
 332         cr->ram = e->pa | e->endian | e->elsz | e->mixed;
 333
 334         return cr;
 335 }
 336
 337 /**
 338  * load_iotlb_entry - Set an iommu tlb entry
 339  * @obj:        target iommu
 340  * @e:          an iommu tlb entry info
 341  **/
 342 static int load_iotlb_entry(struct omap_iommu *obj, struct iotlb_entry *e)
 343 {
 344         int err = 0;
 345         struct iotlb_lock l;
 346         struct cr_regs *cr;
 347
 348         if (!obj || !obj->nr_tlb_entries || !e)
 349                 return -EINVAL;
 350
 351         pm_runtime_get_sync(obj->dev);
 352
 353         iotlb_lock_get(obj, &l);
 354         if (l.base == obj->nr_tlb_entries) {
 355                 dev_warn(obj->dev, "%s: preserve entries full\n", __func__);
 356                 err = -EBUSY;
 357                 goto out;
 358         }
 359         if (!e->prsvd) {
 360                 int i;
 361                 struct cr_regs tmp;
 362
 363                 for_each_iotlb_cr(obj, obj->nr_tlb_entries, i, tmp)
 364                         if (!iotlb_cr_valid(&tmp))
 365                                 break;
 366
 367                 if (i == obj->nr_tlb_entries) {
 368                         dev_dbg(obj->dev, "%s: full: no entry\n", __func__);
 369                         err = -EBUSY;
 370                         goto out;
 371                 }
 372
 373                 iotlb_lock_get(obj, &l);
 374         } else {
 375                 l.vict = l.base;
 376                 iotlb_lock_set(obj, &l);
 377         }
 378
 379         cr = iotlb_alloc_cr(obj, e);
 380         if (IS_ERR(cr)) {
 381                 pm_runtime_put_sync(obj->dev);
 382                 return PTR_ERR(cr);
 383         }
 384
 385         iotlb_load_cr(obj, cr);
 386         kfree(cr);
 387
 388         if (e->prsvd)
 389                 l.base++;
 390         /* increment victim for next tlb load */
 391         if (++l.vict == obj->nr_tlb_entries)
 392                 l.vict = l.base;
 393         iotlb_lock_set(obj, &l);
 394 out:
 395         pm_runtime_put_sync(obj->dev);
 396         return err;
 397 }
 398
 399 #else /* !PREFETCH_IOTLB */
 400
 401 static int load_iotlb_entry(struct omap_iommu *obj, struct iotlb_entry *e)
 402 {
 403         return 0;
 404 }
 405
 406 #endif /* !PREFETCH_IOTLB */
 407
 408 static int prefetch_iotlb_entry(struct omap_iommu *obj, struct iotlb_entry *e)
 409 {
 410         return load_iotlb_entry(obj, e);
 411 }
 412
 413 /**
 414  * flush_iotlb_page - Clear an iommu tlb entry
 415  * @obj:        target iommu
 416  * @da:         iommu device virtual address
 417  *
 418  * Clear an iommu tlb entry which includes 'da' address.
 419  **/
 420 static void flush_iotlb_page(struct omap_iommu *obj, u32 da)
 421 {
 422         int i;
 423         struct cr_regs cr;
 424
 425         pm_runtime_get_sync(obj->dev);
 426
 427         for_each_iotlb_cr(obj, obj->nr_tlb_entries, i, cr) {
 428                 u32 start;
 429                 size_t bytes;
 430
 431                 if (!iotlb_cr_valid(&cr))
 432                         continue;
 433
 434                 start = iotlb_cr_to_virt(&cr);
 435                 bytes = iopgsz_to_bytes(cr.cam & 3);
 436
 437                 if ((start <= da) && (da < start + bytes)) {
 438                         dev_dbg(obj->dev, "%s: %08x<=%08x(%x)\n",
 439                                 __func__, start, da, bytes);
 440                         iotlb_load_cr(obj, &cr);
 441                         iommu_write_reg(obj, 1, MMU_FLUSH_ENTRY);
 442                         break;
 443                 }
 444         }
 445         pm_runtime_put_sync(obj->dev);
 446
 447         if (i == obj->nr_tlb_entries)
 448                 dev_dbg(obj->dev, "%s: no page for %08x\n", __func__, da);
 449 }
 450
 451 /**
 452  * flush_iotlb_all - Clear all iommu tlb entries
 453  * @obj:        target iommu
 454  **/
 455 static void flush_iotlb_all(struct omap_iommu *obj)
 456 {
 457         struct iotlb_lock l;
 458
 459         pm_runtime_get_sync(obj->dev);
 460
 461         l.base = 0;
 462         l.vict = 0;
 463         iotlb_lock_set(obj, &l);
 464
 465         iommu_write_reg(obj, 1, MMU_GFLUSH);
 466
 467         pm_runtime_put_sync(obj->dev);
 468 }
 469
 470 #ifdef CONFIG_OMAP_IOMMU_DEBUG
 471
 472 #define pr_reg(name)                                                    \
 473         do {                                                            \
 474                 ssize_t bytes;                                          \
 475                 const char *str = "%20s: %08x\n";                       \
 476                 const int maxcol = 32;                                  \
 477                 bytes = snprintf(p, maxcol, str, __stringify(name),     \
 478                                  iommu_read_reg(obj, MMU_##name));      \
 479                 p += bytes;                                             \
 480                 len -= bytes;                                           \
 481                 if (len < maxcol)                                       \
 482                         goto out;                                       \
 483         } while (0)
 484
 485 static ssize_t
 486 omap2_iommu_dump_ctx(struct omap_iommu *obj, char *buf, ssize_t len)
 487 {
 488         char *p = buf;
 489
 490         pr_reg(REVISION);
 491         pr_reg(IRQSTATUS);
 492         pr_reg(IRQENABLE);
 493         pr_reg(WALKING_ST);
 494         pr_reg(CNTL);
 495         pr_reg(FAULT_AD);
 496         pr_reg(TTB);
 497         pr_reg(LOCK);
 498         pr_reg(LD_TLB);
 499         pr_reg(CAM);
 500         pr_reg(RAM);
 501         pr_reg(GFLUSH);
 502         pr_reg(FLUSH_ENTRY);
 503         pr_reg(READ_CAM);
 504         pr_reg(READ_RAM);
 505         pr_reg(EMU_FAULT_AD);
 506 out:
 507         return p - buf;
 508 }
 509
 510 ssize_t omap_iommu_dump_ctx(struct omap_iommu *obj, char *buf, ssize_t bytes)
 511 {
 512         if (!obj || !buf)
 513                 return -EINVAL;
 514
 515         pm_runtime_get_sync(obj->dev);
 516
 517         bytes = omap2_iommu_dump_ctx(obj, buf, bytes);
 518
 519         pm_runtime_put_sync(obj->dev);
 520
 521         return bytes;
 522 }
 523
 524 static int
 525 __dump_tlb_entries(struct omap_iommu *obj, struct cr_regs *crs, int num)
 526 {
 527         int i;
 528         struct iotlb_lock saved;
 529         struct cr_regs tmp;
 530         struct cr_regs *p = crs;
 531
 532         pm_runtime_get_sync(obj->dev);
 533         iotlb_lock_get(obj, &saved);
 534
 535         for_each_iotlb_cr(obj, num, i, tmp) {
 536                 if (!iotlb_cr_valid(&tmp))
 537                         continue;
 538                 *p++ = tmp;
 539         }
 540
 541         iotlb_lock_set(obj, &saved);
 542         pm_runtime_put_sync(obj->dev);
 543
 544         return  p - crs;
 545 }
 546
 547 /**
 548  * iotlb_dump_cr - Dump an iommu tlb entry into buf
 549  * @obj:        target iommu
 550  * @cr:         contents of cam and ram register
 551  * @buf:        output buffer
 552  **/
 553 static ssize_t iotlb_dump_cr(struct omap_iommu *obj, struct cr_regs *cr,
 554                              char *buf)
 555 {
 556         char *p = buf;
 557
 558         /* FIXME: Need more detail analysis of cam/ram */
 559         p += sprintf(p, "%08x %08x %01x\n", cr->cam, cr->ram,
 560                                         (cr->cam & MMU_CAM_P) ? 1 : 0);
 561
 562         return p - buf;
 563 }
 564
 565 /**
 566  * omap_dump_tlb_entries - dump cr arrays to given buffer
 567  * @obj:        target iommu
 568  * @buf:        output buffer
 569  **/
 570 size_t omap_dump_tlb_entries(struct omap_iommu *obj, char *buf, ssize_t bytes)
 571 {
 572         int i, num;
 573         struct cr_regs *cr;
 574         char *p = buf;
 575
 576         num = bytes / sizeof(*cr);
 577         num = min(obj->nr_tlb_entries, num);
 578
 579         cr = kcalloc(num, sizeof(*cr), GFP_KERNEL);
 580         if (!cr)
 581                 return 0;
 582
 583         num = __dump_tlb_entries(obj, cr, num);
 584         for (i = 0; i < num; i++)
 585                 p += iotlb_dump_cr(obj, cr + i, p);
 586         kfree(cr);
 587
 588         return p - buf;
 589 }
 590
 591 #endif /* CONFIG_OMAP_IOMMU_DEBUG */
 592
 593 /*
 594  *      H/W pagetable operations
 595  */
 596 static void flush_iopgd_range(u32 *first, u32 *last)
 597 {
 598         /* FIXME: L2 cache should be taken care of if it exists */
 599         do {
 600                 asm("mcr        p15, 0, %0, c7, c10, 1 @ flush_pgd"
 601                     : : "r" (first));
 602                 first += L1_CACHE_BYTES / sizeof(*first);
 603         } while (first <= last);
 604 }
 605
 606 static void flush_iopte_range(u32 *first, u32 *last)
 607 {
 608         /* FIXME: L2 cache should be taken care of if it exists */
 609         do {
 610                 asm("mcr        p15, 0, %0, c7, c10, 1 @ flush_pte"
 611                     : : "r" (first));
 612                 first += L1_CACHE_BYTES / sizeof(*first);
 613         } while (first <= last);
 614 }
 615
 616 static void iopte_free(u32 *iopte)
 617 {
 618         /* Note: freed iopte's must be clean ready for re-use */
 619         if (iopte)
 620                 kmem_cache_free(iopte_cachep, iopte);
 621 }
 622
 623 static u32 *iopte_alloc(struct omap_iommu *obj, u32 *iopgd, u32 da)
 624 {
 625         u32 *iopte;
 626
 627         /* a table has already existed */
 628         if (*iopgd)
 629                 goto pte_ready;
 630
 631         /*
 632          * do the allocation outside the page table lock
 633          */
 634         spin_unlock(&obj->page_table_lock);
 635         iopte = kmem_cache_zalloc(iopte_cachep, GFP_KERNEL);
 636         spin_lock(&obj->page_table_lock);
 637
 638         if (!*iopgd) {
 639                 if (!iopte)
 640                         return ERR_PTR(-ENOMEM);
 641
 642                 *iopgd = virt_to_phys(iopte) | IOPGD_TABLE;
 643                 flush_iopgd_range(iopgd, iopgd);
 644
 645                 dev_vdbg(obj->dev, "%s: a new pte:%p\n", __func__, iopte);
 646         } else {
 647                 /* We raced, free the reduniovant table */
 648                 iopte_free(iopte);
 649         }
 650
 651 pte_ready:
 652         iopte = iopte_offset(iopgd, da);
 653
 654         dev_vdbg(obj->dev,
 655                  "%s: da:%08x pgd:%p *pgd:%08x pte:%p *pte:%08x\n",
 656                  __func__, da, iopgd, *iopgd, iopte, *iopte);
 657
 658         return iopte;
 659 }
 660
 661 static int iopgd_alloc_section(struct omap_iommu *obj, u32 da, u32 pa, u32 prot)
 662 {
 663         u32 *iopgd = iopgd_offset(obj, da);
 664
 665         if ((da | pa) & ~IOSECTION_MASK) {
 666                 dev_err(obj->dev, "%s: %08x:%08x should aligned on %08lx\n",
 667                         __func__, da, pa, IOSECTION_SIZE);
 668                 return -EINVAL;
 669         }
 670
 671         *iopgd = (pa & IOSECTION_MASK) | prot | IOPGD_SECTION;
 672         flush_iopgd_range(iopgd, iopgd);
 673         return 0;
 674 }
 675
 676 static int iopgd_alloc_super(struct omap_iommu *obj, u32 da, u32 pa, u32 prot)
 677 {
 678         u32 *iopgd = iopgd_offset(obj, da);
 679         int i;
 680
 681         if ((da | pa) & ~IOSUPER_MASK) {
 682                 dev_err(obj->dev, "%s: %08x:%08x should aligned on %08lx\n",
 683                         __func__, da, pa, IOSUPER_SIZE);
 684                 return -EINVAL;
 685         }
 686
 687         for (i = 0; i < 16; i++)
 688                 *(iopgd + i) = (pa & IOSUPER_MASK) | prot | IOPGD_SUPER;
 689         flush_iopgd_range(iopgd, iopgd + 15);
 690         return 0;
 691 }
 692
 693 static int iopte_alloc_page(struct omap_iommu *obj, u32 da, u32 pa, u32 prot)
 694 {
 695         u32 *iopgd = iopgd_offset(obj, da);
 696         u32 *iopte = iopte_alloc(obj, iopgd, da);
 697
 698         if (IS_ERR(iopte))
 699                 return PTR_ERR(iopte);
 700
 701         *iopte = (pa & IOPAGE_MASK) | prot | IOPTE_SMALL;
 702         flush_iopte_range(iopte, iopte);
 703
 704         dev_vdbg(obj->dev, "%s: da:%08x pa:%08x pte:%p *pte:%08x\n",
 705                  __func__, da, pa, iopte, *iopte);
 706
 707         return 0;
 708 }
 709
 710 static int iopte_alloc_large(struct omap_iommu *obj, u32 da, u32 pa, u32 prot)
 711 {
 712         u32 *iopgd = iopgd_offset(obj, da);
 713         u32 *iopte = iopte_alloc(obj, iopgd, da);
 714         int i;
 715
 716         if ((da | pa) & ~IOLARGE_MASK) {
 717                 dev_err(obj->dev, "%s: %08x:%08x should aligned on %08lx\n",
 718                         __func__, da, pa, IOLARGE_SIZE);
 719                 return -EINVAL;
 720         }
 721
 722         if (IS_ERR(iopte))
 723                 return PTR_ERR(iopte);
 724
 725         for (i = 0; i < 16; i++)
 726                 *(iopte + i) = (pa & IOLARGE_MASK) | prot | IOPTE_LARGE;
 727         flush_iopte_range(iopte, iopte + 15);
 728         return 0;
 729 }
 730
 731 static int
 732 iopgtable_store_entry_core(struct omap_iommu *obj, struct iotlb_entry *e)
 733 {
 734         int (*fn)(struct omap_iommu *, u32, u32, u32);
 735         u32 prot;
 736         int err;
 737
 738         if (!obj || !e)
 739                 return -EINVAL;
 740
 741         switch (e->pgsz) {
 742         case MMU_CAM_PGSZ_16M:
 743                 fn = iopgd_alloc_super;
 744                 break;
 745         case MMU_CAM_PGSZ_1M:
 746                 fn = iopgd_alloc_section;
 747                 break;
 748         case MMU_CAM_PGSZ_64K:
 749                 fn = iopte_alloc_large;
 750                 break;
 751         case MMU_CAM_PGSZ_4K:
 752                 fn = iopte_alloc_page;
 753                 break;
 754         default:
 755                 fn = NULL;
 756                 BUG();
 757                 break;
 758         }
 759
 760         prot = get_iopte_attr(e);
 761
 762         spin_lock(&obj->page_table_lock);
 763         err = fn(obj, e->da, e->pa, prot);
 764         spin_unlock(&obj->page_table_lock);
 765
 766         return err;
 767 }
 768
 769 /**
 770  * omap_iopgtable_store_entry - Make an iommu pte entry
 771  * @obj:        target iommu
 772  * @e:          an iommu tlb entry info
 773  **/
 774 static int
 775 omap_iopgtable_store_entry(struct omap_iommu *obj, struct iotlb_entry *e)
 776 {
 777         int err;
 778
 779         flush_iotlb_page(obj, e->da);
 780         err = iopgtable_store_entry_core(obj, e);
 781         if (!err)
 782                 prefetch_iotlb_entry(obj, e);
 783         return err;
 784 }
 785
 786 /**
 787  * iopgtable_lookup_entry - Lookup an iommu pte entry
 788  * @obj:        target iommu
 789  * @da:         iommu device virtual address
 790  * @ppgd:       iommu pgd entry pointer to be returned
 791  * @ppte:       iommu pte entry pointer to be returned
 792  **/
 793 static void
 794 iopgtable_lookup_entry(struct omap_iommu *obj, u32 da, u32 **ppgd, u32 **ppte)
 795 {
 796         u32 *iopgd, *iopte = NULL;
 797
 798         iopgd = iopgd_offset(obj, da);
 799         if (!*iopgd)
 800                 goto out;
 801
 802         if (iopgd_is_table(*iopgd))
 803                 iopte = iopte_offset(iopgd, da);
 804 out:
 805         *ppgd = iopgd;
 806         *ppte = iopte;
 807 }
 808
 809 static size_t iopgtable_clear_entry_core(struct omap_iommu *obj, u32 da)
 810 {
 811         size_t bytes;
 812         u32 *iopgd = iopgd_offset(obj, da);
 813         int nent = 1;
 814
 815         if (!*iopgd)
 816                 return 0;
 817
 818         if (iopgd_is_table(*iopgd)) {
 819                 int i;
 820                 u32 *iopte = iopte_offset(iopgd, da);
 821
 822                 bytes = IOPTE_SIZE;
 823                 if (*iopte & IOPTE_LARGE) {
 824                         nent *= 16;
 825                         /* rewind to the 1st entry */
 826                         iopte = iopte_offset(iopgd, (da & IOLARGE_MASK));
 827                 }
 828                 bytes *= nent;
 829                 memset(iopte, 0, nent * sizeof(*iopte));
 830                 flush_iopte_range(iopte, iopte + (nent - 1) * sizeof(*iopte));
 831
 832                 /*
 833                  * do table walk to check if this table is necessary or not
 834                  */
 835                 iopte = iopte_offset(iopgd, 0);
 836                 for (i = 0; i < PTRS_PER_IOPTE; i++)
 837                         if (iopte[i])
 838                                 goto out;
 839
 840                 iopte_free(iopte);
 841                 nent = 1; /* for the next L1 entry */
 842         } else {
 843                 bytes = IOPGD_SIZE;
 844                 if ((*iopgd & IOPGD_SUPER) == IOPGD_SUPER) {
 845                         nent *= 16;
 846                         /* rewind to the 1st entry */
 847                         iopgd = iopgd_offset(obj, (da & IOSUPER_MASK));
 848                 }
 849                 bytes *= nent;
 850         }
 851         memset(iopgd, 0, nent * sizeof(*iopgd));
 852         flush_iopgd_range(iopgd, iopgd + (nent - 1) * sizeof(*iopgd));
 853 out:
 854         return bytes;
 855 }
 856
 857 /**
 858  * iopgtable_clear_entry - Remove an iommu pte entry
 859  * @obj:        target iommu
 860  * @da:         iommu device virtual address
 861  **/
 862 static size_t iopgtable_clear_entry(struct omap_iommu *obj, u32 da)
 863 {
 864         size_t bytes;
 865
 866         spin_lock(&obj->page_table_lock);
 867
 868         bytes = iopgtable_clear_entry_core(obj, da);
 869         flush_iotlb_page(obj, da);
 870
 871         spin_unlock(&obj->page_table_lock);
 872
 873         return bytes;
 874 }
 875
 876 static void iopgtable_clear_entry_all(struct omap_iommu *obj)
 877 {
 878         int i;
 879
 880         spin_lock(&obj->page_table_lock);
 881
 882         for (i = 0; i < PTRS_PER_IOPGD; i++) {
 883                 u32 da;
 884                 u32 *iopgd;
 885
 886                 da = i << IOPGD_SHIFT;
 887                 iopgd = iopgd_offset(obj, da);
 888
 889                 if (!*iopgd)
 890                         continue;
 891
 892                 if (iopgd_is_table(*iopgd))
 893                         iopte_free(iopte_offset(iopgd, 0));
 894
 895                 *iopgd = 0;
 896                 flush_iopgd_range(iopgd, iopgd);
 897         }
 898
 899         flush_iotlb_all(obj);
 900
 901         spin_unlock(&obj->page_table_lock);
 902 }
 903
 904 /*
 905  *      Device IOMMU generic operations
 906  */
 907 static irqreturn_t iommu_fault_handler(int irq, void *data)
 908 {
 909         u32 da, errs;
 910         u32 *iopgd, *iopte;
 911         struct omap_iommu *obj = data;
 912         struct iommu_domain *domain = obj->domain;
 913         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
 914
 915         if (!omap_domain->iommu_dev)
 916                 return IRQ_NONE;
 917
 918         errs = iommu_report_fault(obj, &da);
 919         if (errs == 0)
 920                 return IRQ_HANDLED;
 921
 922         /* Fault callback or TLB/PTE Dynamic loading */
 923         if (!report_iommu_fault(domain, obj->dev, da, 0))
 924                 return IRQ_HANDLED;
 925
 926         iommu_disable(obj);
 927
 928         iopgd = iopgd_offset(obj, da);
 929
 930         if (!iopgd_is_table(*iopgd)) {
 931                 dev_err(obj->dev, "%s: errs:0x%08x da:0x%08x pgd:0x%p *pgd:px%08x\n",
 932                                 obj->name, errs, da, iopgd, *iopgd);
 933                 return IRQ_NONE;
 934         }
 935
 936         iopte = iopte_offset(iopgd, da);
 937
 938         dev_err(obj->dev, "%s: errs:0x%08x da:0x%08x pgd:0x%p *pgd:0x%08x pte:0x%p *pte:0x%08x\n",
 939                         obj->name, errs, da, iopgd, *iopgd, iopte, *iopte);
 940
 941         return IRQ_NONE;
 942 }
 943
 944 static int device_match_by_alias(struct device *dev, void *data)
 945 {
 946         struct omap_iommu *obj = to_iommu(dev);
 947         const char *name = data;
 948
 949         pr_debug("%s: %s %s\n", __func__, obj->name, name);
 950
 951         return strcmp(obj->name, name) == 0;
 952 }
 953
 954 /**
 955  * omap_iommu_attach() - attach iommu device to an iommu domain
 956  * @name:       name of target omap iommu device
 957  * @iopgd:      page table
 958  **/
 959 static struct omap_iommu *omap_iommu_attach(const char *name, u32 *iopgd)
 960 {
 961         int err;
 962         struct device *dev;
 963         struct omap_iommu *obj;
 964
 965         dev = driver_find_device(&omap_iommu_driver.driver, NULL,
 966                                 (void *)name,
 967                                 device_match_by_alias);
 968         if (!dev)
 969                 return ERR_PTR(-ENODEV);
 970
 971         obj = to_iommu(dev);
 972
 973         spin_lock(&obj->iommu_lock);
 974
 975         obj->iopgd = iopgd;
 976         err = iommu_enable(obj);
 977         if (err)
 978                 goto err_enable;
 979         flush_iotlb_all(obj);
 980
 981         spin_unlock(&obj->iommu_lock);
 982
 983         dev_dbg(obj->dev, "%s: %s\n", __func__, obj->name);
 984         return obj;
 985
 986 err_enable:
 987         spin_unlock(&obj->iommu_lock);
 988         return ERR_PTR(err);
 989 }
 990
 991 /**
 992  * omap_iommu_detach - release iommu device
 993  * @obj:        target iommu
 994  **/
 995 static void omap_iommu_detach(struct omap_iommu *obj)
 996 {
 997         if (!obj || IS_ERR(obj))
 998                 return;
 999
1000         spin_lock(&obj->iommu_lock);
1001
1002         iommu_disable(obj);
1003         obj->iopgd = NULL;
1004
1005         spin_unlock(&obj->iommu_lock);
1006
1007         dev_dbg(obj->dev, "%s: %s\n", __func__, obj->name);
1008 }
1009
1010 /*
1011  *      OMAP Device MMU(IOMMU) detection
1012  */
1013 static int omap_iommu_probe(struct platform_device *pdev)
1014 {
1015         int err = -ENODEV;
1016         int irq;
1017         struct omap_iommu *obj;
1018         struct resource *res;
1019         struct iommu_platform_data *pdata = dev_get_platdata(&pdev->dev);
1020         struct device_node *of = pdev->dev.of_node;
1021
1022         obj = devm_kzalloc(&pdev->dev, sizeof(*obj) + MMU_REG_SIZE, GFP_KERNEL);
1023         if (!obj)
1024                 return -ENOMEM;
1025
1026         if (of) {
1027                 obj->name = dev_name(&pdev->dev);
1028                 obj->nr_tlb_entries = 32;
1029                 err = of_property_read_u32(of, "ti,#tlb-entries",
1030                                            &obj->nr_tlb_entries);
1031                 if (err && err != -EINVAL)
1032                         return err;
1033                 if (obj->nr_tlb_entries != 32 && obj->nr_tlb_entries != 8)
1034                         return -EINVAL;
1035                 if (of_find_property(of, "ti,iommu-bus-err-back", NULL))
1036                         obj->has_bus_err_back = MMU_GP_REG_BUS_ERR_BACK_EN;
1037         } else {
1038                 obj->nr_tlb_entries = pdata->nr_tlb_entries;
1039                 obj->name = pdata->name;
1040         }
1041
1042         obj->dev = &pdev->dev;
1043         obj->ctx = (void *)obj + sizeof(*obj);
1044
1045         spin_lock_init(&obj->iommu_lock);
1046         spin_lock_init(&obj->page_table_lock);
1047
1048         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1049         obj->regbase = devm_ioremap_resource(obj->dev, res);
1050         if (IS_ERR(obj->regbase))
1051                 return PTR_ERR(obj->regbase);
1052
1053         irq = platform_get_irq(pdev, 0);
1054         if (irq < 0)
1055                 return -ENODEV;
1056
1057         err = devm_request_irq(obj->dev, irq, iommu_fault_handler, IRQF_SHARED,
1058                                dev_name(obj->dev), obj);
1059         if (err < 0)
1060                 return err;
1061         platform_set_drvdata(pdev, obj);
1062
1063         pm_runtime_irq_safe(obj->dev);
1064         pm_runtime_enable(obj->dev);
1065
1066         omap_iommu_debugfs_add(obj);
1067
1068         dev_info(&pdev->dev, "%s registered\n", obj->name);
1069         return 0;
1070 }
1071
1072 static int omap_iommu_remove(struct platform_device *pdev)
1073 {
1074         struct omap_iommu *obj = platform_get_drvdata(pdev);
1075
1076         iopgtable_clear_entry_all(obj);
1077         omap_iommu_debugfs_remove(obj);
1078
1079         pm_runtime_disable(obj->dev);
1080
1081         dev_info(&pdev->dev, "%s removed\n", obj->name);
1082         return 0;
1083 }
1084
1085 static const struct of_device_id omap_iommu_of_match[] = {
1086         { .compatible = "ti,omap2-iommu" },
1087         { .compatible = "ti,omap4-iommu" },
1088         { .compatible = "ti,dra7-iommu" },
1089         {},
1090 };
1091
1092 static struct platform_driver omap_iommu_driver = {
1093         .probe  = omap_iommu_probe,
1094         .remove = omap_iommu_remove,
1095         .driver = {
1096                 .name   = "omap-iommu",
1097                 .of_match_table = of_match_ptr(omap_iommu_of_match),
1098         },
1099 };
1100
1101 static void iopte_cachep_ctor(void *iopte)
1102 {
1103         clean_dcache_area(iopte, IOPTE_TABLE_SIZE);
1104 }
1105
1106 static u32 iotlb_init_entry(struct iotlb_entry *e, u32 da, u32 pa, int pgsz)
1107 {
1108         memset(e, 0, sizeof(*e));
1109
1110         e->da           = da;
1111         e->pa           = pa;
1112         e->valid        = MMU_CAM_V;
1113         e->pgsz         = pgsz;
1114         e->endian       = MMU_RAM_ENDIAN_LITTLE;
1115         e->elsz         = MMU_RAM_ELSZ_8;
1116         e->mixed        = 0;
1117
1118         return iopgsz_to_bytes(e->pgsz);
1119 }
1120
1121 static int omap_iommu_map(struct iommu_domain *domain, unsigned long da,
1122                          phys_addr_t pa, size_t bytes, int prot)
1123 {
1124         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1125         struct omap_iommu *oiommu = omap_domain->iommu_dev;
1126         struct device *dev = oiommu->dev;
1127         struct iotlb_entry e;
1128         int omap_pgsz;
1129         u32 ret;
1130
1131         omap_pgsz = bytes_to_iopgsz(bytes);
1132         if (omap_pgsz < 0) {
1133                 dev_err(dev, "invalid size to map: %d\n", bytes);
1134                 return -EINVAL;
1135         }
1136
1137         dev_dbg(dev, "mapping da 0x%lx to pa %pa size 0x%x\n", da, &pa, bytes);
1138
1139         iotlb_init_entry(&e, da, pa, omap_pgsz);
1140
1141         ret = omap_iopgtable_store_entry(oiommu, &e);
1142         if (ret)
1143                 dev_err(dev, "omap_iopgtable_store_entry failed: %d\n", ret);
1144
1145         return ret;
1146 }
1147
1148 static size_t omap_iommu_unmap(struct iommu_domain *domain, unsigned long da,
1149                             size_t size)
1150 {
1151         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1152         struct omap_iommu *oiommu = omap_domain->iommu_dev;
1153         struct device *dev = oiommu->dev;
1154
1155         dev_dbg(dev, "unmapping da 0x%lx size %u\n", da, size);
1156
1157         return iopgtable_clear_entry(oiommu, da);
1158 }
1159
1160 static int
1161 omap_iommu_attach_dev(struct iommu_domain *domain, struct device *dev)
1162 {
1163         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1164         struct omap_iommu *oiommu;
1165         struct omap_iommu_arch_data *arch_data = dev->archdata.iommu;
1166         int ret = 0;
1167
1168         if (!arch_data || !arch_data->name) {
1169                 dev_err(dev, "device doesn't have an associated iommu\n");
1170                 return -EINVAL;
1171         }
1172
1173         spin_lock(&omap_domain->lock);
1174
1175         /* only a single device is supported per domain for now */
1176         if (omap_domain->iommu_dev) {
1177                 dev_err(dev, "iommu domain is already attached\n");
1178                 ret = -EBUSY;
1179                 goto out;
1180         }
1181
1182         /* get a handle to and enable the omap iommu */
1183         oiommu = omap_iommu_attach(arch_data->name, omap_domain->pgtable);
1184         if (IS_ERR(oiommu)) {
1185                 ret = PTR_ERR(oiommu);
1186                 dev_err(dev, "can't get omap iommu: %d\n", ret);
1187                 goto out;
1188         }
1189
1190         omap_domain->iommu_dev = arch_data->iommu_dev = oiommu;
1191         omap_domain->dev = dev;
1192         oiommu->domain = domain;
1193
1194 out:
1195         spin_unlock(&omap_domain->lock);
1196         return ret;
1197 }
1198
1199 static void _omap_iommu_detach_dev(struct omap_iommu_domain *omap_domain,
1200                         struct device *dev)
1201 {
1202         struct omap_iommu *oiommu = dev_to_omap_iommu(dev);
1203         struct omap_iommu_arch_data *arch_data = dev->archdata.iommu;
1204
1205         /* only a single device is supported per domain for now */
1206         if (omap_domain->iommu_dev != oiommu) {
1207                 dev_err(dev, "invalid iommu device\n");
1208                 return;
1209         }
1210
1211         iopgtable_clear_entry_all(oiommu);
1212
1213         omap_iommu_detach(oiommu);
1214
1215         omap_domain->iommu_dev = arch_data->iommu_dev = NULL;
1216         omap_domain->dev = NULL;
1217         oiommu->domain = NULL;
1218 }
1219
1220 static void omap_iommu_detach_dev(struct iommu_domain *domain,
1221                                  struct device *dev)
1222 {
1223         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1224
1225         spin_lock(&omap_domain->lock);
1226         _omap_iommu_detach_dev(omap_domain, dev);
1227         spin_unlock(&omap_domain->lock);
1228 }
1229
1230 static struct iommu_domain *omap_iommu_domain_alloc(unsigned type)
1231 {
1232         struct omap_iommu_domain *omap_domain;
1233
1234         if (type != IOMMU_DOMAIN_UNMANAGED)
1235                 return NULL;
1236
1237         omap_domain = kzalloc(sizeof(*omap_domain), GFP_KERNEL);
1238         if (!omap_domain) {
1239                 pr_err("kzalloc failed\n");
1240                 goto out;
1241         }
1242
1243         omap_domain->pgtable = kzalloc(IOPGD_TABLE_SIZE, GFP_KERNEL);
1244         if (!omap_domain->pgtable) {
1245                 pr_err("kzalloc failed\n");
1246                 goto fail_nomem;
1247         }
1248
1249         /*
1250          * should never fail, but please keep this around to ensure
1251          * we keep the hardware happy
1252          */
1253         BUG_ON(!IS_ALIGNED((long)omap_domain->pgtable, IOPGD_TABLE_SIZE));
1254
1255         clean_dcache_area(omap_domain->pgtable, IOPGD_TABLE_SIZE);
1256         spin_lock_init(&omap_domain->lock);
1257
1258         omap_domain->domain.geometry.aperture_start = 0;
1259         omap_domain->domain.geometry.aperture_end   = (1ULL << 32) - 1;
1260         omap_domain->domain.geometry.force_aperture = true;
1261
1262         return &omap_domain->domain;
1263
1264 fail_nomem:
1265         kfree(omap_domain);
1266 out:
1267         return NULL;
1268 }
1269
1270 static void omap_iommu_domain_free(struct iommu_domain *domain)
1271 {
1272         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1273
1274         /*
1275          * An iommu device is still attached
1276          * (currently, only one device can be attached) ?
1277          */
1278         if (omap_domain->iommu_dev)
1279                 _omap_iommu_detach_dev(omap_domain, omap_domain->dev);
1280
1281         kfree(omap_domain->pgtable);
1282         kfree(omap_domain);
1283 }
1284
1285 static phys_addr_t omap_iommu_iova_to_phys(struct iommu_domain *domain,
1286                                           dma_addr_t da)
1287 {
1288         struct omap_iommu_domain *omap_domain = to_omap_domain(domain);
1289         struct omap_iommu *oiommu = omap_domain->iommu_dev;
1290         struct device *dev = oiommu->dev;
1291         u32 *pgd, *pte;
1292         phys_addr_t ret = 0;
1293
1294         iopgtable_lookup_entry(oiommu, da, &pgd, &pte);
1295
1296         if (pte) {
1297                 if (iopte_is_small(*pte))
1298                         ret = omap_iommu_translate(*pte, da, IOPTE_MASK);
1299                 else if (iopte_is_large(*pte))
1300                         ret = omap_iommu_translate(*pte, da, IOLARGE_MASK);
1301                 else
1302                         dev_err(dev, "bogus pte 0x%x, da 0x%llx", *pte,
1303                                                         (unsigned long long)da);
1304         } else {
1305                 if (iopgd_is_section(*pgd))
1306                         ret = omap_iommu_translate(*pgd, da, IOSECTION_MASK);
1307                 else if (iopgd_is_super(*pgd))
1308                         ret = omap_iommu_translate(*pgd, da, IOSUPER_MASK);
1309                 else
1310                         dev_err(dev, "bogus pgd 0x%x, da 0x%llx", *pgd,
1311                                                         (unsigned long long)da);
1312         }
1313
1314         return ret;
1315 }
1316
1317 static int omap_iommu_add_device(struct device *dev)
1318 {
1319         struct omap_iommu_arch_data *arch_data;
1320         struct device_node *np;
1321         struct platform_device *pdev;
1322
1323         /*
1324          * Allocate the archdata iommu structure for DT-based devices.
1325          *
1326          * TODO: Simplify this when removing non-DT support completely from the
1327          * IOMMU users.
1328          */
1329         if (!dev->of_node)
1330                 return 0;
1331
1332         np = of_parse_phandle(dev->of_node, "iommus", 0);
1333         if (!np)
1334                 return 0;
1335
1336         pdev = of_find_device_by_node(np);
1337         if (WARN_ON(!pdev)) {
1338                 of_node_put(np);
1339                 return -EINVAL;
1340         }
1341
1342         arch_data = kzalloc(sizeof(*arch_data), GFP_KERNEL);
1343         if (!arch_data) {
1344                 of_node_put(np);
1345                 return -ENOMEM;
1346         }
1347
1348         arch_data->name = kstrdup(dev_name(&pdev->dev), GFP_KERNEL);
1349         dev->archdata.iommu = arch_data;
1350
1351         of_node_put(np);
1352
1353         return 0;
1354 }
1355
1356 static void omap_iommu_remove_device(struct device *dev)
1357 {
1358         struct omap_iommu_arch_data *arch_data = dev->archdata.iommu;
1359
1360         if (!dev->of_node || !arch_data)
1361                 return;
1362
1363         kfree(arch_data->name);
1364         kfree(arch_data);
1365 }
1366
1367 static const struct iommu_ops omap_iommu_ops = {
1368         .domain_alloc   = omap_iommu_domain_alloc,
1369         .domain_free    = omap_iommu_domain_free,
1370         .attach_dev     = omap_iommu_attach_dev,
1371         .detach_dev     = omap_iommu_detach_dev,
1372         .map            = omap_iommu_map,
1373         .unmap          = omap_iommu_unmap,
1374         .map_sg         = default_iommu_map_sg,
1375         .iova_to_phys   = omap_iommu_iova_to_phys,
1376         .add_device     = omap_iommu_add_device,
1377         .remove_device  = omap_iommu_remove_device,
1378         .pgsize_bitmap  = OMAP_IOMMU_PGSIZES,
1379 };
1380
1381 static int __init omap_iommu_init(void)
1382 {
1383         struct kmem_cache *p;
1384         const unsigned long flags = SLAB_HWCACHE_ALIGN;
1385         size_t align = 1 << 10; /* L2 pagetable alignement */
1386         struct device_node *np;
1387
1388         np = of_find_matching_node(NULL, omap_iommu_of_match);
1389         if (!np)
1390                 return 0;
1391
1392         of_node_put(np);
1393
1394         p = kmem_cache_create("iopte_cache", IOPTE_TABLE_SIZE, align, flags,
1395                               iopte_cachep_ctor);
1396         if (!p)
1397                 return -ENOMEM;
1398         iopte_cachep = p;
1399
1400         bus_set_iommu(&platform_bus_type, &omap_iommu_ops);
1401
1402         omap_iommu_debugfs_init();
1403
1404         return platform_driver_register(&omap_iommu_driver);
1405 }
1406 subsys_initcall(omap_iommu_init);
1407 /* must be ready before omap3isp is probed */