drivers/mmc/host/mmci.c

   1 /*
   2  *  linux/drivers/mmc/host/mmci.c - ARM PrimeCell MMCI PL180/1 driver
   3  *
   4  *  Copyright (C) 2003 Deep Blue Solutions, Ltd, All Rights Reserved.
   5  *  Copyright (C) 2010 ST-Ericsson SA
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License version 2 as
   9  * published by the Free Software Foundation.
  10  */
  11 #include <linux/module.h>
  12 #include <linux/moduleparam.h>
  13 #include <linux/init.h>
  14 #include <linux/ioport.h>
  15 #include <linux/device.h>
  16 #include <linux/io.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/kernel.h>
  19 #include <linux/slab.h>
  20 #include <linux/delay.h>
  21 #include <linux/err.h>
  22 #include <linux/highmem.h>
  23 #include <linux/log2.h>
  24 #include <linux/mmc/pm.h>
  25 #include <linux/mmc/host.h>
  26 #include <linux/mmc/card.h>
  27 #include <linux/mmc/slot-gpio.h>
  28 #include <linux/amba/bus.h>
  29 #include <linux/clk.h>
  30 #include <linux/scatterlist.h>
  31 #include <linux/gpio.h>
  32 #include <linux/of_gpio.h>
  33 #include <linux/regulator/consumer.h>
  34 #include <linux/dmaengine.h>
  35 #include <linux/dma-mapping.h>
  36 #include <linux/amba/mmci.h>
  37 #include <linux/pm_runtime.h>
  38 #include <linux/types.h>
  39 #include <linux/pinctrl/consumer.h>
  40
  41 #include <asm/div64.h>
  42 #include <asm/io.h>
  43 #include <asm/sizes.h>
  44
  45 #include "mmci.h"
  46 #include "mmci_qcom_dml.h"
  47
  48 #define DRIVER_NAME "mmci-pl18x"
  49
  50 static unsigned int fmax = 515633;
  51
  52 /**
  53  * struct variant_data - MMCI variant-specific quirks
  54  * @clkreg: default value for MCICLOCK register
  55  * @clkreg_enable: enable value for MMCICLOCK register
  56  * @clkreg_8bit_bus_enable: enable value for 8 bit bus
  57  * @clkreg_neg_edge_enable: enable value for inverted data/cmd output
  58  * @datalength_bits: number of bits in the MMCIDATALENGTH register
  59  * @fifosize: number of bytes that can be written when MMCI_TXFIFOEMPTY
  60  *            is asserted (likewise for RX)
  61  * @fifohalfsize: number of bytes that can be written when MCI_TXFIFOHALFEMPTY
  62  *                is asserted (likewise for RX)
  63  * @data_cmd_enable: enable value for data commands.
  64  * @st_sdio: enable ST specific SDIO logic
  65  * @st_clkdiv: true if using a ST-specific clock divider algorithm
  66  * @datactrl_mask_ddrmode: ddr mode mask in datactrl register.
  67  * @blksz_datactrl16: true if Block size is at b16..b30 position in datactrl register
  68  * @blksz_datactrl4: true if Block size is at b4..b16 position in datactrl
  69  *                   register
  70  * @datactrl_mask_sdio: SDIO enable mask in datactrl register
  71  * @pwrreg_powerup: power up value for MMCIPOWER register
  72  * @f_max: maximum clk frequency supported by the controller.
  73  * @signal_direction: input/out direction of bus signals can be indicated
  74  * @pwrreg_clkgate: MMCIPOWER register must be used to gate the clock
  75  * @busy_detect: true if busy detection on dat0 is supported
  76  * @pwrreg_nopower: bits in MMCIPOWER don't controls ext. power supply
  77  * @explicit_mclk_control: enable explicit mclk control in driver.
  78  * @qcom_fifo: enables qcom specific fifo pio read logic.
  79  * @qcom_dml: enables qcom specific dma glue for dma transfers.
  80  * @reversed_irq_handling: handle data irq before cmd irq.
  81  * @any_blksize: true if block any sizes are supported
  82  */
  83 struct variant_data {
  84         unsigned int            clkreg;
  85         unsigned int            clkreg_enable;
  86         unsigned int            clkreg_8bit_bus_enable;
  87         unsigned int            clkreg_neg_edge_enable;
  88         unsigned int            datalength_bits;
  89         unsigned int            fifosize;
  90         unsigned int            fifohalfsize;
  91         unsigned int            data_cmd_enable;
  92         unsigned int            datactrl_mask_ddrmode;
  93         unsigned int            datactrl_mask_sdio;
  94         bool                    st_sdio;
  95         bool                    st_clkdiv;
  96         bool                    blksz_datactrl16;
  97         bool                    blksz_datactrl4;
  98         u32                     pwrreg_powerup;
  99         u32                     f_max;
 100         bool                    signal_direction;
 101         bool                    pwrreg_clkgate;
 102         bool                    busy_detect;
 103         bool                    pwrreg_nopower;
 104         bool                    explicit_mclk_control;
 105         bool                    qcom_fifo;
 106         bool                    qcom_dml;
 107         bool                    reversed_irq_handling;
 108         bool                    any_blksize;
 109 };
 110
 111 static struct variant_data variant_arm = {
 112         .fifosize               = 16 * 4,
 113         .fifohalfsize           = 8 * 4,
 114         .datalength_bits        = 16,
 115         .pwrreg_powerup         = MCI_PWR_UP,
 116         .f_max                  = 100000000,
 117         .reversed_irq_handling  = true,
 118 };
 119
 120 static struct variant_data variant_arm_extended_fifo = {
 121         .fifosize               = 128 * 4,
 122         .fifohalfsize           = 64 * 4,
 123         .datalength_bits        = 16,
 124         .pwrreg_powerup         = MCI_PWR_UP,
 125         .f_max                  = 100000000,
 126 };
 127
 128 static struct variant_data variant_arm_extended_fifo_hwfc = {
 129         .fifosize               = 128 * 4,
 130         .fifohalfsize           = 64 * 4,
 131         .clkreg_enable          = MCI_ARM_HWFCEN,
 132         .datalength_bits        = 16,
 133         .pwrreg_powerup         = MCI_PWR_UP,
 134         .f_max                  = 100000000,
 135 };
 136
 137 static struct variant_data variant_u300 = {
 138         .fifosize               = 16 * 4,
 139         .fifohalfsize           = 8 * 4,
 140         .clkreg_enable          = MCI_ST_U300_HWFCEN,
 141         .clkreg_8bit_bus_enable = MCI_ST_8BIT_BUS,
 142         .datalength_bits        = 16,
 143         .datactrl_mask_sdio     = MCI_ST_DPSM_SDIOEN,
 144         .st_sdio                        = true,
 145         .pwrreg_powerup         = MCI_PWR_ON,
 146         .f_max                  = 100000000,
 147         .signal_direction       = true,
 148         .pwrreg_clkgate         = true,
 149         .pwrreg_nopower         = true,
 150 };
 151
 152 static struct variant_data variant_nomadik = {
 153         .fifosize               = 16 * 4,
 154         .fifohalfsize           = 8 * 4,
 155         .clkreg                 = MCI_CLK_ENABLE,
 156         .datalength_bits        = 24,
 157         .datactrl_mask_sdio     = MCI_ST_DPSM_SDIOEN,
 158         .st_sdio                = true,
 159         .st_clkdiv              = true,
 160         .pwrreg_powerup         = MCI_PWR_ON,
 161         .f_max                  = 100000000,
 162         .signal_direction       = true,
 163         .pwrreg_clkgate         = true,
 164         .pwrreg_nopower         = true,
 165 };
 166
 167 static struct variant_data variant_ux500 = {
 168         .fifosize               = 30 * 4,
 169         .fifohalfsize           = 8 * 4,
 170         .clkreg                 = MCI_CLK_ENABLE,
 171         .clkreg_enable          = MCI_ST_UX500_HWFCEN,
 172         .clkreg_8bit_bus_enable = MCI_ST_8BIT_BUS,
 173         .clkreg_neg_edge_enable = MCI_ST_UX500_NEG_EDGE,
 174         .datalength_bits        = 24,
 175         .datactrl_mask_sdio     = MCI_ST_DPSM_SDIOEN,
 176         .st_sdio                = true,
 177         .st_clkdiv              = true,
 178         .pwrreg_powerup         = MCI_PWR_ON,
 179         .f_max                  = 100000000,
 180         .signal_direction       = true,
 181         .pwrreg_clkgate         = true,
 182         .busy_detect            = true,
 183         .pwrreg_nopower         = true,
 184 };
 185
 186 static struct variant_data variant_ux500v2 = {
 187         .fifosize               = 30 * 4,
 188         .fifohalfsize           = 8 * 4,
 189         .clkreg                 = MCI_CLK_ENABLE,
 190         .clkreg_enable          = MCI_ST_UX500_HWFCEN,
 191         .clkreg_8bit_bus_enable = MCI_ST_8BIT_BUS,
 192         .clkreg_neg_edge_enable = MCI_ST_UX500_NEG_EDGE,
 193         .datactrl_mask_ddrmode  = MCI_ST_DPSM_DDRMODE,
 194         .datalength_bits        = 24,
 195         .datactrl_mask_sdio     = MCI_ST_DPSM_SDIOEN,
 196         .st_sdio                = true,
 197         .st_clkdiv              = true,
 198         .blksz_datactrl16       = true,
 199         .pwrreg_powerup         = MCI_PWR_ON,
 200         .f_max                  = 100000000,
 201         .signal_direction       = true,
 202         .pwrreg_clkgate         = true,
 203         .busy_detect            = true,
 204         .pwrreg_nopower         = true,
 205         .any_blksize            = true,
 206 };
 207
 208 static struct variant_data variant_qcom = {
 209         .fifosize               = 16 * 4,
 210         .fifohalfsize           = 8 * 4,
 211         .clkreg                 = MCI_CLK_ENABLE,
 212         .clkreg_enable          = MCI_QCOM_CLK_FLOWENA |
 213                                   MCI_QCOM_CLK_SELECT_IN_FBCLK,
 214         .clkreg_8bit_bus_enable = MCI_QCOM_CLK_WIDEBUS_8,
 215         .datactrl_mask_ddrmode  = MCI_QCOM_CLK_SELECT_IN_DDR_MODE,
 216         .data_cmd_enable        = MCI_QCOM_CSPM_DATCMD,
 217         .blksz_datactrl4        = true,
 218         .datalength_bits        = 24,
 219         .pwrreg_powerup         = MCI_PWR_UP,
 220         .f_max                  = 208000000,
 221         .explicit_mclk_control  = true,
 222         .qcom_fifo              = true,
 223         .qcom_dml               = true,
 224         .any_blksize            = true,
 225 };
 226
 227 static int mmci_card_busy(struct mmc_host *mmc)
 228 {
 229         struct mmci_host *host = mmc_priv(mmc);
 230         unsigned long flags;
 231         int busy = 0;
 232
 233         pm_runtime_get_sync(mmc_dev(mmc));
 234
 235         spin_lock_irqsave(&host->lock, flags);
 236         if (readl(host->base + MMCISTATUS) & MCI_ST_CARDBUSY)
 237                 busy = 1;
 238         spin_unlock_irqrestore(&host->lock, flags);
 239
 240         pm_runtime_mark_last_busy(mmc_dev(mmc));
 241         pm_runtime_put_autosuspend(mmc_dev(mmc));
 242
 243         return busy;
 244 }
 245
 246 /*
 247  * Validate mmc prerequisites
 248  */
 249 static int mmci_validate_data(struct mmci_host *host,
 250                               struct mmc_data *data)
 251 {
 252         struct variant_data *variant = host->variant;
 253
 254         if (!data)
 255                 return 0;
 256         if (!is_power_of_2(data->blksz) && !variant->any_blksize) {
 257                 dev_err(mmc_dev(host->mmc),
 258                         "unsupported block size (%d bytes)\n", data->blksz);
 259                 return -EINVAL;
 260         }
 261
 262         return 0;
 263 }
 264
 265 static void mmci_reg_delay(struct mmci_host *host)
 266 {
 267         /*
 268          * According to the spec, at least three feedback clock cycles
 269          * of max 52 MHz must pass between two writes to the MMCICLOCK reg.
 270          * Three MCLK clock cycles must pass between two MMCIPOWER reg writes.
 271          * Worst delay time during card init is at 100 kHz => 30 us.
 272          * Worst delay time when up and running is at 25 MHz => 120 ns.
 273          */
 274         if (host->cclk < 25000000)
 275                 udelay(30);
 276         else
 277                 ndelay(120);
 278 }
 279
 280 /*
 281  * This must be called with host->lock held
 282  */
 283 static void mmci_write_clkreg(struct mmci_host *host, u32 clk)
 284 {
 285         if (host->clk_reg != clk) {
 286                 host->clk_reg = clk;
 287                 writel(clk, host->base + MMCICLOCK);
 288         }
 289 }
 290
 291 /*
 292  * This must be called with host->lock held
 293  */
 294 static void mmci_write_pwrreg(struct mmci_host *host, u32 pwr)
 295 {
 296         if (host->pwr_reg != pwr) {
 297                 host->pwr_reg = pwr;
 298                 writel(pwr, host->base + MMCIPOWER);
 299         }
 300 }
 301
 302 /*
 303  * This must be called with host->lock held
 304  */
 305 static void mmci_write_datactrlreg(struct mmci_host *host, u32 datactrl)
 306 {
 307         /* Keep ST Micro busy mode if enabled */
 308         datactrl |= host->datactrl_reg & MCI_ST_DPSM_BUSYMODE;
 309
 310         if (host->datactrl_reg != datactrl) {
 311                 host->datactrl_reg = datactrl;
 312                 writel(datactrl, host->base + MMCIDATACTRL);
 313         }
 314 }
 315
 316 /*
 317  * This must be called with host->lock held
 318  */
 319 static void mmci_set_clkreg(struct mmci_host *host, unsigned int desired)
 320 {
 321         struct variant_data *variant = host->variant;
 322         u32 clk = variant->clkreg;
 323
 324         /* Make sure cclk reflects the current calculated clock */
 325         host->cclk = 0;
 326
 327         if (desired) {
 328                 if (variant->explicit_mclk_control) {
 329                         host->cclk = host->mclk;
 330                 } else if (desired >= host->mclk) {
 331                         clk = MCI_CLK_BYPASS;
 332                         if (variant->st_clkdiv)
 333                                 clk |= MCI_ST_UX500_NEG_EDGE;
 334                         host->cclk = host->mclk;
 335                 } else if (variant->st_clkdiv) {
 336                         /*
 337                          * DB8500 TRM says f = mclk / (clkdiv + 2)
 338                          * => clkdiv = (mclk / f) - 2
 339                          * Round the divider up so we don't exceed the max
 340                          * frequency
 341                          */
 342                         clk = DIV_ROUND_UP(host->mclk, desired) - 2;
 343                         if (clk >= 256)
 344                                 clk = 255;
 345                         host->cclk = host->mclk / (clk + 2);
 346                 } else {
 347                         /*
 348                          * PL180 TRM says f = mclk / (2 * (clkdiv + 1))
 349                          * => clkdiv = mclk / (2 * f) - 1
 350                          */
 351                         clk = host->mclk / (2 * desired) - 1;
 352                         if (clk >= 256)
 353                                 clk = 255;
 354                         host->cclk = host->mclk / (2 * (clk + 1));
 355                 }
 356
 357                 clk |= variant->clkreg_enable;
 358                 clk |= MCI_CLK_ENABLE;
 359                 /* This hasn't proven to be worthwhile */
 360                 /* clk |= MCI_CLK_PWRSAVE; */
 361         }
 362
 363         /* Set actual clock for debug */
 364         host->mmc->actual_clock = host->cclk;
 365
 366         if (host->mmc->ios.bus_width == MMC_BUS_WIDTH_4)
 367                 clk |= MCI_4BIT_BUS;
 368         if (host->mmc->ios.bus_width == MMC_BUS_WIDTH_8)
 369                 clk |= variant->clkreg_8bit_bus_enable;
 370
 371         if (host->mmc->ios.timing == MMC_TIMING_UHS_DDR50 ||
 372             host->mmc->ios.timing == MMC_TIMING_MMC_DDR52)
 373                 clk |= variant->clkreg_neg_edge_enable;
 374
 375         mmci_write_clkreg(host, clk);
 376 }
 377
 378 static void
 379 mmci_request_end(struct mmci_host *host, struct mmc_request *mrq)
 380 {
 381         writel(0, host->base + MMCICOMMAND);
 382
 383         BUG_ON(host->data);
 384
 385         host->mrq = NULL;
 386         host->cmd = NULL;
 387
 388         mmc_request_done(host->mmc, mrq);
 389
 390         pm_runtime_mark_last_busy(mmc_dev(host->mmc));
 391         pm_runtime_put_autosuspend(mmc_dev(host->mmc));
 392 }
 393
 394 static void mmci_set_mask1(struct mmci_host *host, unsigned int mask)
 395 {
 396         void __iomem *base = host->base;
 397
 398         if (host->singleirq) {
 399                 unsigned int mask0 = readl(base + MMCIMASK0);
 400
 401                 mask0 &= ~MCI_IRQ1MASK;
 402                 mask0 |= mask;
 403
 404                 writel(mask0, base + MMCIMASK0);
 405         }
 406
 407         writel(mask, base + MMCIMASK1);
 408 }
 409
 410 static void mmci_stop_data(struct mmci_host *host)
 411 {
 412         mmci_write_datactrlreg(host, 0);
 413         mmci_set_mask1(host, 0);
 414         host->data = NULL;
 415 }
 416
 417 static void mmci_init_sg(struct mmci_host *host, struct mmc_data *data)
 418 {
 419         unsigned int flags = SG_MITER_ATOMIC;
 420
 421         if (data->flags & MMC_DATA_READ)
 422                 flags |= SG_MITER_TO_SG;
 423         else
 424                 flags |= SG_MITER_FROM_SG;
 425
 426         sg_miter_start(&host->sg_miter, data->sg, data->sg_len, flags);
 427 }
 428
 429 /*
 430  * All the DMA operation mode stuff goes inside this ifdef.
 431  * This assumes that you have a generic DMA device interface,
 432  * no custom DMA interfaces are supported.
 433  */
 434 #ifdef CONFIG_DMA_ENGINE
 435 static void mmci_dma_setup(struct mmci_host *host)
 436 {
 437         const char *rxname, *txname;
 438         struct variant_data *variant = host->variant;
 439
 440         host->dma_rx_channel = dma_request_slave_channel(mmc_dev(host->mmc), "rx");
 441         host->dma_tx_channel = dma_request_slave_channel(mmc_dev(host->mmc), "tx");
 442
 443         /* initialize pre request cookie */
 444         host->next_data.cookie = 1;
 445
 446         /*
 447          * If only an RX channel is specified, the driver will
 448          * attempt to use it bidirectionally, however if it is
 449          * is specified but cannot be located, DMA will be disabled.
 450          */
 451         if (host->dma_rx_channel && !host->dma_tx_channel)
 452                 host->dma_tx_channel = host->dma_rx_channel;
 453
 454         if (host->dma_rx_channel)
 455                 rxname = dma_chan_name(host->dma_rx_channel);
 456         else
 457                 rxname = "none";
 458
 459         if (host->dma_tx_channel)
 460                 txname = dma_chan_name(host->dma_tx_channel);
 461         else
 462                 txname = "none";
 463
 464         dev_info(mmc_dev(host->mmc), "DMA channels RX %s, TX %s\n",
 465                  rxname, txname);
 466
 467         /*
 468          * Limit the maximum segment size in any SG entry according to
 469          * the parameters of the DMA engine device.
 470          */
 471         if (host->dma_tx_channel) {
 472                 struct device *dev = host->dma_tx_channel->device->dev;
 473                 unsigned int max_seg_size = dma_get_max_seg_size(dev);
 474
 475                 if (max_seg_size < host->mmc->max_seg_size)
 476                         host->mmc->max_seg_size = max_seg_size;
 477         }
 478         if (host->dma_rx_channel) {
 479                 struct device *dev = host->dma_rx_channel->device->dev;
 480                 unsigned int max_seg_size = dma_get_max_seg_size(dev);
 481
 482                 if (max_seg_size < host->mmc->max_seg_size)
 483                         host->mmc->max_seg_size = max_seg_size;
 484         }
 485
 486         if (variant->qcom_dml && host->dma_rx_channel && host->dma_tx_channel)
 487                 if (dml_hw_init(host, host->mmc->parent->of_node))
 488                         variant->qcom_dml = false;
 489 }
 490
 491 /*
 492  * This is used in or so inline it
 493  * so it can be discarded.
 494  */
 495 static inline void mmci_dma_release(struct mmci_host *host)
 496 {
 497         if (host->dma_rx_channel)
 498                 dma_release_channel(host->dma_rx_channel);
 499         if (host->dma_tx_channel)
 500                 dma_release_channel(host->dma_tx_channel);
 501         host->dma_rx_channel = host->dma_tx_channel = NULL;
 502 }
 503
 504 static void mmci_dma_data_error(struct mmci_host *host)
 505 {
 506         dev_err(mmc_dev(host->mmc), "error during DMA transfer!\n");
 507         dmaengine_terminate_all(host->dma_current);
 508         host->dma_current = NULL;
 509         host->dma_desc_current = NULL;
 510         host->data->host_cookie = 0;
 511 }
 512
 513 static void mmci_dma_unmap(struct mmci_host *host, struct mmc_data *data)
 514 {
 515         struct dma_chan *chan;
 516         enum dma_data_direction dir;
 517
 518         if (data->flags & MMC_DATA_READ) {
 519                 dir = DMA_FROM_DEVICE;
 520                 chan = host->dma_rx_channel;
 521         } else {
 522                 dir = DMA_TO_DEVICE;
 523                 chan = host->dma_tx_channel;
 524         }
 525
 526         dma_unmap_sg(chan->device->dev, data->sg, data->sg_len, dir);
 527 }
 528
 529 static void mmci_dma_finalize(struct mmci_host *host, struct mmc_data *data)
 530 {
 531         u32 status;
 532         int i;
 533
 534         /* Wait up to 1ms for the DMA to complete */
 535         for (i = 0; ; i++) {
 536                 status = readl(host->base + MMCISTATUS);
 537                 if (!(status & MCI_RXDATAAVLBLMASK) || i >= 100)
 538                         break;
 539                 udelay(10);
 540         }
 541
 542         /*
 543          * Check to see whether we still have some data left in the FIFO -
 544          * this catches DMA controllers which are unable to monitor the
 545          * DMALBREQ and DMALSREQ signals while allowing us to DMA to non-
 546          * contiguous buffers.  On TX, we'll get a FIFO underrun error.
 547          */
 548         if (status & MCI_RXDATAAVLBLMASK) {
 549                 mmci_dma_data_error(host);
 550                 if (!data->error)
 551                         data->error = -EIO;
 552         }
 553
 554         if (!data->host_cookie)
 555                 mmci_dma_unmap(host, data);
 556
 557         /*
 558          * Use of DMA with scatter-gather is impossible.
 559          * Give up with DMA and switch back to PIO mode.
 560          */
 561         if (status & MCI_RXDATAAVLBLMASK) {
 562                 dev_err(mmc_dev(host->mmc), "buggy DMA detected. Taking evasive action.\n");
 563                 mmci_dma_release(host);
 564         }
 565
 566         host->dma_current = NULL;
 567         host->dma_desc_current = NULL;
 568 }
 569
 570 /* prepares DMA channel and DMA descriptor, returns non-zero on failure */
 571 static int __mmci_dma_prep_data(struct mmci_host *host, struct mmc_data *data,
 572                                 struct dma_chan **dma_chan,
 573                                 struct dma_async_tx_descriptor **dma_desc)
 574 {
 575         struct variant_data *variant = host->variant;
 576         struct dma_slave_config conf = {
 577                 .src_addr = host->phybase + MMCIFIFO,
 578                 .dst_addr = host->phybase + MMCIFIFO,
 579                 .src_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES,
 580                 .dst_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES,
 581                 .src_maxburst = variant->fifohalfsize >> 2, /* # of words */
 582                 .dst_maxburst = variant->fifohalfsize >> 2, /* # of words */
 583                 .device_fc = false,
 584         };
 585         struct dma_chan *chan;
 586         struct dma_device *device;
 587         struct dma_async_tx_descriptor *desc;
 588         enum dma_data_direction buffer_dirn;
 589         int nr_sg;
 590         unsigned long flags = DMA_CTRL_ACK;
 591
 592         if (data->flags & MMC_DATA_READ) {
 593                 conf.direction = DMA_DEV_TO_MEM;
 594                 buffer_dirn = DMA_FROM_DEVICE;
 595                 chan = host->dma_rx_channel;
 596         } else {
 597                 conf.direction = DMA_MEM_TO_DEV;
 598                 buffer_dirn = DMA_TO_DEVICE;
 599                 chan = host->dma_tx_channel;
 600         }
 601
 602         /* If there's no DMA channel, fall back to PIO */
 603         if (!chan)
 604                 return -EINVAL;
 605
 606         /* If less than or equal to the fifo size, don't bother with DMA */
 607         if (data->blksz * data->blocks <= variant->fifosize)
 608                 return -EINVAL;
 609
 610         device = chan->device;
 611         nr_sg = dma_map_sg(device->dev, data->sg, data->sg_len, buffer_dirn);
 612         if (nr_sg == 0)
 613                 return -EINVAL;
 614
 615         if (host->variant->qcom_dml)
 616                 flags |= DMA_PREP_INTERRUPT;
 617
 618         dmaengine_slave_config(chan, &conf);
 619         desc = dmaengine_prep_slave_sg(chan, data->sg, nr_sg,
 620                                             conf.direction, flags);
 621         if (!desc)
 622                 goto unmap_exit;
 623
 624         *dma_chan = chan;
 625         *dma_desc = desc;
 626
 627         return 0;
 628
 629  unmap_exit:
 630         dma_unmap_sg(device->dev, data->sg, data->sg_len, buffer_dirn);
 631         return -ENOMEM;
 632 }
 633
 634 static inline int mmci_dma_prep_data(struct mmci_host *host,
 635                                      struct mmc_data *data)
 636 {
 637         /* Check if next job is already prepared. */
 638         if (host->dma_current && host->dma_desc_current)
 639                 return 0;
 640
 641         /* No job were prepared thus do it now. */
 642         return __mmci_dma_prep_data(host, data, &host->dma_current,
 643                                     &host->dma_desc_current);
 644 }
 645
 646 static inline int mmci_dma_prep_next(struct mmci_host *host,
 647                                      struct mmc_data *data)
 648 {
 649         struct mmci_host_next *nd = &host->next_data;
 650         return __mmci_dma_prep_data(host, data, &nd->dma_chan, &nd->dma_desc);
 651 }
 652
 653 static int mmci_dma_start_data(struct mmci_host *host, unsigned int datactrl)
 654 {
 655         int ret;
 656         struct mmc_data *data = host->data;
 657
 658         ret = mmci_dma_prep_data(host, host->data);
 659         if (ret)
 660                 return ret;
 661
 662         /* Okay, go for it. */
 663         dev_vdbg(mmc_dev(host->mmc),
 664                  "Submit MMCI DMA job, sglen %d blksz %04x blks %04x flags %08x\n",
 665                  data->sg_len, data->blksz, data->blocks, data->flags);
 666         dmaengine_submit(host->dma_desc_current);
 667         dma_async_issue_pending(host->dma_current);
 668
 669         if (host->variant->qcom_dml)
 670                 dml_start_xfer(host, data);
 671
 672         datactrl |= MCI_DPSM_DMAENABLE;
 673
 674         /* Trigger the DMA transfer */
 675         mmci_write_datactrlreg(host, datactrl);
 676
 677         /*
 678          * Let the MMCI say when the data is ended and it's time
 679          * to fire next DMA request. When that happens, MMCI will
 680          * call mmci_data_end()
 681          */
 682         writel(readl(host->base + MMCIMASK0) | MCI_DATAENDMASK,
 683                host->base + MMCIMASK0);
 684         return 0;
 685 }
 686
 687 static void mmci_get_next_data(struct mmci_host *host, struct mmc_data *data)
 688 {
 689         struct mmci_host_next *next = &host->next_data;
 690
 691         WARN_ON(data->host_cookie && data->host_cookie != next->cookie);
 692         WARN_ON(!data->host_cookie && (next->dma_desc || next->dma_chan));
 693
 694         host->dma_desc_current = next->dma_desc;
 695         host->dma_current = next->dma_chan;
 696         next->dma_desc = NULL;
 697         next->dma_chan = NULL;
 698 }
 699
 700 static void mmci_pre_request(struct mmc_host *mmc, struct mmc_request *mrq,
 701                              bool is_first_req)
 702 {
 703         struct mmci_host *host = mmc_priv(mmc);
 704         struct mmc_data *data = mrq->data;
 705         struct mmci_host_next *nd = &host->next_data;
 706
 707         if (!data)
 708                 return;
 709
 710         BUG_ON(data->host_cookie);
 711
 712         if (mmci_validate_data(host, data))
 713                 return;
 714
 715         if (!mmci_dma_prep_next(host, data))
 716                 data->host_cookie = ++nd->cookie < 0 ? 1 : nd->cookie;
 717 }
 718
 719 static void mmci_post_request(struct mmc_host *mmc, struct mmc_request *mrq,
 720                               int err)
 721 {
 722         struct mmci_host *host = mmc_priv(mmc);
 723         struct mmc_data *data = mrq->data;
 724
 725         if (!data || !data->host_cookie)
 726                 return;
 727
 728         mmci_dma_unmap(host, data);
 729
 730         if (err) {
 731                 struct mmci_host_next *next = &host->next_data;
 732                 struct dma_chan *chan;
 733                 if (data->flags & MMC_DATA_READ)
 734                         chan = host->dma_rx_channel;
 735                 else
 736                         chan = host->dma_tx_channel;
 737                 dmaengine_terminate_all(chan);
 738
 739                 if (host->dma_desc_current == next->dma_desc)
 740                         host->dma_desc_current = NULL;
 741
 742                 if (host->dma_current == next->dma_chan)
 743                         host->dma_current = NULL;
 744
 745                 next->dma_desc = NULL;
 746                 next->dma_chan = NULL;
 747                 data->host_cookie = 0;
 748         }
 749 }
 750
 751 #else
 752 /* Blank functions if the DMA engine is not available */
 753 static void mmci_get_next_data(struct mmci_host *host, struct mmc_data *data)
 754 {
 755 }
 756 static inline void mmci_dma_setup(struct mmci_host *host)
 757 {
 758 }
 759
 760 static inline void mmci_dma_release(struct mmci_host *host)
 761 {
 762 }
 763
 764 static inline void mmci_dma_unmap(struct mmci_host *host, struct mmc_data *data)
 765 {
 766 }
 767
 768 static inline void mmci_dma_finalize(struct mmci_host *host,
 769                                      struct mmc_data *data)
 770 {
 771 }
 772
 773 static inline void mmci_dma_data_error(struct mmci_host *host)
 774 {
 775 }
 776
 777 static inline int mmci_dma_start_data(struct mmci_host *host, unsigned int datactrl)
 778 {
 779         return -ENOSYS;
 780 }
 781
 782 #define mmci_pre_request NULL
 783 #define mmci_post_request NULL
 784
 785 #endif
 786
 787 static void mmci_start_data(struct mmci_host *host, struct mmc_data *data)
 788 {
 789         struct variant_data *variant = host->variant;
 790         unsigned int datactrl, timeout, irqmask;
 791         unsigned long long clks;
 792         void __iomem *base;
 793         int blksz_bits;
 794
 795         dev_dbg(mmc_dev(host->mmc), "blksz %04x blks %04x flags %08x\n",
 796                 data->blksz, data->blocks, data->flags);
 797
 798         host->data = data;
 799         host->size = data->blksz * data->blocks;
 800         data->bytes_xfered = 0;
 801
 802         clks = (unsigned long long)data->timeout_ns * host->cclk;
 803         do_div(clks, NSEC_PER_SEC);
 804
 805         timeout = data->timeout_clks + (unsigned int)clks;
 806
 807         base = host->base;
 808         writel(timeout, base + MMCIDATATIMER);
 809         writel(host->size, base + MMCIDATALENGTH);
 810
 811         blksz_bits = ffs(data->blksz) - 1;
 812
 813         if (variant->blksz_datactrl16)
 814                 datactrl = MCI_DPSM_ENABLE | (data->blksz << 16);
 815         else if (variant->blksz_datactrl4)
 816                 datactrl = MCI_DPSM_ENABLE | (data->blksz << 4);
 817         else
 818                 datactrl = MCI_DPSM_ENABLE | blksz_bits << 4;
 819
 820         if (data->flags & MMC_DATA_READ)
 821                 datactrl |= MCI_DPSM_DIRECTION;
 822
 823         if (host->mmc->card && mmc_card_sdio(host->mmc->card)) {
 824                 u32 clk;
 825
 826                 datactrl |= variant->datactrl_mask_sdio;
 827
 828                 /*
 829                  * The ST Micro variant for SDIO small write transfers
 830                  * needs to have clock H/W flow control disabled,
 831                  * otherwise the transfer will not start. The threshold
 832                  * depends on the rate of MCLK.
 833                  */
 834                 if (variant->st_sdio && data->flags & MMC_DATA_WRITE &&
 835                     (host->size < 8 ||
 836                      (host->size <= 8 && host->mclk > 50000000)))
 837                         clk = host->clk_reg & ~variant->clkreg_enable;
 838                 else
 839                         clk = host->clk_reg | variant->clkreg_enable;
 840
 841                 mmci_write_clkreg(host, clk);
 842         }
 843
 844         if (host->mmc->ios.timing == MMC_TIMING_UHS_DDR50 ||
 845             host->mmc->ios.timing == MMC_TIMING_MMC_DDR52)
 846                 datactrl |= variant->datactrl_mask_ddrmode;
 847
 848         /*
 849          * Attempt to use DMA operation mode, if this
 850          * should fail, fall back to PIO mode
 851          */
 852         if (!mmci_dma_start_data(host, datactrl))
 853                 return;
 854
 855         /* IRQ mode, map the SG list for CPU reading/writing */
 856         mmci_init_sg(host, data);
 857
 858         if (data->flags & MMC_DATA_READ) {
 859                 irqmask = MCI_RXFIFOHALFFULLMASK;
 860
 861                 /*
 862                  * If we have less than the fifo 'half-full' threshold to
 863                  * transfer, trigger a PIO interrupt as soon as any data
 864                  * is available.
 865                  */
 866                 if (host->size < variant->fifohalfsize)
 867                         irqmask |= MCI_RXDATAAVLBLMASK;
 868         } else {
 869                 /*
 870                  * We don't actually need to include "FIFO empty" here
 871                  * since its implicit in "FIFO half empty".
 872                  */
 873                 irqmask = MCI_TXFIFOHALFEMPTYMASK;
 874         }
 875
 876         mmci_write_datactrlreg(host, datactrl);
 877         writel(readl(base + MMCIMASK0) & ~MCI_DATAENDMASK, base + MMCIMASK0);
 878         mmci_set_mask1(host, irqmask);
 879 }
 880
 881 static void
 882 mmci_start_command(struct mmci_host *host, struct mmc_command *cmd, u32 c)
 883 {
 884         void __iomem *base = host->base;
 885
 886         dev_dbg(mmc_dev(host->mmc), "op %02x arg %08x flags %08x\n",
 887             cmd->opcode, cmd->arg, cmd->flags);
 888
 889         if (readl(base + MMCICOMMAND) & MCI_CPSM_ENABLE) {
 890                 writel(0, base + MMCICOMMAND);
 891                 mmci_reg_delay(host);
 892         }
 893
 894         c |= cmd->opcode | MCI_CPSM_ENABLE;
 895         if (cmd->flags & MMC_RSP_PRESENT) {
 896                 if (cmd->flags & MMC_RSP_136)
 897                         c |= MCI_CPSM_LONGRSP;
 898                 c |= MCI_CPSM_RESPONSE;
 899         }
 900         if (/*interrupt*/0)
 901                 c |= MCI_CPSM_INTERRUPT;
 902
 903         if (mmc_cmd_type(cmd) == MMC_CMD_ADTC)
 904                 c |= host->variant->data_cmd_enable;
 905
 906         host->cmd = cmd;
 907
 908         writel(cmd->arg, base + MMCIARGUMENT);
 909         writel(c, base + MMCICOMMAND);
 910 }
 911
 912 static void
 913 mmci_data_irq(struct mmci_host *host, struct mmc_data *data,
 914               unsigned int status)
 915 {
 916         /* Make sure we have data to handle */
 917         if (!data)
 918                 return;
 919
 920         /* First check for errors */
 921         if (status & (MCI_DATACRCFAIL|MCI_DATATIMEOUT|MCI_STARTBITERR|
 922                       MCI_TXUNDERRUN|MCI_RXOVERRUN)) {
 923                 u32 remain, success;
 924
 925                 /* Terminate the DMA transfer */
 926                 if (dma_inprogress(host)) {
 927                         mmci_dma_data_error(host);
 928                         mmci_dma_unmap(host, data);
 929                 }
 930
 931                 /*
 932                  * Calculate how far we are into the transfer.  Note that
 933                  * the data counter gives the number of bytes transferred
 934                  * on the MMC bus, not on the host side.  On reads, this
 935                  * can be as much as a FIFO-worth of data ahead.  This
 936                  * matters for FIFO overruns only.
 937                  */
 938                 remain = readl(host->base + MMCIDATACNT);
 939                 success = data->blksz * data->blocks - remain;
 940
 941                 dev_dbg(mmc_dev(host->mmc), "MCI ERROR IRQ, status 0x%08x at 0x%08x\n",
 942                         status, success);
 943                 if (status & MCI_DATACRCFAIL) {
 944                         /* Last block was not successful */
 945                         success -= 1;
 946                         data->error = -EILSEQ;
 947                 } else if (status & MCI_DATATIMEOUT) {
 948                         data->error = -ETIMEDOUT;
 949                 } else if (status & MCI_STARTBITERR) {
 950                         data->error = -ECOMM;
 951                 } else if (status & MCI_TXUNDERRUN) {
 952                         data->error = -EIO;
 953                 } else if (status & MCI_RXOVERRUN) {
 954                         if (success > host->variant->fifosize)
 955                                 success -= host->variant->fifosize;
 956                         else
 957                                 success = 0;
 958                         data->error = -EIO;
 959                 }
 960                 data->bytes_xfered = round_down(success, data->blksz);
 961         }
 962
 963         if (status & MCI_DATABLOCKEND)
 964                 dev_err(mmc_dev(host->mmc), "stray MCI_DATABLOCKEND interrupt\n");
 965
 966         if (status & MCI_DATAEND || data->error) {
 967                 if (dma_inprogress(host))
 968                         mmci_dma_finalize(host, data);
 969                 mmci_stop_data(host);
 970
 971                 if (!data->error)
 972                         /* The error clause is handled above, success! */
 973                         data->bytes_xfered = data->blksz * data->blocks;
 974
 975                 if (!data->stop || host->mrq->sbc) {
 976                         mmci_request_end(host, data->mrq);
 977                 } else {
 978                         mmci_start_command(host, data->stop, 0);
 979                 }
 980         }
 981 }
 982
 983 static void
 984 mmci_cmd_irq(struct mmci_host *host, struct mmc_command *cmd,
 985              unsigned int status)
 986 {
 987         void __iomem *base = host->base;
 988         bool sbc, busy_resp;
 989
 990         if (!cmd)
 991                 return;
 992
 993         sbc = (cmd == host->mrq->sbc);
 994         busy_resp = host->variant->busy_detect && (cmd->flags & MMC_RSP_BUSY);
 995
 996         if (!((status|host->busy_status) & (MCI_CMDCRCFAIL|MCI_CMDTIMEOUT|
 997                 MCI_CMDSENT|MCI_CMDRESPEND)))
 998                 return;
 999
1000         /* Check if we need to wait for busy completion. */
1001         if (host->busy_status && (status & MCI_ST_CARDBUSY))
1002                 return;
1003
1004         /* Enable busy completion if needed and supported. */
1005         if (!host->busy_status && busy_resp &&
1006                 !(status & (MCI_CMDCRCFAIL|MCI_CMDTIMEOUT)) &&
1007                 (readl(base + MMCISTATUS) & MCI_ST_CARDBUSY)) {
1008                 writel(readl(base + MMCIMASK0) | MCI_ST_BUSYEND,
1009                         base + MMCIMASK0);
1010                 host->busy_status = status & (MCI_CMDSENT|MCI_CMDRESPEND);
1011                 return;
1012         }
1013
1014         /* At busy completion, mask the IRQ and complete the request. */
1015         if (host->busy_status) {
1016                 writel(readl(base + MMCIMASK0) & ~MCI_ST_BUSYEND,
1017                         base + MMCIMASK0);
1018                 host->busy_status = 0;
1019         }
1020
1021         host->cmd = NULL;
1022
1023         if (status & MCI_CMDTIMEOUT) {
1024                 cmd->error = -ETIMEDOUT;
1025         } else if (status & MCI_CMDCRCFAIL && cmd->flags & MMC_RSP_CRC) {
1026                 cmd->error = -EILSEQ;
1027         } else {
1028                 cmd->resp[0] = readl(base + MMCIRESPONSE0);
1029                 cmd->resp[1] = readl(base + MMCIRESPONSE1);
1030                 cmd->resp[2] = readl(base + MMCIRESPONSE2);
1031                 cmd->resp[3] = readl(base + MMCIRESPONSE3);
1032         }
1033
1034         if ((!sbc && !cmd->data) || cmd->error) {
1035                 if (host->data) {
1036                         /* Terminate the DMA transfer */
1037                         if (dma_inprogress(host)) {
1038                                 mmci_dma_data_error(host);
1039                                 mmci_dma_unmap(host, host->data);
1040                         }
1041                         mmci_stop_data(host);
1042                 }
1043                 mmci_request_end(host, host->mrq);
1044         } else if (sbc) {
1045                 mmci_start_command(host, host->mrq->cmd, 0);
1046         } else if (!(cmd->data->flags & MMC_DATA_READ)) {
1047                 mmci_start_data(host, cmd->data);
1048         }
1049 }
1050
1051 static int mmci_get_rx_fifocnt(struct mmci_host *host, u32 status, int remain)
1052 {
1053         return remain - (readl(host->base + MMCIFIFOCNT) << 2);
1054 }
1055
1056 static int mmci_qcom_get_rx_fifocnt(struct mmci_host *host, u32 status, int r)
1057 {
1058         /*
1059          * on qcom SDCC4 only 8 words are used in each burst so only 8 addresses
1060          * from the fifo range should be used
1061          */
1062         if (status & MCI_RXFIFOHALFFULL)
1063                 return host->variant->fifohalfsize;
1064         else if (status & MCI_RXDATAAVLBL)
1065                 return 4;
1066
1067         return 0;
1068 }
1069
1070 static int mmci_pio_read(struct mmci_host *host, char *buffer, unsigned int remain)
1071 {
1072         void __iomem *base = host->base;
1073         char *ptr = buffer;
1074         u32 status = readl(host->base + MMCISTATUS);
1075         int host_remain = host->size;
1076
1077         do {
1078                 int count = host->get_rx_fifocnt(host, status, host_remain);
1079
1080                 if (count > remain)
1081                         count = remain;
1082
1083                 if (count <= 0)
1084                         break;
1085
1086                 /*
1087                  * SDIO especially may want to send something that is
1088                  * not divisible by 4 (as opposed to card sectors
1089                  * etc). Therefore make sure to always read the last bytes
1090                  * while only doing full 32-bit reads towards the FIFO.
1091                  */
1092                 if (unlikely(count & 0x3)) {
1093                         if (count < 4) {
1094                                 unsigned char buf[4];
1095                                 ioread32_rep(base + MMCIFIFO, buf, 1);
1096                                 memcpy(ptr, buf, count);
1097                         } else {
1098                                 ioread32_rep(base + MMCIFIFO, ptr, count >> 2);
1099                                 count &= ~0x3;
1100                         }
1101                 } else {
1102                         ioread32_rep(base + MMCIFIFO, ptr, count >> 2);
1103                 }
1104
1105                 ptr += count;
1106                 remain -= count;
1107                 host_remain -= count;
1108
1109                 if (remain == 0)
1110                         break;
1111
1112                 status = readl(base + MMCISTATUS);
1113         } while (status & MCI_RXDATAAVLBL);
1114
1115         return ptr - buffer;
1116 }
1117
1118 static int mmci_pio_write(struct mmci_host *host, char *buffer, unsigned int remain, u32 status)
1119 {
1120         struct variant_data *variant = host->variant;
1121         void __iomem *base = host->base;
1122         char *ptr = buffer;
1123
1124         do {
1125                 unsigned int count, maxcnt;
1126
1127                 maxcnt = status & MCI_TXFIFOEMPTY ?
1128                          variant->fifosize : variant->fifohalfsize;
1129                 count = min(remain, maxcnt);
1130
1131                 /*
1132                  * SDIO especially may want to send something that is
1133                  * not divisible by 4 (as opposed to card sectors
1134                  * etc), and the FIFO only accept full 32-bit writes.
1135                  * So compensate by adding +3 on the count, a single
1136                  * byte become a 32bit write, 7 bytes will be two
1137                  * 32bit writes etc.
1138                  */
1139                 iowrite32_rep(base + MMCIFIFO, ptr, (count + 3) >> 2);
1140
1141                 ptr += count;
1142                 remain -= count;
1143
1144                 if (remain == 0)
1145                         break;
1146
1147                 status = readl(base + MMCISTATUS);
1148         } while (status & MCI_TXFIFOHALFEMPTY);
1149
1150         return ptr - buffer;
1151 }
1152
1153 /*
1154  * PIO data transfer IRQ handler.
1155  */
1156 static irqreturn_t mmci_pio_irq(int irq, void *dev_id)
1157 {
1158         struct mmci_host *host = dev_id;
1159         struct sg_mapping_iter *sg_miter = &host->sg_miter;
1160         struct variant_data *variant = host->variant;
1161         void __iomem *base = host->base;
1162         unsigned long flags;
1163         u32 status;
1164
1165         status = readl(base + MMCISTATUS);
1166
1167         dev_dbg(mmc_dev(host->mmc), "irq1 (pio) %08x\n", status);
1168
1169         local_irq_save(flags);
1170
1171         do {
1172                 unsigned int remain, len;
1173                 char *buffer;
1174
1175                 /*
1176                  * For write, we only need to test the half-empty flag
1177                  * here - if the FIFO is completely empty, then by
1178                  * definition it is more than half empty.
1179                  *
1180                  * For read, check for data available.
1181                  */
1182                 if (!(status & (MCI_TXFIFOHALFEMPTY|MCI_RXDATAAVLBL)))
1183                         break;
1184
1185                 if (!sg_miter_next(sg_miter))
1186                         break;
1187
1188                 buffer = sg_miter->addr;
1189                 remain = sg_miter->length;
1190
1191                 len = 0;
1192                 if (status & MCI_RXACTIVE)
1193                         len = mmci_pio_read(host, buffer, remain);
1194                 if (status & MCI_TXACTIVE)
1195                         len = mmci_pio_write(host, buffer, remain, status);
1196
1197                 sg_miter->consumed = len;
1198
1199                 host->size -= len;
1200                 remain -= len;
1201
1202                 if (remain)
1203                         break;
1204
1205                 status = readl(base + MMCISTATUS);
1206         } while (1);
1207
1208         sg_miter_stop(sg_miter);
1209
1210         local_irq_restore(flags);
1211
1212         /*
1213          * If we have less than the fifo 'half-full' threshold to transfer,
1214          * trigger a PIO interrupt as soon as any data is available.
1215          */
1216         if (status & MCI_RXACTIVE && host->size < variant->fifohalfsize)
1217                 mmci_set_mask1(host, MCI_RXDATAAVLBLMASK);
1218
1219         /*
1220          * If we run out of data, disable the data IRQs; this
1221          * prevents a race where the FIFO becomes empty before
1222          * the chip itself has disabled the data path, and
1223          * stops us racing with our data end IRQ.
1224          */
1225         if (host->size == 0) {
1226                 mmci_set_mask1(host, 0);
1227                 writel(readl(base + MMCIMASK0) | MCI_DATAENDMASK, base + MMCIMASK0);
1228         }
1229
1230         return IRQ_HANDLED;
1231 }
1232
1233 /*
1234  * Handle completion of command and data transfers.
1235  */
1236 static irqreturn_t mmci_irq(int irq, void *dev_id)
1237 {
1238         struct mmci_host *host = dev_id;
1239         u32 status;
1240         int ret = 0;
1241
1242         spin_lock(&host->lock);
1243
1244         do {
1245                 status = readl(host->base + MMCISTATUS);
1246
1247                 if (host->singleirq) {
1248                         if (status & readl(host->base + MMCIMASK1))
1249                                 mmci_pio_irq(irq, dev_id);
1250
1251                         status &= ~MCI_IRQ1MASK;
1252                 }
1253
1254                 /*
1255                  * We intentionally clear the MCI_ST_CARDBUSY IRQ here (if it's
1256                  * enabled) since the HW seems to be triggering the IRQ on both
1257                  * edges while monitoring DAT0 for busy completion.
1258                  */
1259                 status &= readl(host->base + MMCIMASK0);
1260                 writel(status, host->base + MMCICLEAR);
1261
1262                 dev_dbg(mmc_dev(host->mmc), "irq0 (data+cmd) %08x\n", status);
1263
1264                 if (host->variant->reversed_irq_handling) {
1265                         mmci_data_irq(host, host->data, status);
1266                         mmci_cmd_irq(host, host->cmd, status);
1267                 } else {
1268                         mmci_cmd_irq(host, host->cmd, status);
1269                         mmci_data_irq(host, host->data, status);
1270                 }
1271
1272                 /* Don't poll for busy completion in irq context. */
1273                 if (host->busy_status)
1274                         status &= ~MCI_ST_CARDBUSY;
1275
1276                 ret = 1;
1277         } while (status);
1278
1279         spin_unlock(&host->lock);
1280
1281         return IRQ_RETVAL(ret);
1282 }
1283
1284 static void mmci_request(struct mmc_host *mmc, struct mmc_request *mrq)
1285 {
1286         struct mmci_host *host = mmc_priv(mmc);
1287         unsigned long flags;
1288
1289         WARN_ON(host->mrq != NULL);
1290
1291         mrq->cmd->error = mmci_validate_data(host, mrq->data);
1292         if (mrq->cmd->error) {
1293                 mmc_request_done(mmc, mrq);
1294                 return;
1295         }
1296
1297         pm_runtime_get_sync(mmc_dev(mmc));
1298
1299         spin_lock_irqsave(&host->lock, flags);
1300
1301         host->mrq = mrq;
1302
1303         if (mrq->data)
1304                 mmci_get_next_data(host, mrq->data);
1305
1306         if (mrq->data && mrq->data->flags & MMC_DATA_READ)
1307                 mmci_start_data(host, mrq->data);
1308
1309         if (mrq->sbc)
1310                 mmci_start_command(host, mrq->sbc, 0);
1311         else
1312                 mmci_start_command(host, mrq->cmd, 0);
1313
1314         spin_unlock_irqrestore(&host->lock, flags);
1315 }
1316
1317 static void mmci_set_ios(struct mmc_host *mmc, struct mmc_ios *ios)
1318 {
1319         struct mmci_host *host = mmc_priv(mmc);
1320         struct variant_data *variant = host->variant;
1321         u32 pwr = 0;
1322         unsigned long flags;
1323         int ret;
1324
1325         pm_runtime_get_sync(mmc_dev(mmc));
1326
1327         if (host->plat->ios_handler &&
1328                 host->plat->ios_handler(mmc_dev(mmc), ios))
1329                         dev_err(mmc_dev(mmc), "platform ios_handler failed\n");
1330
1331         switch (ios->power_mode) {
1332         case MMC_POWER_OFF:
1333                 if (!IS_ERR(mmc->supply.vmmc))
1334                         mmc_regulator_set_ocr(mmc, mmc->supply.vmmc, 0);
1335
1336                 if (!IS_ERR(mmc->supply.vqmmc) && host->vqmmc_enabled) {
1337                         regulator_disable(mmc->supply.vqmmc);
1338                         host->vqmmc_enabled = false;
1339                 }
1340
1341                 break;
1342         case MMC_POWER_UP:
1343                 if (!IS_ERR(mmc->supply.vmmc))
1344                         mmc_regulator_set_ocr(mmc, mmc->supply.vmmc, ios->vdd);
1345
1346                 /*
1347                  * The ST Micro variant doesn't have the PL180s MCI_PWR_UP
1348                  * and instead uses MCI_PWR_ON so apply whatever value is
1349                  * configured in the variant data.
1350                  */
1351                 pwr |= variant->pwrreg_powerup;
1352
1353                 break;
1354         case MMC_POWER_ON:
1355                 if (!IS_ERR(mmc->supply.vqmmc) && !host->vqmmc_enabled) {
1356                         ret = regulator_enable(mmc->supply.vqmmc);
1357                         if (ret < 0)
1358                                 dev_err(mmc_dev(mmc),
1359                                         "failed to enable vqmmc regulator\n");
1360                         else
1361                                 host->vqmmc_enabled = true;
1362                 }
1363
1364                 pwr |= MCI_PWR_ON;
1365                 break;
1366         }
1367
1368         if (variant->signal_direction && ios->power_mode != MMC_POWER_OFF) {
1369                 /*
1370                  * The ST Micro variant has some additional bits
1371                  * indicating signal direction for the signals in
1372                  * the SD/MMC bus and feedback-clock usage.
1373                  */
1374                 pwr |= host->pwr_reg_add;
1375
1376                 if (ios->bus_width == MMC_BUS_WIDTH_4)
1377                         pwr &= ~MCI_ST_DATA74DIREN;
1378                 else if (ios->bus_width == MMC_BUS_WIDTH_1)
1379                         pwr &= (~MCI_ST_DATA74DIREN &
1380                                 ~MCI_ST_DATA31DIREN &
1381                                 ~MCI_ST_DATA2DIREN);
1382         }
1383
1384         if (ios->bus_mode == MMC_BUSMODE_OPENDRAIN) {
1385                 if (host->hw_designer != AMBA_VENDOR_ST)
1386                         pwr |= MCI_ROD;
1387                 else {
1388                         /*
1389                          * The ST Micro variant use the ROD bit for something
1390                          * else and only has OD (Open Drain).
1391                          */
1392                         pwr |= MCI_OD;
1393                 }
1394         }
1395
1396         /*
1397          * If clock = 0 and the variant requires the MMCIPOWER to be used for
1398          * gating the clock, the MCI_PWR_ON bit is cleared.
1399          */
1400         if (!ios->clock && variant->pwrreg_clkgate)
1401                 pwr &= ~MCI_PWR_ON;
1402
1403         if (host->variant->explicit_mclk_control &&
1404             ios->clock != host->clock_cache) {
1405                 ret = clk_set_rate(host->clk, ios->clock);
1406                 if (ret < 0)
1407                         dev_err(mmc_dev(host->mmc),
1408                                 "Error setting clock rate (%d)\n", ret);
1409                 else
1410                         host->mclk = clk_get_rate(host->clk);
1411         }
1412         host->clock_cache = ios->clock;
1413
1414         spin_lock_irqsave(&host->lock, flags);
1415
1416         mmci_set_clkreg(host, ios->clock);
1417         mmci_write_pwrreg(host, pwr);
1418         mmci_reg_delay(host);
1419
1420         spin_unlock_irqrestore(&host->lock, flags);
1421
1422         pm_runtime_mark_last_busy(mmc_dev(mmc));
1423         pm_runtime_put_autosuspend(mmc_dev(mmc));
1424 }
1425
1426 static int mmci_get_cd(struct mmc_host *mmc)
1427 {
1428         struct mmci_host *host = mmc_priv(mmc);
1429         struct mmci_platform_data *plat = host->plat;
1430         unsigned int status = mmc_gpio_get_cd(mmc);
1431
1432         if (status == -ENOSYS) {
1433                 if (!plat->status)
1434                         return 1; /* Assume always present */
1435
1436                 status = plat->status(mmc_dev(host->mmc));
1437         }
1438         return status;
1439 }
1440
1441 static int mmci_sig_volt_switch(struct mmc_host *mmc, struct mmc_ios *ios)
1442 {
1443         int ret = 0;
1444
1445         if (!IS_ERR(mmc->supply.vqmmc)) {
1446
1447                 pm_runtime_get_sync(mmc_dev(mmc));
1448
1449                 switch (ios->signal_voltage) {
1450                 case MMC_SIGNAL_VOLTAGE_330:
1451                         ret = regulator_set_voltage(mmc->supply.vqmmc,
1452                                                 2700000, 3600000);
1453                         break;
1454                 case MMC_SIGNAL_VOLTAGE_180:
1455                         ret = regulator_set_voltage(mmc->supply.vqmmc,
1456                                                 1700000, 1950000);
1457                         break;
1458                 case MMC_SIGNAL_VOLTAGE_120:
1459                         ret = regulator_set_voltage(mmc->supply.vqmmc,
1460                                                 1100000, 1300000);
1461                         break;
1462                 }
1463
1464                 if (ret)
1465                         dev_warn(mmc_dev(mmc), "Voltage switch failed\n");
1466
1467                 pm_runtime_mark_last_busy(mmc_dev(mmc));
1468                 pm_runtime_put_autosuspend(mmc_dev(mmc));
1469         }
1470
1471         return ret;
1472 }
1473
1474 static struct mmc_host_ops mmci_ops = {
1475         .request        = mmci_request,
1476         .pre_req        = mmci_pre_request,
1477         .post_req       = mmci_post_request,
1478         .set_ios        = mmci_set_ios,
1479         .get_ro         = mmc_gpio_get_ro,
1480         .get_cd         = mmci_get_cd,
1481         .start_signal_voltage_switch = mmci_sig_volt_switch,
1482 };
1483
1484 static int mmci_of_parse(struct device_node *np, struct mmc_host *mmc)
1485 {
1486         struct mmci_host *host = mmc_priv(mmc);
1487         int ret = mmc_of_parse(mmc);
1488
1489         if (ret)
1490                 return ret;
1491
1492         if (of_get_property(np, "st,sig-dir-dat0", NULL))
1493                 host->pwr_reg_add |= MCI_ST_DATA0DIREN;
1494         if (of_get_property(np, "st,sig-dir-dat2", NULL))
1495                 host->pwr_reg_add |= MCI_ST_DATA2DIREN;
1496         if (of_get_property(np, "st,sig-dir-dat31", NULL))
1497                 host->pwr_reg_add |= MCI_ST_DATA31DIREN;
1498         if (of_get_property(np, "st,sig-dir-dat74", NULL))
1499                 host->pwr_reg_add |= MCI_ST_DATA74DIREN;
1500         if (of_get_property(np, "st,sig-dir-cmd", NULL))
1501                 host->pwr_reg_add |= MCI_ST_CMDDIREN;
1502         if (of_get_property(np, "st,sig-pin-fbclk", NULL))
1503                 host->pwr_reg_add |= MCI_ST_FBCLKEN;
1504
1505         if (of_get_property(np, "mmc-cap-mmc-highspeed", NULL))
1506                 mmc->caps |= MMC_CAP_MMC_HIGHSPEED;
1507         if (of_get_property(np, "mmc-cap-sd-highspeed", NULL))
1508                 mmc->caps |= MMC_CAP_SD_HIGHSPEED;
1509
1510         return 0;
1511 }
1512
1513 static int mmci_probe(struct amba_device *dev,
1514         const struct amba_id *id)
1515 {
1516         struct mmci_platform_data *plat = dev->dev.platform_data;
1517         struct device_node *np = dev->dev.of_node;
1518         struct variant_data *variant = id->data;
1519         struct mmci_host *host;
1520         struct mmc_host *mmc;
1521         int ret;
1522
1523         /* Must have platform data or Device Tree. */
1524         if (!plat && !np) {
1525                 dev_err(&dev->dev, "No plat data or DT found\n");
1526                 return -EINVAL;
1527         }
1528
1529         if (!plat) {
1530                 plat = devm_kzalloc(&dev->dev, sizeof(*plat), GFP_KERNEL);
1531                 if (!plat)
1532                         return -ENOMEM;
1533         }
1534
1535         mmc = mmc_alloc_host(sizeof(struct mmci_host), &dev->dev);
1536         if (!mmc)
1537                 return -ENOMEM;
1538
1539         ret = mmci_of_parse(np, mmc);
1540         if (ret)
1541                 goto host_free;
1542
1543         host = mmc_priv(mmc);
1544         host->mmc = mmc;
1545
1546         host->hw_designer = amba_manf(dev);
1547         host->hw_revision = amba_rev(dev);
1548         dev_dbg(mmc_dev(mmc), "designer ID = 0x%02x\n", host->hw_designer);
1549         dev_dbg(mmc_dev(mmc), "revision = 0x%01x\n", host->hw_revision);
1550
1551         host->clk = devm_clk_get(&dev->dev, NULL);
1552         if (IS_ERR(host->clk)) {
1553                 ret = PTR_ERR(host->clk);
1554                 goto host_free;
1555         }
1556
1557         ret = clk_prepare_enable(host->clk);
1558         if (ret)
1559                 goto host_free;
1560
1561         if (variant->qcom_fifo)
1562                 host->get_rx_fifocnt = mmci_qcom_get_rx_fifocnt;
1563         else
1564                 host->get_rx_fifocnt = mmci_get_rx_fifocnt;
1565
1566         host->plat = plat;
1567         host->variant = variant;
1568         host->mclk = clk_get_rate(host->clk);
1569         /*
1570          * According to the spec, mclk is max 100 MHz,
1571          * so we try to adjust the clock down to this,
1572          * (if possible).
1573          */
1574         if (host->mclk > variant->f_max) {
1575                 ret = clk_set_rate(host->clk, variant->f_max);
1576                 if (ret < 0)
1577                         goto clk_disable;
1578                 host->mclk = clk_get_rate(host->clk);
1579                 dev_dbg(mmc_dev(mmc), "eventual mclk rate: %u Hz\n",
1580                         host->mclk);
1581         }
1582
1583         host->phybase = dev->res.start;
1584         host->base = devm_ioremap_resource(&dev->dev, &dev->res);
1585         if (IS_ERR(host->base)) {
1586                 ret = PTR_ERR(host->base);
1587                 goto clk_disable;
1588         }
1589
1590         /*
1591          * The ARM and ST versions of the block have slightly different
1592          * clock divider equations which means that the minimum divider
1593          * differs too.
1594          * on Qualcomm like controllers get the nearest minimum clock to 100Khz
1595          */
1596         if (variant->st_clkdiv)
1597                 mmc->f_min = DIV_ROUND_UP(host->mclk, 257);
1598         else if (variant->explicit_mclk_control)
1599                 mmc->f_min = clk_round_rate(host->clk, 100000);
1600         else
1601                 mmc->f_min = DIV_ROUND_UP(host->mclk, 512);
1602         /*
1603          * If no maximum operating frequency is supplied, fall back to use
1604          * the module parameter, which has a (low) default value in case it
1605          * is not specified. Either value must not exceed the clock rate into
1606          * the block, of course.
1607          */
1608         if (mmc->f_max)
1609                 mmc->f_max = variant->explicit_mclk_control ?
1610                                 min(variant->f_max, mmc->f_max) :
1611                                 min(host->mclk, mmc->f_max);
1612         else
1613                 mmc->f_max = variant->explicit_mclk_control ?
1614                                 fmax : min(host->mclk, fmax);
1615
1616
1617         dev_dbg(mmc_dev(mmc), "clocking block at %u Hz\n", mmc->f_max);
1618
1619         /* Get regulators and the supported OCR mask */
1620         ret = mmc_regulator_get_supply(mmc);
1621         if (ret == -EPROBE_DEFER)
1622                 goto clk_disable;
1623
1624         if (!mmc->ocr_avail)
1625                 mmc->ocr_avail = plat->ocr_mask;
1626         else if (plat->ocr_mask)
1627                 dev_warn(mmc_dev(mmc), "Platform OCR mask is ignored\n");
1628
1629         /* DT takes precedence over platform data. */
1630         if (!np) {
1631                 if (!plat->cd_invert)
1632                         mmc->caps2 |= MMC_CAP2_CD_ACTIVE_HIGH;
1633                 mmc->caps2 |= MMC_CAP2_RO_ACTIVE_HIGH;
1634         }
1635
1636         /* We support these capabilities. */
1637         mmc->caps |= MMC_CAP_CMD23;
1638
1639         if (variant->busy_detect) {
1640                 mmci_ops.card_busy = mmci_card_busy;
1641                 mmci_write_datactrlreg(host, MCI_ST_DPSM_BUSYMODE);
1642                 mmc->caps |= MMC_CAP_WAIT_WHILE_BUSY;
1643                 mmc->max_busy_timeout = 0;
1644         }
1645
1646         mmc->ops = &mmci_ops;
1647
1648         /* We support these PM capabilities. */
1649         mmc->pm_caps |= MMC_PM_KEEP_POWER;
1650
1651         /*
1652          * We can do SGIO
1653          */
1654         mmc->max_segs = NR_SG;
1655
1656         /*
1657          * Since only a certain number of bits are valid in the data length
1658          * register, we must ensure that we don't exceed 2^num-1 bytes in a
1659          * single request.
1660          */
1661         mmc->max_req_size = (1 << variant->datalength_bits) - 1;
1662
1663         /*
1664          * Set the maximum segment size.  Since we aren't doing DMA
1665          * (yet) we are only limited by the data length register.
1666          */
1667         mmc->max_seg_size = mmc->max_req_size;
1668
1669         /*
1670          * Block size can be up to 2048 bytes, but must be a power of two.
1671          */
1672         mmc->max_blk_size = 1 << 11;
1673
1674         /*
1675          * Limit the number of blocks transferred so that we don't overflow
1676          * the maximum request size.
1677          */
1678         mmc->max_blk_count = mmc->max_req_size >> 11;
1679
1680         spin_lock_init(&host->lock);
1681
1682         writel(0, host->base + MMCIMASK0);
1683         writel(0, host->base + MMCIMASK1);
1684         writel(0xfff, host->base + MMCICLEAR);
1685
1686         /*
1687          * If:
1688          * - not using DT but using a descriptor table, or
1689          * - using a table of descriptors ALONGSIDE DT, or
1690          * look up these descriptors named "cd" and "wp" right here, fail
1691          * silently of these do not exist and proceed to try platform data
1692          */
1693         if (!np) {
1694                 ret = mmc_gpiod_request_cd(mmc, "cd", 0, false, 0, NULL);
1695                 if (ret < 0) {
1696                         if (ret == -EPROBE_DEFER)
1697                                 goto clk_disable;
1698                         else if (gpio_is_valid(plat->gpio_cd)) {
1699                                 ret = mmc_gpio_request_cd(mmc, plat->gpio_cd, 0);
1700                                 if (ret)
1701                                         goto clk_disable;
1702                         }
1703                 }
1704
1705                 ret = mmc_gpiod_request_ro(mmc, "wp", 0, false, 0, NULL);
1706                 if (ret < 0) {
1707                         if (ret == -EPROBE_DEFER)
1708                                 goto clk_disable;
1709                         else if (gpio_is_valid(plat->gpio_wp)) {
1710                                 ret = mmc_gpio_request_ro(mmc, plat->gpio_wp);
1711                                 if (ret)
1712                                         goto clk_disable;
1713                         }
1714                 }
1715         }
1716
1717         ret = devm_request_irq(&dev->dev, dev->irq[0], mmci_irq, IRQF_SHARED,
1718                         DRIVER_NAME " (cmd)", host);
1719         if (ret)
1720                 goto clk_disable;
1721
1722         if (!dev->irq[1])
1723                 host->singleirq = true;
1724         else {
1725                 ret = devm_request_irq(&dev->dev, dev->irq[1], mmci_pio_irq,
1726                                 IRQF_SHARED, DRIVER_NAME " (pio)", host);
1727                 if (ret)
1728                         goto clk_disable;
1729         }
1730
1731         writel(MCI_IRQENABLE, host->base + MMCIMASK0);
1732
1733         amba_set_drvdata(dev, mmc);
1734
1735         dev_info(&dev->dev, "%s: PL%03x manf %x rev%u at 0x%08llx irq %d,%d (pio)\n",
1736                  mmc_hostname(mmc), amba_part(dev), amba_manf(dev),
1737                  amba_rev(dev), (unsigned long long)dev->res.start,
1738                  dev->irq[0], dev->irq[1]);
1739
1740         mmci_dma_setup(host);
1741
1742         pm_runtime_set_autosuspend_delay(&dev->dev, 50);
1743         pm_runtime_use_autosuspend(&dev->dev);
1744
1745         mmc_add_host(mmc);
1746
1747         pm_runtime_put(&dev->dev);
1748         return 0;
1749
1750  clk_disable:
1751         clk_disable_unprepare(host->clk);
1752  host_free:
1753         mmc_free_host(mmc);
1754         return ret;
1755 }
1756
1757 static int mmci_remove(struct amba_device *dev)
1758 {
1759         struct mmc_host *mmc = amba_get_drvdata(dev);
1760
1761         if (mmc) {
1762                 struct mmci_host *host = mmc_priv(mmc);
1763
1764                 /*
1765                  * Undo pm_runtime_put() in probe.  We use the _sync
1766                  * version here so that we can access the primecell.
1767                  */
1768                 pm_runtime_get_sync(&dev->dev);
1769
1770                 mmc_remove_host(mmc);
1771
1772                 writel(0, host->base + MMCIMASK0);
1773                 writel(0, host->base + MMCIMASK1);
1774
1775                 writel(0, host->base + MMCICOMMAND);
1776                 writel(0, host->base + MMCIDATACTRL);
1777
1778                 mmci_dma_release(host);
1779                 clk_disable_unprepare(host->clk);
1780                 mmc_free_host(mmc);
1781         }
1782
1783         return 0;
1784 }
1785
1786 #ifdef CONFIG_PM
1787 static void mmci_save(struct mmci_host *host)
1788 {
1789         unsigned long flags;
1790
1791         spin_lock_irqsave(&host->lock, flags);
1792
1793         writel(0, host->base + MMCIMASK0);
1794         if (host->variant->pwrreg_nopower) {
1795                 writel(0, host->base + MMCIDATACTRL);
1796                 writel(0, host->base + MMCIPOWER);
1797                 writel(0, host->base + MMCICLOCK);
1798         }
1799         mmci_reg_delay(host);
1800
1801         spin_unlock_irqrestore(&host->lock, flags);
1802 }
1803
1804 static void mmci_restore(struct mmci_host *host)
1805 {
1806         unsigned long flags;
1807
1808         spin_lock_irqsave(&host->lock, flags);
1809
1810         if (host->variant->pwrreg_nopower) {
1811                 writel(host->clk_reg, host->base + MMCICLOCK);
1812                 writel(host->datactrl_reg, host->base + MMCIDATACTRL);
1813                 writel(host->pwr_reg, host->base + MMCIPOWER);
1814         }
1815         writel(MCI_IRQENABLE, host->base + MMCIMASK0);
1816         mmci_reg_delay(host);
1817
1818         spin_unlock_irqrestore(&host->lock, flags);
1819 }
1820
1821 static int mmci_runtime_suspend(struct device *dev)
1822 {
1823         struct amba_device *adev = to_amba_device(dev);
1824         struct mmc_host *mmc = amba_get_drvdata(adev);
1825
1826         if (mmc) {
1827                 struct mmci_host *host = mmc_priv(mmc);
1828                 pinctrl_pm_select_sleep_state(dev);
1829                 mmci_save(host);
1830                 clk_disable_unprepare(host->clk);
1831         }
1832
1833         return 0;
1834 }
1835
1836 static int mmci_runtime_resume(struct device *dev)
1837 {
1838         struct amba_device *adev = to_amba_device(dev);
1839         struct mmc_host *mmc = amba_get_drvdata(adev);
1840
1841         if (mmc) {
1842                 struct mmci_host *host = mmc_priv(mmc);
1843                 clk_prepare_enable(host->clk);
1844                 mmci_restore(host);
1845                 pinctrl_pm_select_default_state(dev);
1846         }
1847
1848         return 0;
1849 }
1850 #endif
1851
1852 static const struct dev_pm_ops mmci_dev_pm_ops = {
1853         SET_SYSTEM_SLEEP_PM_OPS(pm_runtime_force_suspend,
1854                                 pm_runtime_force_resume)
1855         SET_RUNTIME_PM_OPS(mmci_runtime_suspend, mmci_runtime_resume, NULL)
1856 };
1857
1858 static struct amba_id mmci_ids[] = {
1859         {
1860                 .id     = 0x00041180,
1861                 .mask   = 0xff0fffff,
1862                 .data   = &variant_arm,
1863         },
1864         {
1865                 .id     = 0x01041180,
1866                 .mask   = 0xff0fffff,
1867                 .data   = &variant_arm_extended_fifo,
1868         },
1869         {
1870                 .id     = 0x02041180,
1871                 .mask   = 0xff0fffff,
1872                 .data   = &variant_arm_extended_fifo_hwfc,
1873         },
1874         {
1875                 .id     = 0x00041181,
1876                 .mask   = 0x000fffff,
1877                 .data   = &variant_arm,
1878         },
1879         /* ST Micro variants */
1880         {
1881                 .id     = 0x00180180,
1882                 .mask   = 0x00ffffff,
1883                 .data   = &variant_u300,
1884         },
1885         {
1886                 .id     = 0x10180180,
1887                 .mask   = 0xf0ffffff,
1888                 .data   = &variant_nomadik,
1889         },
1890         {
1891                 .id     = 0x00280180,
1892                 .mask   = 0x00ffffff,
1893                 .data   = &variant_nomadik,
1894         },
1895         {
1896                 .id     = 0x00480180,
1897                 .mask   = 0xf0ffffff,
1898                 .data   = &variant_ux500,
1899         },
1900         {
1901                 .id     = 0x10480180,
1902                 .mask   = 0xf0ffffff,
1903                 .data   = &variant_ux500v2,
1904         },
1905         /* Qualcomm variants */
1906         {
1907                 .id     = 0x00051180,
1908                 .mask   = 0x000fffff,
1909                 .data   = &variant_qcom,
1910         },
1911         { 0, 0 },
1912 };
1913
1914 MODULE_DEVICE_TABLE(amba, mmci_ids);
1915
1916 static struct amba_driver mmci_driver = {
1917         .drv            = {
1918                 .name   = DRIVER_NAME,
1919                 .pm     = &mmci_dev_pm_ops,
1920         },
1921         .probe          = mmci_probe,
1922         .remove         = mmci_remove,
1923         .id_table       = mmci_ids,
1924 };
1925
1926 module_amba_driver(mmci_driver);
1927
1928 module_param(fmax, uint, 0444);
1929
1930 MODULE_DESCRIPTION("ARM PrimeCell PL180/181 Multimedia Card Interface driver");
1931 MODULE_LICENSE("GPL");