drivers/net/ethernet/mellanox/mlxsw/spectrum.h

   1 /*
   2  * drivers/net/ethernet/mellanox/mlxsw/spectrum.h
   3  * Copyright (c) 2015 Mellanox Technologies. All rights reserved.
   4  * Copyright (c) 2015 Jiri Pirko <jiri@mellanox.com>
   5  * Copyright (c) 2015 Ido Schimmel <idosch@mellanox.com>
   6  * Copyright (c) 2015 Elad Raz <eladr@mellanox.com>
   7  *
   8  * Redistribution and use in source and binary forms, with or without
   9  * modification, are permitted provided that the following conditions are met:
  10  *
  11  * 1. Redistributions of source code must retain the above copyright
  12  *    notice, this list of conditions and the following disclaimer.
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *    notice, this list of conditions and the following disclaimer in the
  15  *    documentation and/or other materials provided with the distribution.
  16  * 3. Neither the names of the copyright holders nor the names of its
  17  *    contributors may be used to endorse or promote products derived from
  18  *    this software without specific prior written permission.
  19  *
  20  * Alternatively, this software may be distributed under the terms of the
  21  * GNU General Public License ("GPL") version 2 as published by the Free
  22  * Software Foundation.
  23  *
  24  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  25  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  26  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  27  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  28  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  29  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  30  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  31  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  32  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  33  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  34  * POSSIBILITY OF SUCH DAMAGE.
  35  */
  36
  37 #ifndef _MLXSW_SPECTRUM_H
  38 #define _MLXSW_SPECTRUM_H
  39
  40 #include <linux/types.h>
  41 #include <linux/netdevice.h>
  42 #include <linux/bitops.h>
  43 #include <linux/if_vlan.h>
  44 #include <linux/list.h>
  45 #include <linux/dcbnl.h>
  46 #include <net/switchdev.h>
  47
  48 #include "port.h"
  49 #include "core.h"
  50
  51 #define MLXSW_SP_VFID_BASE VLAN_N_VID
  52 #define MLXSW_SP_VFID_PORT_MAX 512      /* Non-bridged VLAN interfaces */
  53 #define MLXSW_SP_VFID_BR_MAX 6144       /* Bridged VLAN interfaces */
  54 #define MLXSW_SP_VFID_MAX (MLXSW_SP_VFID_PORT_MAX + MLXSW_SP_VFID_BR_MAX)
  55
  56 #define MLXSW_SP_LAG_MAX 64
  57 #define MLXSW_SP_PORT_PER_LAG_MAX 16
  58
  59 #define MLXSW_SP_MID_MAX 7000
  60
  61 #define MLXSW_SP_PORTS_PER_CLUSTER_MAX 4
  62
  63 #define MLXSW_SP_PORT_BASE_SPEED 25000  /* Mb/s */
  64
  65 #define MLXSW_SP_BYTES_PER_CELL 96
  66
  67 #define MLXSW_SP_BYTES_TO_CELLS(b) DIV_ROUND_UP(b, MLXSW_SP_BYTES_PER_CELL)
  68 #define MLXSW_SP_CELLS_TO_BYTES(c) (c * MLXSW_SP_BYTES_PER_CELL)
  69
  70 /* Maximum delay buffer needed in case of PAUSE frames, in cells.
  71  * Assumes 100m cable and maximum MTU.
  72  */
  73 #define MLXSW_SP_PAUSE_DELAY 612
  74
  75 #define MLXSW_SP_CELL_FACTOR 2  /* 2 * cell_size / (IPG + cell_size + 1) */
  76
  77 static inline u16 mlxsw_sp_pfc_delay_get(int mtu, u16 delay)
  78 {
  79         delay = MLXSW_SP_BYTES_TO_CELLS(DIV_ROUND_UP(delay, BITS_PER_BYTE));
  80         return MLXSW_SP_CELL_FACTOR * delay + MLXSW_SP_BYTES_TO_CELLS(mtu);
  81 }
  82
  83 struct mlxsw_sp_port;
  84
  85 struct mlxsw_sp_upper {
  86         struct net_device *dev;
  87         unsigned int ref_count;
  88 };
  89
  90 struct mlxsw_sp_vfid {
  91         struct list_head list;
  92         u16 nr_vports;
  93         u16 vfid;       /* Starting at 0 */
  94         struct net_device *br_dev;
  95         u16 vid;
  96 };
  97
  98 struct mlxsw_sp_mid {
  99         struct list_head list;
 100         unsigned char addr[ETH_ALEN];
 101         u16 vid;
 102         u16 mid;
 103         unsigned int ref_count;
 104 };
 105
 106 static inline u16 mlxsw_sp_vfid_to_fid(u16 vfid)
 107 {
 108         return MLXSW_SP_VFID_BASE + vfid;
 109 }
 110
 111 static inline u16 mlxsw_sp_fid_to_vfid(u16 fid)
 112 {
 113         return fid - MLXSW_SP_VFID_BASE;
 114 }
 115
 116 static inline bool mlxsw_sp_fid_is_vfid(u16 fid)
 117 {
 118         return fid >= MLXSW_SP_VFID_BASE;
 119 }
 120
 121 struct mlxsw_sp_sb_pr {
 122         enum mlxsw_reg_sbpr_mode mode;
 123         u32 size;
 124 };
 125
 126 struct mlxsw_sp_sb_cm {
 127         u32 min_buff;
 128         u32 max_buff;
 129         u8 pool;
 130 };
 131
 132 struct mlxsw_sp_sb_pm {
 133         u32 min_buff;
 134         u32 max_buff;
 135 };
 136
 137 #define MLXSW_SP_SB_POOL_COUNT  4
 138 #define MLXSW_SP_SB_TC_COUNT    8
 139
 140 struct mlxsw_sp_sb {
 141         struct mlxsw_sp_sb_pr prs[2][MLXSW_SP_SB_POOL_COUNT];
 142         struct {
 143                 struct mlxsw_sp_sb_cm cms[2][MLXSW_SP_SB_TC_COUNT];
 144                 struct mlxsw_sp_sb_pm pms[2][MLXSW_SP_SB_POOL_COUNT];
 145         } ports[MLXSW_PORT_MAX_PORTS];
 146 };
 147
 148 struct mlxsw_sp {
 149         struct {
 150                 struct list_head list;
 151                 unsigned long mapped[BITS_TO_LONGS(MLXSW_SP_VFID_PORT_MAX)];
 152         } port_vfids;
 153         struct {
 154                 struct list_head list;
 155                 unsigned long mapped[BITS_TO_LONGS(MLXSW_SP_VFID_BR_MAX)];
 156         } br_vfids;
 157         struct {
 158                 struct list_head list;
 159                 unsigned long mapped[BITS_TO_LONGS(MLXSW_SP_MID_MAX)];
 160         } br_mids;
 161         unsigned long active_fids[BITS_TO_LONGS(VLAN_N_VID)];
 162         struct mlxsw_sp_port **ports;
 163         struct mlxsw_core *core;
 164         const struct mlxsw_bus_info *bus_info;
 165         unsigned char base_mac[ETH_ALEN];
 166         struct {
 167                 struct delayed_work dw;
 168 #define MLXSW_SP_DEFAULT_LEARNING_INTERVAL 100
 169                 unsigned int interval; /* ms */
 170         } fdb_notify;
 171 #define MLXSW_SP_MIN_AGEING_TIME 10
 172 #define MLXSW_SP_MAX_AGEING_TIME 1000000
 173 #define MLXSW_SP_DEFAULT_AGEING_TIME 300
 174         u32 ageing_time;
 175         struct mlxsw_sp_upper master_bridge;
 176         struct mlxsw_sp_upper lags[MLXSW_SP_LAG_MAX];
 177         u8 port_to_module[MLXSW_PORT_MAX_PORTS];
 178         struct mlxsw_sp_sb sb;
 179 };
 180
 181 static inline struct mlxsw_sp_upper *
 182 mlxsw_sp_lag_get(struct mlxsw_sp *mlxsw_sp, u16 lag_id)
 183 {
 184         return &mlxsw_sp->lags[lag_id];
 185 }
 186
 187 struct mlxsw_sp_port_pcpu_stats {
 188         u64                     rx_packets;
 189         u64                     rx_bytes;
 190         u64                     tx_packets;
 191         u64                     tx_bytes;
 192         struct u64_stats_sync   syncp;
 193         u32                     tx_dropped;
 194 };
 195
 196 struct mlxsw_sp_port {
 197         struct mlxsw_core_port core_port; /* must be first */
 198         struct net_device *dev;
 199         struct mlxsw_sp_port_pcpu_stats __percpu *pcpu_stats;
 200         struct mlxsw_sp *mlxsw_sp;
 201         u8 local_port;
 202         u8 stp_state;
 203         u8 learning:1,
 204            learning_sync:1,
 205            uc_flood:1,
 206            bridged:1,
 207            lagged:1,
 208            split:1;
 209         u16 pvid;
 210         u16 lag_id;
 211         struct {
 212                 struct list_head list;
 213                 struct mlxsw_sp_vfid *vfid;
 214                 u16 vid;
 215         } vport;
 216         struct {
 217                 u8 tx_pause:1,
 218                    rx_pause:1;
 219         } link;
 220         struct {
 221                 struct ieee_ets *ets;
 222                 struct ieee_maxrate *maxrate;
 223                 struct ieee_pfc *pfc;
 224         } dcb;
 225         /* 802.1Q bridge VLANs */
 226         unsigned long *active_vlans;
 227         unsigned long *untagged_vlans;
 228         /* VLAN interfaces */
 229         struct list_head vports_list;
 230 };
 231
 232 static inline bool
 233 mlxsw_sp_port_is_pause_en(const struct mlxsw_sp_port *mlxsw_sp_port)
 234 {
 235         return mlxsw_sp_port->link.tx_pause || mlxsw_sp_port->link.rx_pause;
 236 }
 237
 238 static inline struct mlxsw_sp_port *
 239 mlxsw_sp_port_lagged_get(struct mlxsw_sp *mlxsw_sp, u16 lag_id, u8 port_index)
 240 {
 241         struct mlxsw_sp_port *mlxsw_sp_port;
 242         u8 local_port;
 243
 244         local_port = mlxsw_core_lag_mapping_get(mlxsw_sp->core,
 245                                                 lag_id, port_index);
 246         mlxsw_sp_port = mlxsw_sp->ports[local_port];
 247         return mlxsw_sp_port && mlxsw_sp_port->lagged ? mlxsw_sp_port : NULL;
 248 }
 249
 250 static inline bool
 251 mlxsw_sp_port_is_vport(const struct mlxsw_sp_port *mlxsw_sp_port)
 252 {
 253         return mlxsw_sp_port->vport.vfid;
 254 }
 255
 256 static inline struct net_device *
 257 mlxsw_sp_vport_br_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 258 {
 259         return mlxsw_sp_vport->vport.vfid->br_dev;
 260 }
 261
 262 static inline u16
 263 mlxsw_sp_vport_vid_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 264 {
 265         return mlxsw_sp_vport->vport.vid;
 266 }
 267
 268 static inline u16
 269 mlxsw_sp_vport_vfid_get(const struct mlxsw_sp_port *mlxsw_sp_vport)
 270 {
 271         return mlxsw_sp_vport->vport.vfid->vfid;
 272 }
 273
 274 static inline struct mlxsw_sp_port *
 275 mlxsw_sp_port_vport_find(const struct mlxsw_sp_port *mlxsw_sp_port, u16 vid)
 276 {
 277         struct mlxsw_sp_port *mlxsw_sp_vport;
 278
 279         list_for_each_entry(mlxsw_sp_vport, &mlxsw_sp_port->vports_list,
 280                             vport.list) {
 281                 if (mlxsw_sp_vport_vid_get(mlxsw_sp_vport) == vid)
 282                         return mlxsw_sp_vport;
 283         }
 284
 285         return NULL;
 286 }
 287
 288 static inline struct mlxsw_sp_port *
 289 mlxsw_sp_port_vport_find_by_vfid(const struct mlxsw_sp_port *mlxsw_sp_port,
 290                                  u16 vfid)
 291 {
 292         struct mlxsw_sp_port *mlxsw_sp_vport;
 293
 294         list_for_each_entry(mlxsw_sp_vport, &mlxsw_sp_port->vports_list,
 295                             vport.list) {
 296                 if (mlxsw_sp_vport_vfid_get(mlxsw_sp_vport) == vfid)
 297                         return mlxsw_sp_vport;
 298         }
 299
 300         return NULL;
 301 }
 302
 303 enum mlxsw_sp_flood_table {
 304         MLXSW_SP_FLOOD_TABLE_UC,
 305         MLXSW_SP_FLOOD_TABLE_BM,
 306 };
 307
 308 int mlxsw_sp_buffers_init(struct mlxsw_sp *mlxsw_sp);
 309 void mlxsw_sp_buffers_fini(struct mlxsw_sp *mlxsw_sp);
 310 int mlxsw_sp_port_buffers_init(struct mlxsw_sp_port *mlxsw_sp_port);
 311 int mlxsw_sp_sb_pool_get(struct mlxsw_core *mlxsw_core,
 312                          unsigned int sb_index, u16 pool_index,
 313                          struct devlink_sb_pool_info *pool_info);
 314 int mlxsw_sp_sb_pool_set(struct mlxsw_core *mlxsw_core,
 315                          unsigned int sb_index, u16 pool_index, u32 size,
 316                          enum devlink_sb_threshold_type threshold_type);
 317 int mlxsw_sp_sb_port_pool_get(struct mlxsw_core_port *mlxsw_core_port,
 318                               unsigned int sb_index, u16 pool_index,
 319                               u32 *p_threshold);
 320 int mlxsw_sp_sb_port_pool_set(struct mlxsw_core_port *mlxsw_core_port,
 321                               unsigned int sb_index, u16 pool_index,
 322                               u32 threshold);
 323 int mlxsw_sp_sb_tc_pool_bind_get(struct mlxsw_core_port *mlxsw_core_port,
 324                                  unsigned int sb_index, u16 tc_index,
 325                                  enum devlink_sb_pool_type pool_type,
 326                                  u16 *p_pool_index, u32 *p_threshold);
 327 int mlxsw_sp_sb_tc_pool_bind_set(struct mlxsw_core_port *mlxsw_core_port,
 328                                  unsigned int sb_index, u16 tc_index,
 329                                  enum devlink_sb_pool_type pool_type,
 330                                  u16 pool_index, u32 threshold);
 331
 332 int mlxsw_sp_switchdev_init(struct mlxsw_sp *mlxsw_sp);
 333 void mlxsw_sp_switchdev_fini(struct mlxsw_sp *mlxsw_sp);
 334 int mlxsw_sp_port_vlan_init(struct mlxsw_sp_port *mlxsw_sp_port);
 335 void mlxsw_sp_port_switchdev_init(struct mlxsw_sp_port *mlxsw_sp_port);
 336 void mlxsw_sp_port_switchdev_fini(struct mlxsw_sp_port *mlxsw_sp_port);
 337 int mlxsw_sp_port_vid_to_fid_set(struct mlxsw_sp_port *mlxsw_sp_port,
 338                                  enum mlxsw_reg_svfa_mt mt, bool valid, u16 fid,
 339                                  u16 vid);
 340 int mlxsw_sp_port_vlan_set(struct mlxsw_sp_port *mlxsw_sp_port, u16 vid_begin,
 341                            u16 vid_end, bool is_member, bool untagged);
 342 int mlxsw_sp_port_add_vid(struct net_device *dev, __be16 __always_unused proto,
 343                           u16 vid);
 344 int mlxsw_sp_port_kill_vid(struct net_device *dev,
 345                            __be16 __always_unused proto, u16 vid);
 346 int mlxsw_sp_vport_flood_set(struct mlxsw_sp_port *mlxsw_sp_vport, u16 vfid,
 347                              bool set, bool only_uc);
 348 void mlxsw_sp_port_active_vlans_del(struct mlxsw_sp_port *mlxsw_sp_port);
 349 int mlxsw_sp_port_pvid_set(struct mlxsw_sp_port *mlxsw_sp_port, u16 vid);
 350 int mlxsw_sp_port_ets_set(struct mlxsw_sp_port *mlxsw_sp_port,
 351                           enum mlxsw_reg_qeec_hr hr, u8 index, u8 next_index,
 352                           bool dwrr, u8 dwrr_weight);
 353 int mlxsw_sp_port_prio_tc_set(struct mlxsw_sp_port *mlxsw_sp_port,
 354                               u8 switch_prio, u8 tclass);
 355 int __mlxsw_sp_port_headroom_set(struct mlxsw_sp_port *mlxsw_sp_port, int mtu,
 356                                  u8 *prio_tc, bool pause_en,
 357                                  struct ieee_pfc *my_pfc);
 358 int mlxsw_sp_port_ets_maxrate_set(struct mlxsw_sp_port *mlxsw_sp_port,
 359                                   enum mlxsw_reg_qeec_hr hr, u8 index,
 360                                   u8 next_index, u32 maxrate);
 361
 362 #ifdef CONFIG_MLXSW_SPECTRUM_DCB
 363
 364 int mlxsw_sp_port_dcb_init(struct mlxsw_sp_port *mlxsw_sp_port);
 365 void mlxsw_sp_port_dcb_fini(struct mlxsw_sp_port *mlxsw_sp_port);
 366
 367 #else
 368
 369 static inline int mlxsw_sp_port_dcb_init(struct mlxsw_sp_port *mlxsw_sp_port)
 370 {
 371         return 0;
 372 }
 373
 374 static inline void mlxsw_sp_port_dcb_fini(struct mlxsw_sp_port *mlxsw_sp_port)
 375 {}
 376
 377 #endif
 378
 379 #endif