drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/ip.h>
  35 #include <net/ip.h>
  36 #include <linux/tcp.h>
  37 #include <linux/in.h>
  38 #include <linux/delay.h>
  39 #include <linux/workqueue.h>
  40 #include <linux/if_vlan.h>
  41 #include <linux/prefetch.h>
  42 #include <linux/debugfs.h>
  43 #include <linux/mii.h>
  44
  45 #include <asm/irq.h>
  46
  47 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  48 #define SKY2_VLAN_TAG_USED 1
  49 #endif
  50
  51 #include "sky2.h"
  52
  53 #define DRV_NAME                "sky2"
  54 #define DRV_VERSION             "1.17"
  55 #define PFX                     DRV_NAME " "
  56
  57 /*
  58  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  59  * that are organized into three (receive, transmit, status) different rings
  60  * similar to Tigon3.
  61  */
  62
  63 #define RX_LE_SIZE              1024
  64 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  65 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  66 #define RX_DEF_PENDING          RX_MAX_PENDING
  67 #define RX_SKB_ALIGN            8
  68
  69 #define TX_RING_SIZE            512
  70 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  71 #define TX_MIN_PENDING          64
  72 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  73
  74 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  75 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  76 #define TX_WATCHDOG             (5 * HZ)
  77 #define NAPI_WEIGHT             64
  78 #define PHY_RETRIES             1000
  79
  80 #define SKY2_EEPROM_MAGIC       0x9955aabb
  81
  82
  83 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  84
  85 static const u32 default_msg =
  86     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  87     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  88     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  89
  90 static int debug = -1;          /* defaults above */
  91 module_param(debug, int, 0);
  92 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  93
  94 static int copybreak __read_mostly = 128;
  95 module_param(copybreak, int, 0);
  96 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  97
  98 static int disable_msi = 0;
  99 module_param(disable_msi, int, 0);
 100 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 101
 102 static const struct pci_device_id sky2_id_table[] = {
 103         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 109         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 133         { 0 }
 134 };
 135
 136 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 137
 138 /* Avoid conditionals by using array */
 139 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 140 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 141 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 142
 143 /* This driver supports yukon2 chipset only */
 144 static const char *yukon2_name[] = {
 145         "XL",           /* 0xb3 */
 146         "EC Ultra",     /* 0xb4 */
 147         "Extreme",      /* 0xb5 */
 148         "EC",           /* 0xb6 */
 149         "FE",           /* 0xb7 */
 150 };
 151
 152 static void sky2_set_multicast(struct net_device *dev);
 153
 154 /* Access to external PHY */
 155 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 156 {
 157         int i;
 158
 159         gma_write16(hw, port, GM_SMI_DATA, val);
 160         gma_write16(hw, port, GM_SMI_CTRL,
 161                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 162
 163         for (i = 0; i < PHY_RETRIES; i++) {
 164                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 165                         return 0;
 166                 udelay(1);
 167         }
 168
 169         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 170         return -ETIMEDOUT;
 171 }
 172
 173 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 174 {
 175         int i;
 176
 177         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 178                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 179
 180         for (i = 0; i < PHY_RETRIES; i++) {
 181                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 182                         *val = gma_read16(hw, port, GM_SMI_DATA);
 183                         return 0;
 184                 }
 185
 186                 udelay(1);
 187         }
 188
 189         return -ETIMEDOUT;
 190 }
 191
 192 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 193 {
 194         u16 v;
 195
 196         if (__gm_phy_read(hw, port, reg, &v) != 0)
 197                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 198         return v;
 199 }
 200
 201
 202 static void sky2_power_on(struct sky2_hw *hw)
 203 {
 204         /* switch power to VCC (WA for VAUX problem) */
 205         sky2_write8(hw, B0_POWER_CTRL,
 206                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 207
 208         /* disable Core Clock Division, */
 209         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 210
 211         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 212                 /* enable bits are inverted */
 213                 sky2_write8(hw, B2_Y2_CLK_GATE,
 214                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 215                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 216                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 217         else
 218                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 219
 220         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
 221             hw->chip_id == CHIP_ID_YUKON_EX) {
 222                 u32 reg;
 223
 224                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
 225
 226                 reg = sky2_pci_read32(hw, PCI_DEV_REG4);
 227                 /* set all bits to 0 except bits 15..12 and 8 */
 228                 reg &= P_ASPM_CONTROL_MSK;
 229                 sky2_pci_write32(hw, PCI_DEV_REG4, reg);
 230
 231                 reg = sky2_pci_read32(hw, PCI_DEV_REG5);
 232                 /* set all bits to 0 except bits 28 & 27 */
 233                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 234                 sky2_pci_write32(hw, PCI_DEV_REG5, reg);
 235
 236                 sky2_pci_write32(hw, PCI_CFG_REG_1, 0);
 237
 238                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 239                 reg = sky2_read32(hw, B2_GP_IO);
 240                 reg |= GLB_GPIO_STAT_RACE_DIS;
 241                 sky2_write32(hw, B2_GP_IO, reg);
 242
 243                 sky2_read32(hw, B2_GP_IO);
 244         }
 245 }
 246
 247 static void sky2_power_aux(struct sky2_hw *hw)
 248 {
 249         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 250                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 251         else
 252                 /* enable bits are inverted */
 253                 sky2_write8(hw, B2_Y2_CLK_GATE,
 254                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 255                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 256                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 257
 258         /* switch power to VAUX */
 259         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 260                 sky2_write8(hw, B0_POWER_CTRL,
 261                             (PC_VAUX_ENA | PC_VCC_ENA |
 262                              PC_VAUX_ON | PC_VCC_OFF));
 263 }
 264
 265 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 266 {
 267         u16 reg;
 268
 269         /* disable all GMAC IRQ's */
 270         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 271         /* disable PHY IRQs */
 272         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 273
 274         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 275         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 276         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 277         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 278
 279         reg = gma_read16(hw, port, GM_RX_CTRL);
 280         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 281         gma_write16(hw, port, GM_RX_CTRL, reg);
 282 }
 283
 284 /* flow control to advertise bits */
 285 static const u16 copper_fc_adv[] = {
 286         [FC_NONE]       = 0,
 287         [FC_TX]         = PHY_M_AN_ASP,
 288         [FC_RX]         = PHY_M_AN_PC,
 289         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 290 };
 291
 292 /* flow control to advertise bits when using 1000BaseX */
 293 static const u16 fiber_fc_adv[] = {
 294         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 295         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 296         [FC_RX]   = PHY_M_P_SYM_MD_X,
 297         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 298 };
 299
 300 /* flow control to GMA disable bits */
 301 static const u16 gm_fc_disable[] = {
 302         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 303         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 304         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 305         [FC_BOTH] = 0,
 306 };
 307
 308
 309 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 310 {
 311         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 312         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 313
 314         if (sky2->autoneg == AUTONEG_ENABLE
 315             && !(hw->chip_id == CHIP_ID_YUKON_XL
 316                  || hw->chip_id == CHIP_ID_YUKON_EC_U
 317                  || hw->chip_id == CHIP_ID_YUKON_EX)) {
 318                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 319
 320                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 321                            PHY_M_EC_MAC_S_MSK);
 322                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 323
 324                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 325                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 326                         /* set downshift counter to 3x and enable downshift */
 327                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 328                 else
 329                         /* set master & slave downshift counter to 1x */
 330                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 331
 332                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 333         }
 334
 335         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 336         if (sky2_is_copper(hw)) {
 337                 if (hw->chip_id == CHIP_ID_YUKON_FE) {
 338                         /* enable automatic crossover */
 339                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 340                 } else {
 341                         /* disable energy detect */
 342                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 343
 344                         /* enable automatic crossover */
 345                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 346
 347                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 348                         if (sky2->autoneg == AUTONEG_ENABLE
 349                             && (hw->chip_id == CHIP_ID_YUKON_XL
 350                                 || hw->chip_id == CHIP_ID_YUKON_EC_U
 351                                 || hw->chip_id == CHIP_ID_YUKON_EX)) {
 352                                 /* set downshift counter to 3x and enable downshift */
 353                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 354                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 355                         }
 356                 }
 357         } else {
 358                 /* workaround for deviation #4.88 (CRC errors) */
 359                 /* disable Automatic Crossover */
 360
 361                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 362         }
 363
 364         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 365
 366         /* special setup for PHY 88E1112 Fiber */
 367         if (hw->chip_id == CHIP_ID_YUKON_XL && !sky2_is_copper(hw)) {
 368                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 369
 370                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 371                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 372                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 373                 ctrl &= ~PHY_M_MAC_MD_MSK;
 374                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 375                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 376
 377                 if (hw->pmd_type  == 'P') {
 378                         /* select page 1 to access Fiber registers */
 379                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 380
 381                         /* for SFP-module set SIGDET polarity to low */
 382                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 383                         ctrl |= PHY_M_FIB_SIGD_POL;
 384                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 385                 }
 386
 387                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 388         }
 389
 390         ctrl = PHY_CT_RESET;
 391         ct1000 = 0;
 392         adv = PHY_AN_CSMA;
 393         reg = 0;
 394
 395         if (sky2->autoneg == AUTONEG_ENABLE) {
 396                 if (sky2_is_copper(hw)) {
 397                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 398                                 ct1000 |= PHY_M_1000C_AFD;
 399                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 400                                 ct1000 |= PHY_M_1000C_AHD;
 401                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 402                                 adv |= PHY_M_AN_100_FD;
 403                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 404                                 adv |= PHY_M_AN_100_HD;
 405                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 406                                 adv |= PHY_M_AN_10_FD;
 407                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 408                                 adv |= PHY_M_AN_10_HD;
 409
 410                         adv |= copper_fc_adv[sky2->flow_mode];
 411                 } else {        /* special defines for FIBER (88E1040S only) */
 412                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 413                                 adv |= PHY_M_AN_1000X_AFD;
 414                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 415                                 adv |= PHY_M_AN_1000X_AHD;
 416
 417                         adv |= fiber_fc_adv[sky2->flow_mode];
 418                 }
 419
 420                 /* Restart Auto-negotiation */
 421                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 422         } else {
 423                 /* forced speed/duplex settings */
 424                 ct1000 = PHY_M_1000C_MSE;
 425
 426                 /* Disable auto update for duplex flow control and speed */
 427                 reg |= GM_GPCR_AU_ALL_DIS;
 428
 429                 switch (sky2->speed) {
 430                 case SPEED_1000:
 431                         ctrl |= PHY_CT_SP1000;
 432                         reg |= GM_GPCR_SPEED_1000;
 433                         break;
 434                 case SPEED_100:
 435                         ctrl |= PHY_CT_SP100;
 436                         reg |= GM_GPCR_SPEED_100;
 437                         break;
 438                 }
 439
 440                 if (sky2->duplex == DUPLEX_FULL) {
 441                         reg |= GM_GPCR_DUP_FULL;
 442                         ctrl |= PHY_CT_DUP_MD;
 443                 } else if (sky2->speed < SPEED_1000)
 444                         sky2->flow_mode = FC_NONE;
 445
 446
 447                 reg |= gm_fc_disable[sky2->flow_mode];
 448
 449                 /* Forward pause packets to GMAC? */
 450                 if (sky2->flow_mode & FC_RX)
 451                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 452                 else
 453                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 454         }
 455
 456         gma_write16(hw, port, GM_GP_CTRL, reg);
 457
 458         if (hw->chip_id != CHIP_ID_YUKON_FE)
 459                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 460
 461         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 462         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 463
 464         /* Setup Phy LED's */
 465         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 466         ledover = 0;
 467
 468         switch (hw->chip_id) {
 469         case CHIP_ID_YUKON_FE:
 470                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 471                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 472
 473                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 474
 475                 /* delete ACT LED control bits */
 476                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 477                 /* change ACT LED control to blink mode */
 478                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 479                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 480                 break;
 481
 482         case CHIP_ID_YUKON_XL:
 483                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 484
 485                 /* select page 3 to access LED control register */
 486                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 487
 488                 /* set LED Function Control register */
 489                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 490                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 491                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 492                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 493                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 494
 495                 /* set Polarity Control register */
 496                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 497                              (PHY_M_POLC_LS1_P_MIX(4) |
 498                               PHY_M_POLC_IS0_P_MIX(4) |
 499                               PHY_M_POLC_LOS_CTRL(2) |
 500                               PHY_M_POLC_INIT_CTRL(2) |
 501                               PHY_M_POLC_STA1_CTRL(2) |
 502                               PHY_M_POLC_STA0_CTRL(2)));
 503
 504                 /* restore page register */
 505                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 506                 break;
 507
 508         case CHIP_ID_YUKON_EC_U:
 509         case CHIP_ID_YUKON_EX:
 510                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 511
 512                 /* select page 3 to access LED control register */
 513                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 514
 515                 /* set LED Function Control register */
 516                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 517                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 518                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 519                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 520                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 521
 522                 /* set Blink Rate in LED Timer Control Register */
 523                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 524                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 525                 /* restore page register */
 526                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 527                 break;
 528
 529         default:
 530                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 531                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 532                 /* turn off the Rx LED (LED_RX) */
 533                 ledover &= ~PHY_M_LED_MO_RX;
 534         }
 535
 536         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 537             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 538                 /* apply fixes in PHY AFE */
 539                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 540
 541                 /* increase differential signal amplitude in 10BASE-T */
 542                 gm_phy_write(hw, port, 0x18, 0xaa99);
 543                 gm_phy_write(hw, port, 0x17, 0x2011);
 544
 545                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 546                 gm_phy_write(hw, port, 0x18, 0xa204);
 547                 gm_phy_write(hw, port, 0x17, 0x2002);
 548
 549                 /* set page register to 0 */
 550                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 551         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 552                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 553
 554                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 555                         /* turn on 100 Mbps LED (LED_LINK100) */
 556                         ledover |= PHY_M_LED_MO_100;
 557                 }
 558
 559                 if (ledover)
 560                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 561
 562         }
 563
 564         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 565         if (sky2->autoneg == AUTONEG_ENABLE)
 566                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 567         else
 568                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 569 }
 570
 571 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 572 {
 573         u32 reg1;
 574         static const u32 phy_power[]
 575                 = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 576
 577         /* looks like this XL is back asswards .. */
 578         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 579                 onoff = !onoff;
 580
 581         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 582         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 583         if (onoff)
 584                 /* Turn off phy power saving */
 585                 reg1 &= ~phy_power[port];
 586         else
 587                 reg1 |= phy_power[port];
 588
 589         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 590         sky2_pci_read32(hw, PCI_DEV_REG1);
 591         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 592         udelay(100);
 593 }
 594
 595 /* Force a renegotiation */
 596 static void sky2_phy_reinit(struct sky2_port *sky2)
 597 {
 598         spin_lock_bh(&sky2->phy_lock);
 599         sky2_phy_init(sky2->hw, sky2->port);
 600         spin_unlock_bh(&sky2->phy_lock);
 601 }
 602
 603 /* Put device in state to listen for Wake On Lan */
 604 static void sky2_wol_init(struct sky2_port *sky2)
 605 {
 606         struct sky2_hw *hw = sky2->hw;
 607         unsigned port = sky2->port;
 608         enum flow_control save_mode;
 609         u16 ctrl;
 610         u32 reg1;
 611
 612         /* Bring hardware out of reset */
 613         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 614         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 615
 616         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 617         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 618
 619         /* Force to 10/100
 620          * sky2_reset will re-enable on resume
 621          */
 622         save_mode = sky2->flow_mode;
 623         ctrl = sky2->advertising;
 624
 625         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 626         sky2->flow_mode = FC_NONE;
 627         sky2_phy_power(hw, port, 1);
 628         sky2_phy_reinit(sky2);
 629
 630         sky2->flow_mode = save_mode;
 631         sky2->advertising = ctrl;
 632
 633         /* Set GMAC to no flow control and auto update for speed/duplex */
 634         gma_write16(hw, port, GM_GP_CTRL,
 635                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 636                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 637
 638         /* Set WOL address */
 639         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 640                     sky2->netdev->dev_addr, ETH_ALEN);
 641
 642         /* Turn on appropriate WOL control bits */
 643         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 644         ctrl = 0;
 645         if (sky2->wol & WAKE_PHY)
 646                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 647         else
 648                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 649
 650         if (sky2->wol & WAKE_MAGIC)
 651                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 652         else
 653                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 654
 655         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 656         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 657
 658         /* Turn on legacy PCI-Express PME mode */
 659         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
 660         reg1 = sky2_pci_read32(hw, PCI_DEV_REG1);
 661         reg1 |= PCI_Y2_PME_LEGACY;
 662         sky2_pci_write32(hw, PCI_DEV_REG1, reg1);
 663         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
 664
 665         /* block receiver */
 666         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 667
 668 }
 669
 670 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 671 {
 672         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev != CHIP_REV_YU_EX_A0) {
 673                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 674                              TX_STFW_ENA |
 675                              (hw->dev[port]->mtu > ETH_DATA_LEN) ? TX_JUMBO_ENA : TX_JUMBO_DIS);
 676         } else {
 677                 if (hw->dev[port]->mtu > ETH_DATA_LEN) {
 678                         /* set Tx GMAC FIFO Almost Empty Threshold */
 679                         sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 680                                      (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 681
 682                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 683                                      TX_JUMBO_ENA | TX_STFW_DIS);
 684
 685                         /* Can't do offload because of lack of store/forward */
 686                         hw->dev[port]->features &= ~(NETIF_F_TSO | NETIF_F_SG
 687                                                      | NETIF_F_ALL_CSUM);
 688                 } else
 689                         sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 690                                      TX_JUMBO_DIS | TX_STFW_ENA);
 691         }
 692 }
 693
 694 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 695 {
 696         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 697         u16 reg;
 698         u32 rx_reg;
 699         int i;
 700         const u8 *addr = hw->dev[port]->dev_addr;
 701
 702         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 703         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 704
 705         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 706
 707         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 708                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 709                 /* clear GMAC 1 Control reset */
 710                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 711                 do {
 712                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 713                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 714                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 715                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 716                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 717         }
 718
 719         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 720
 721         /* Enable Transmit FIFO Underrun */
 722         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 723
 724         spin_lock_bh(&sky2->phy_lock);
 725         sky2_phy_init(hw, port);
 726         spin_unlock_bh(&sky2->phy_lock);
 727
 728         /* MIB clear */
 729         reg = gma_read16(hw, port, GM_PHY_ADDR);
 730         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 731
 732         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 733                 gma_read16(hw, port, i);
 734         gma_write16(hw, port, GM_PHY_ADDR, reg);
 735
 736         /* transmit control */
 737         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 738
 739         /* receive control reg: unicast + multicast + no FCS  */
 740         gma_write16(hw, port, GM_RX_CTRL,
 741                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 742
 743         /* transmit flow control */
 744         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 745
 746         /* transmit parameter */
 747         gma_write16(hw, port, GM_TX_PARAM,
 748                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 749                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 750                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 751                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 752
 753         /* serial mode register */
 754         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 755                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 756
 757         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 758                 reg |= GM_SMOD_JUMBO_ENA;
 759
 760         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 761
 762         /* virtual address for data */
 763         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 764
 765         /* physical address: used for pause frames */
 766         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 767
 768         /* ignore counter overflows */
 769         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 770         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 771         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 772
 773         /* Configure Rx MAC FIFO */
 774         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 775         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 776         if (hw->chip_id == CHIP_ID_YUKON_EX)
 777                 rx_reg |= GMF_RX_OVER_ON;
 778
 779         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 780
 781         /* Flush Rx MAC FIFO on any flow control or error */
 782         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 783
 784         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 785         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), RX_GMF_FL_THR_DEF+1);
 786
 787         /* Configure Tx MAC FIFO */
 788         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 789         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 790
 791         if (hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX) {
 792                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 793                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 794
 795                 sky2_set_tx_stfwd(hw, port);
 796         }
 797
 798 }
 799
 800 /* Assign Ram Buffer allocation to queue */
 801 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 802 {
 803         u32 end;
 804
 805         /* convert from K bytes to qwords used for hw register */
 806         start *= 1024/8;
 807         space *= 1024/8;
 808         end = start + space - 1;
 809
 810         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 811         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 812         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 813         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 814         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 815
 816         if (q == Q_R1 || q == Q_R2) {
 817                 u32 tp = space - space/4;
 818
 819                 /* On receive queue's set the thresholds
 820                  * give receiver priority when > 3/4 full
 821                  * send pause when down to 2K
 822                  */
 823                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 824                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 825
 826                 tp = space - 2048/8;
 827                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 828                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 829         } else {
 830                 /* Enable store & forward on Tx queue's because
 831                  * Tx FIFO is only 1K on Yukon
 832                  */
 833                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 834         }
 835
 836         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 837         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 838 }
 839
 840 /* Setup Bus Memory Interface */
 841 static void sky2_qset(struct sky2_hw *hw, u16 q)
 842 {
 843         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 844         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 845         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 846         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 847 }
 848
 849 /* Setup prefetch unit registers. This is the interface between
 850  * hardware and driver list elements
 851  */
 852 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 853                                       u64 addr, u32 last)
 854 {
 855         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 856         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 857         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 858         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 859         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 860         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 861
 862         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 863 }
 864
 865 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 866 {
 867         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 868
 869         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 870         le->ctrl = 0;
 871         return le;
 872 }
 873
 874 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 875                                             struct sky2_tx_le *le)
 876 {
 877         return sky2->tx_ring + (le - sky2->tx_le);
 878 }
 879
 880 /* Update chip's next pointer */
 881 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 882 {
 883         /* Make sure write' to descriptors are complete before we tell hardware */
 884         wmb();
 885         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 886
 887         /* Synchronize I/O on since next processor may write to tail */
 888         mmiowb();
 889 }
 890
 891
 892 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 893 {
 894         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 895         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 896         le->ctrl = 0;
 897         return le;
 898 }
 899
 900 /* Build description to hardware for one receive segment */
 901 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 902                         dma_addr_t map, unsigned len)
 903 {
 904         struct sky2_rx_le *le;
 905         u32 hi = upper_32_bits(map);
 906
 907         if (sky2->rx_addr64 != hi) {
 908                 le = sky2_next_rx(sky2);
 909                 le->addr = cpu_to_le32(hi);
 910                 le->opcode = OP_ADDR64 | HW_OWNER;
 911                 sky2->rx_addr64 = upper_32_bits(map + len);
 912         }
 913
 914         le = sky2_next_rx(sky2);
 915         le->addr = cpu_to_le32((u32) map);
 916         le->length = cpu_to_le16(len);
 917         le->opcode = op | HW_OWNER;
 918 }
 919
 920 /* Build description to hardware for one possibly fragmented skb */
 921 static void sky2_rx_submit(struct sky2_port *sky2,
 922                            const struct rx_ring_info *re)
 923 {
 924         int i;
 925
 926         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 927
 928         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
 929                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
 930 }
 931
 932
 933 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
 934                             unsigned size)
 935 {
 936         struct sk_buff *skb = re->skb;
 937         int i;
 938
 939         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
 940         pci_unmap_len_set(re, data_size, size);
 941
 942         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
 943                 re->frag_addr[i] = pci_map_page(pdev,
 944                                                 skb_shinfo(skb)->frags[i].page,
 945                                                 skb_shinfo(skb)->frags[i].page_offset,
 946                                                 skb_shinfo(skb)->frags[i].size,
 947                                                 PCI_DMA_FROMDEVICE);
 948 }
 949
 950 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
 951 {
 952         struct sk_buff *skb = re->skb;
 953         int i;
 954
 955         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
 956                          PCI_DMA_FROMDEVICE);
 957
 958         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
 959                 pci_unmap_page(pdev, re->frag_addr[i],
 960                                skb_shinfo(skb)->frags[i].size,
 961                                PCI_DMA_FROMDEVICE);
 962 }
 963
 964 /* Tell chip where to start receive checksum.
 965  * Actually has two checksums, but set both same to avoid possible byte
 966  * order problems.
 967  */
 968 static void rx_set_checksum(struct sky2_port *sky2)
 969 {
 970         struct sky2_rx_le *le;
 971
 972         if (sky2->hw->chip_id != CHIP_ID_YUKON_EX) {
 973                 le = sky2_next_rx(sky2);
 974                 le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
 975                 le->ctrl = 0;
 976                 le->opcode = OP_TCPSTART | HW_OWNER;
 977
 978                 sky2_write32(sky2->hw,
 979                              Q_ADDR(rxqaddr[sky2->port], Q_CSR),
 980                              sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
 981         }
 982
 983 }
 984
 985 /*
 986  * The RX Stop command will not work for Yukon-2 if the BMU does not
 987  * reach the end of packet and since we can't make sure that we have
 988  * incoming data, we must reset the BMU while it is not doing a DMA
 989  * transfer. Since it is possible that the RX path is still active,
 990  * the RX RAM buffer will be stopped first, so any possible incoming
 991  * data will not trigger a DMA. After the RAM buffer is stopped, the
 992  * BMU is polled until any DMA in progress is ended and only then it
 993  * will be reset.
 994  */
 995 static void sky2_rx_stop(struct sky2_port *sky2)
 996 {
 997         struct sky2_hw *hw = sky2->hw;
 998         unsigned rxq = rxqaddr[sky2->port];
 999         int i;
1000
1001         /* disable the RAM Buffer receive queue */
1002         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1003
1004         for (i = 0; i < 0xffff; i++)
1005                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1006                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1007                         goto stopped;
1008
1009         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1010                sky2->netdev->name);
1011 stopped:
1012         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1013
1014         /* reset the Rx prefetch unit */
1015         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1016         mmiowb();
1017 }
1018
1019 /* Clean out receive buffer area, assumes receiver hardware stopped */
1020 static void sky2_rx_clean(struct sky2_port *sky2)
1021 {
1022         unsigned i;
1023
1024         memset(sky2->rx_le, 0, RX_LE_BYTES);
1025         for (i = 0; i < sky2->rx_pending; i++) {
1026                 struct rx_ring_info *re = sky2->rx_ring + i;
1027
1028                 if (re->skb) {
1029                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1030                         kfree_skb(re->skb);
1031                         re->skb = NULL;
1032                 }
1033         }
1034 }
1035
1036 /* Basic MII support */
1037 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1038 {
1039         struct mii_ioctl_data *data = if_mii(ifr);
1040         struct sky2_port *sky2 = netdev_priv(dev);
1041         struct sky2_hw *hw = sky2->hw;
1042         int err = -EOPNOTSUPP;
1043
1044         if (!netif_running(dev))
1045                 return -ENODEV; /* Phy still in reset */
1046
1047         switch (cmd) {
1048         case SIOCGMIIPHY:
1049                 data->phy_id = PHY_ADDR_MARV;
1050
1051                 /* fallthru */
1052         case SIOCGMIIREG: {
1053                 u16 val = 0;
1054
1055                 spin_lock_bh(&sky2->phy_lock);
1056                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1057                 spin_unlock_bh(&sky2->phy_lock);
1058
1059                 data->val_out = val;
1060                 break;
1061         }
1062
1063         case SIOCSMIIREG:
1064                 if (!capable(CAP_NET_ADMIN))
1065                         return -EPERM;
1066
1067                 spin_lock_bh(&sky2->phy_lock);
1068                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1069                                    data->val_in);
1070                 spin_unlock_bh(&sky2->phy_lock);
1071                 break;
1072         }
1073         return err;
1074 }
1075
1076 #ifdef SKY2_VLAN_TAG_USED
1077 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1078 {
1079         struct sky2_port *sky2 = netdev_priv(dev);
1080         struct sky2_hw *hw = sky2->hw;
1081         u16 port = sky2->port;
1082
1083         netif_tx_lock_bh(dev);
1084         netif_poll_disable(sky2->hw->dev[0]);
1085
1086         sky2->vlgrp = grp;
1087         if (grp) {
1088                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1089                              RX_VLAN_STRIP_ON);
1090                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1091                              TX_VLAN_TAG_ON);
1092         } else {
1093                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1094                              RX_VLAN_STRIP_OFF);
1095                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1096                              TX_VLAN_TAG_OFF);
1097         }
1098
1099         netif_poll_enable(sky2->hw->dev[0]);
1100         netif_tx_unlock_bh(dev);
1101 }
1102 #endif
1103
1104 /*
1105  * Allocate an skb for receiving. If the MTU is large enough
1106  * make the skb non-linear with a fragment list of pages.
1107  *
1108  * It appears the hardware has a bug in the FIFO logic that
1109  * cause it to hang if the FIFO gets overrun and the receive buffer
1110  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1111  * aligned except if slab debugging is enabled.
1112  */
1113 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1114 {
1115         struct sk_buff *skb;
1116         unsigned long p;
1117         int i;
1118
1119         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1120         if (!skb)
1121                 goto nomem;
1122
1123         p = (unsigned long) skb->data;
1124         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1125
1126         for (i = 0; i < sky2->rx_nfrags; i++) {
1127                 struct page *page = alloc_page(GFP_ATOMIC);
1128
1129                 if (!page)
1130                         goto free_partial;
1131                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1132         }
1133
1134         return skb;
1135 free_partial:
1136         kfree_skb(skb);
1137 nomem:
1138         return NULL;
1139 }
1140
1141 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1142 {
1143         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1144 }
1145
1146 /*
1147  * Allocate and setup receiver buffer pool.
1148  * Normal case this ends up creating one list element for skb
1149  * in the receive ring. Worst case if using large MTU and each
1150  * allocation falls on a different 64 bit region, that results
1151  * in 6 list elements per ring entry.
1152  * One element is used for checksum enable/disable, and one
1153  * extra to avoid wrap.
1154  */
1155 static int sky2_rx_start(struct sky2_port *sky2)
1156 {
1157         struct sky2_hw *hw = sky2->hw;
1158         struct rx_ring_info *re;
1159         unsigned rxq = rxqaddr[sky2->port];
1160         unsigned i, size, space, thresh;
1161
1162         sky2->rx_put = sky2->rx_next = 0;
1163         sky2_qset(hw, rxq);
1164
1165         /* On PCI express lowering the watermark gives better performance */
1166         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1167                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1168
1169         /* These chips have no ram buffer?
1170          * MAC Rx RAM Read is controlled by hardware */
1171         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1172             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1173              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1174                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1175
1176         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1177
1178         rx_set_checksum(sky2);
1179
1180         /* Space needed for frame data + headers rounded up */
1181         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1182
1183         /* Stopping point for hardware truncation */
1184         thresh = (size - 8) / sizeof(u32);
1185
1186         /* Account for overhead of skb - to avoid order > 0 allocation */
1187         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1188                 + sizeof(struct skb_shared_info);
1189
1190         sky2->rx_nfrags = space >> PAGE_SHIFT;
1191         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1192
1193         if (sky2->rx_nfrags != 0) {
1194                 /* Compute residue after pages */
1195                 space = sky2->rx_nfrags << PAGE_SHIFT;
1196
1197                 if (space < size)
1198                         size -= space;
1199                 else
1200                         size = 0;
1201
1202                 /* Optimize to handle small packets and headers */
1203                 if (size < copybreak)
1204                         size = copybreak;
1205                 if (size < ETH_HLEN)
1206                         size = ETH_HLEN;
1207         }
1208         sky2->rx_data_size = size;
1209
1210         /* Fill Rx ring */
1211         for (i = 0; i < sky2->rx_pending; i++) {
1212                 re = sky2->rx_ring + i;
1213
1214                 re->skb = sky2_rx_alloc(sky2);
1215                 if (!re->skb)
1216                         goto nomem;
1217
1218                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1219                 sky2_rx_submit(sky2, re);
1220         }
1221
1222         /*
1223          * The receiver hangs if it receives frames larger than the
1224          * packet buffer. As a workaround, truncate oversize frames, but
1225          * the register is limited to 9 bits, so if you do frames > 2052
1226          * you better get the MTU right!
1227          */
1228         if (thresh > 0x1ff)
1229                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1230         else {
1231                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1232                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1233         }
1234
1235         /* Tell chip about available buffers */
1236         sky2_rx_update(sky2, rxq);
1237         return 0;
1238 nomem:
1239         sky2_rx_clean(sky2);
1240         return -ENOMEM;
1241 }
1242
1243 /* Bring up network interface. */
1244 static int sky2_up(struct net_device *dev)
1245 {
1246         struct sky2_port *sky2 = netdev_priv(dev);
1247         struct sky2_hw *hw = sky2->hw;
1248         unsigned port = sky2->port;
1249         u32 ramsize, imask;
1250         int cap, err = -ENOMEM;
1251         struct net_device *otherdev = hw->dev[sky2->port^1];
1252
1253         /*
1254          * On dual port PCI-X card, there is an problem where status
1255          * can be received out of order due to split transactions
1256          */
1257         if (otherdev && netif_running(otherdev) &&
1258             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1259                 struct sky2_port *osky2 = netdev_priv(otherdev);
1260                 u16 cmd;
1261
1262                 cmd = sky2_pci_read16(hw, cap + PCI_X_CMD);
1263                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1264                 sky2_pci_write16(hw, cap + PCI_X_CMD, cmd);
1265
1266                 sky2->rx_csum = 0;
1267                 osky2->rx_csum = 0;
1268         }
1269
1270         if (netif_msg_ifup(sky2))
1271                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1272
1273         netif_carrier_off(dev);
1274
1275         /* must be power of 2 */
1276         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1277                                            TX_RING_SIZE *
1278                                            sizeof(struct sky2_tx_le),
1279                                            &sky2->tx_le_map);
1280         if (!sky2->tx_le)
1281                 goto err_out;
1282
1283         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1284                                 GFP_KERNEL);
1285         if (!sky2->tx_ring)
1286                 goto err_out;
1287         sky2->tx_prod = sky2->tx_cons = 0;
1288
1289         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1290                                            &sky2->rx_le_map);
1291         if (!sky2->rx_le)
1292                 goto err_out;
1293         memset(sky2->rx_le, 0, RX_LE_BYTES);
1294
1295         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1296                                 GFP_KERNEL);
1297         if (!sky2->rx_ring)
1298                 goto err_out;
1299
1300         sky2_phy_power(hw, port, 1);
1301
1302         sky2_mac_init(hw, port);
1303
1304         /* Register is number of 4K blocks on internal RAM buffer. */
1305         ramsize = sky2_read8(hw, B2_E_0) * 4;
1306         printk(KERN_INFO PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1307
1308         if (ramsize > 0) {
1309                 u32 rxspace;
1310
1311                 if (ramsize < 16)
1312                         rxspace = ramsize / 2;
1313                 else
1314                         rxspace = 8 + (2*(ramsize - 16))/3;
1315
1316                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1317                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1318
1319                 /* Make sure SyncQ is disabled */
1320                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1321                             RB_RST_SET);
1322         }
1323
1324         sky2_qset(hw, txqaddr[port]);
1325
1326         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1327         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1328                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1329
1330         /* Set almost empty threshold */
1331         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1332             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1333                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1334
1335         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1336                            TX_RING_SIZE - 1);
1337
1338         err = sky2_rx_start(sky2);
1339         if (err)
1340                 goto err_out;
1341
1342         /* Enable interrupts from phy/mac for port */
1343         imask = sky2_read32(hw, B0_IMSK);
1344         imask |= portirq_msk[port];
1345         sky2_write32(hw, B0_IMSK, imask);
1346
1347         return 0;
1348
1349 err_out:
1350         if (sky2->rx_le) {
1351                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1352                                     sky2->rx_le, sky2->rx_le_map);
1353                 sky2->rx_le = NULL;
1354         }
1355         if (sky2->tx_le) {
1356                 pci_free_consistent(hw->pdev,
1357                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1358                                     sky2->tx_le, sky2->tx_le_map);
1359                 sky2->tx_le = NULL;
1360         }
1361         kfree(sky2->tx_ring);
1362         kfree(sky2->rx_ring);
1363
1364         sky2->tx_ring = NULL;
1365         sky2->rx_ring = NULL;
1366         return err;
1367 }
1368
1369 /* Modular subtraction in ring */
1370 static inline int tx_dist(unsigned tail, unsigned head)
1371 {
1372         return (head - tail) & (TX_RING_SIZE - 1);
1373 }
1374
1375 /* Number of list elements available for next tx */
1376 static inline int tx_avail(const struct sky2_port *sky2)
1377 {
1378         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1379 }
1380
1381 /* Estimate of number of transmit list elements required */
1382 static unsigned tx_le_req(const struct sk_buff *skb)
1383 {
1384         unsigned count;
1385
1386         count = sizeof(dma_addr_t) / sizeof(u32);
1387         count += skb_shinfo(skb)->nr_frags * count;
1388
1389         if (skb_is_gso(skb))
1390                 ++count;
1391
1392         if (skb->ip_summed == CHECKSUM_PARTIAL)
1393                 ++count;
1394
1395         return count;
1396 }
1397
1398 /*
1399  * Put one packet in ring for transmit.
1400  * A single packet can generate multiple list elements, and
1401  * the number of ring elements will probably be less than the number
1402  * of list elements used.
1403  */
1404 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1405 {
1406         struct sky2_port *sky2 = netdev_priv(dev);
1407         struct sky2_hw *hw = sky2->hw;
1408         struct sky2_tx_le *le = NULL;
1409         struct tx_ring_info *re;
1410         unsigned i, len;
1411         dma_addr_t mapping;
1412         u32 addr64;
1413         u16 mss;
1414         u8 ctrl;
1415
1416         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1417                 return NETDEV_TX_BUSY;
1418
1419         if (unlikely(netif_msg_tx_queued(sky2)))
1420                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1421                        dev->name, sky2->tx_prod, skb->len);
1422
1423         len = skb_headlen(skb);
1424         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1425         addr64 = upper_32_bits(mapping);
1426
1427         /* Send high bits if changed or crosses boundary */
1428         if (addr64 != sky2->tx_addr64 ||
1429             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1430                 le = get_tx_le(sky2);
1431                 le->addr = cpu_to_le32(addr64);
1432                 le->opcode = OP_ADDR64 | HW_OWNER;
1433                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1434         }
1435
1436         /* Check for TCP Segmentation Offload */
1437         mss = skb_shinfo(skb)->gso_size;
1438         if (mss != 0) {
1439                 if (hw->chip_id != CHIP_ID_YUKON_EX)
1440                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1441
1442                 if (mss != sky2->tx_last_mss) {
1443                         le = get_tx_le(sky2);
1444                         le->addr = cpu_to_le32(mss);
1445                         if (hw->chip_id == CHIP_ID_YUKON_EX)
1446                                 le->opcode = OP_MSS | HW_OWNER;
1447                         else
1448                                 le->opcode = OP_LRGLEN | HW_OWNER;
1449                         sky2->tx_last_mss = mss;
1450                 }
1451         }
1452
1453         ctrl = 0;
1454 #ifdef SKY2_VLAN_TAG_USED
1455         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1456         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1457                 if (!le) {
1458                         le = get_tx_le(sky2);
1459                         le->addr = 0;
1460                         le->opcode = OP_VLAN|HW_OWNER;
1461                 } else
1462                         le->opcode |= OP_VLAN;
1463                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1464                 ctrl |= INS_VLAN;
1465         }
1466 #endif
1467
1468         /* Handle TCP checksum offload */
1469         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1470                 /* On Yukon EX (some versions) encoding change. */
1471                 if (hw->chip_id == CHIP_ID_YUKON_EX
1472                     && hw->chip_rev != CHIP_REV_YU_EX_B0)
1473                         ctrl |= CALSUM; /* auto checksum */
1474                 else {
1475                         const unsigned offset = skb_transport_offset(skb);
1476                         u32 tcpsum;
1477
1478                         tcpsum = offset << 16;                  /* sum start */
1479                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1480
1481                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1482                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1483                                 ctrl |= UDPTCP;
1484
1485                         if (tcpsum != sky2->tx_tcpsum) {
1486                                 sky2->tx_tcpsum = tcpsum;
1487
1488                                 le = get_tx_le(sky2);
1489                                 le->addr = cpu_to_le32(tcpsum);
1490                                 le->length = 0; /* initial checksum value */
1491                                 le->ctrl = 1;   /* one packet */
1492                                 le->opcode = OP_TCPLISW | HW_OWNER;
1493                         }
1494                 }
1495         }
1496
1497         le = get_tx_le(sky2);
1498         le->addr = cpu_to_le32((u32) mapping);
1499         le->length = cpu_to_le16(len);
1500         le->ctrl = ctrl;
1501         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1502
1503         re = tx_le_re(sky2, le);
1504         re->skb = skb;
1505         pci_unmap_addr_set(re, mapaddr, mapping);
1506         pci_unmap_len_set(re, maplen, len);
1507
1508         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1509                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1510
1511                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1512                                        frag->size, PCI_DMA_TODEVICE);
1513                 addr64 = upper_32_bits(mapping);
1514                 if (addr64 != sky2->tx_addr64) {
1515                         le = get_tx_le(sky2);
1516                         le->addr = cpu_to_le32(addr64);
1517                         le->ctrl = 0;
1518                         le->opcode = OP_ADDR64 | HW_OWNER;
1519                         sky2->tx_addr64 = addr64;
1520                 }
1521
1522                 le = get_tx_le(sky2);
1523                 le->addr = cpu_to_le32((u32) mapping);
1524                 le->length = cpu_to_le16(frag->size);
1525                 le->ctrl = ctrl;
1526                 le->opcode = OP_BUFFER | HW_OWNER;
1527
1528                 re = tx_le_re(sky2, le);
1529                 re->skb = skb;
1530                 pci_unmap_addr_set(re, mapaddr, mapping);
1531                 pci_unmap_len_set(re, maplen, frag->size);
1532         }
1533
1534         le->ctrl |= EOP;
1535
1536         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1537                 netif_stop_queue(dev);
1538
1539         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1540
1541         dev->trans_start = jiffies;
1542         return NETDEV_TX_OK;
1543 }
1544
1545 /*
1546  * Free ring elements from starting at tx_cons until "done"
1547  *
1548  * NB: the hardware will tell us about partial completion of multi-part
1549  *     buffers so make sure not to free skb to early.
1550  */
1551 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1552 {
1553         struct net_device *dev = sky2->netdev;
1554         struct pci_dev *pdev = sky2->hw->pdev;
1555         unsigned idx;
1556
1557         BUG_ON(done >= TX_RING_SIZE);
1558
1559         for (idx = sky2->tx_cons; idx != done;
1560              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1561                 struct sky2_tx_le *le = sky2->tx_le + idx;
1562                 struct tx_ring_info *re = sky2->tx_ring + idx;
1563
1564                 switch(le->opcode & ~HW_OWNER) {
1565                 case OP_LARGESEND:
1566                 case OP_PACKET:
1567                         pci_unmap_single(pdev,
1568                                          pci_unmap_addr(re, mapaddr),
1569                                          pci_unmap_len(re, maplen),
1570                                          PCI_DMA_TODEVICE);
1571                         break;
1572                 case OP_BUFFER:
1573                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1574                                        pci_unmap_len(re, maplen),
1575                                        PCI_DMA_TODEVICE);
1576                         break;
1577                 }
1578
1579                 if (le->ctrl & EOP) {
1580                         if (unlikely(netif_msg_tx_done(sky2)))
1581                                 printk(KERN_DEBUG "%s: tx done %u\n",
1582                                        dev->name, idx);
1583
1584                         sky2->net_stats.tx_packets++;
1585                         sky2->net_stats.tx_bytes += re->skb->len;
1586
1587                         dev_kfree_skb_any(re->skb);
1588                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1589                 }
1590         }
1591
1592         sky2->tx_cons = idx;
1593         smp_mb();
1594
1595         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1596                 netif_wake_queue(dev);
1597 }
1598
1599 /* Cleanup all untransmitted buffers, assume transmitter not running */
1600 static void sky2_tx_clean(struct net_device *dev)
1601 {
1602         struct sky2_port *sky2 = netdev_priv(dev);
1603
1604         netif_tx_lock_bh(dev);
1605         sky2_tx_complete(sky2, sky2->tx_prod);
1606         netif_tx_unlock_bh(dev);
1607 }
1608
1609 /* Network shutdown */
1610 static int sky2_down(struct net_device *dev)
1611 {
1612         struct sky2_port *sky2 = netdev_priv(dev);
1613         struct sky2_hw *hw = sky2->hw;
1614         unsigned port = sky2->port;
1615         u16 ctrl;
1616         u32 imask;
1617
1618         /* Never really got started! */
1619         if (!sky2->tx_le)
1620                 return 0;
1621
1622         if (netif_msg_ifdown(sky2))
1623                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1624
1625         if (netif_carrier_ok(dev) && --hw->active == 0)
1626                 del_timer(&hw->watchdog_timer);
1627
1628         /* Stop more packets from being queued */
1629         netif_stop_queue(dev);
1630
1631         /* Disable port IRQ */
1632         imask = sky2_read32(hw, B0_IMSK);
1633         imask &= ~portirq_msk[port];
1634         sky2_write32(hw, B0_IMSK, imask);
1635
1636         sky2_gmac_reset(hw, port);
1637
1638         /* Stop transmitter */
1639         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1640         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1641
1642         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1643                      RB_RST_SET | RB_DIS_OP_MD);
1644
1645         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1646         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1647         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1648
1649         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1650
1651         /* Workaround shared GMAC reset */
1652         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1653               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1654                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1655
1656         /* Disable Force Sync bit and Enable Alloc bit */
1657         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1658                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1659
1660         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1661         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1662         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1663
1664         /* Reset the PCI FIFO of the async Tx queue */
1665         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1666                      BMU_RST_SET | BMU_FIFO_RST);
1667
1668         /* Reset the Tx prefetch units */
1669         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1670                      PREF_UNIT_RST_SET);
1671
1672         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1673
1674         sky2_rx_stop(sky2);
1675
1676         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1677         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1678
1679         sky2_phy_power(hw, port, 0);
1680
1681         netif_carrier_off(dev);
1682
1683         /* turn off LED's */
1684         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1685
1686         synchronize_irq(hw->pdev->irq);
1687
1688         sky2_tx_clean(dev);
1689         sky2_rx_clean(sky2);
1690
1691         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1692                             sky2->rx_le, sky2->rx_le_map);
1693         kfree(sky2->rx_ring);
1694
1695         pci_free_consistent(hw->pdev,
1696                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1697                             sky2->tx_le, sky2->tx_le_map);
1698         kfree(sky2->tx_ring);
1699
1700         sky2->tx_le = NULL;
1701         sky2->rx_le = NULL;
1702
1703         sky2->rx_ring = NULL;
1704         sky2->tx_ring = NULL;
1705
1706         return 0;
1707 }
1708
1709 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1710 {
1711         if (!sky2_is_copper(hw))
1712                 return SPEED_1000;
1713
1714         if (hw->chip_id == CHIP_ID_YUKON_FE)
1715                 return (aux & PHY_M_PS_SPEED_100) ? SPEED_100 : SPEED_10;
1716
1717         switch (aux & PHY_M_PS_SPEED_MSK) {
1718         case PHY_M_PS_SPEED_1000:
1719                 return SPEED_1000;
1720         case PHY_M_PS_SPEED_100:
1721                 return SPEED_100;
1722         default:
1723                 return SPEED_10;
1724         }
1725 }
1726
1727 static void sky2_link_up(struct sky2_port *sky2)
1728 {
1729         struct sky2_hw *hw = sky2->hw;
1730         unsigned port = sky2->port;
1731         u16 reg;
1732         static const char *fc_name[] = {
1733                 [FC_NONE]       = "none",
1734                 [FC_TX]         = "tx",
1735                 [FC_RX]         = "rx",
1736                 [FC_BOTH]       = "both",
1737         };
1738
1739         /* enable Rx/Tx */
1740         reg = gma_read16(hw, port, GM_GP_CTRL);
1741         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1742         gma_write16(hw, port, GM_GP_CTRL, reg);
1743
1744         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1745
1746         netif_carrier_on(sky2->netdev);
1747
1748         if (hw->active++ == 0)
1749                 mod_timer(&hw->watchdog_timer, jiffies + 1);
1750
1751
1752         /* Turn on link LED */
1753         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1754                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1755
1756         if (hw->chip_id == CHIP_ID_YUKON_XL
1757             || hw->chip_id == CHIP_ID_YUKON_EC_U
1758             || hw->chip_id == CHIP_ID_YUKON_EX) {
1759                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1760                 u16 led = PHY_M_LEDC_LOS_CTRL(1);       /* link active */
1761
1762                 switch(sky2->speed) {
1763                 case SPEED_10:
1764                         led |= PHY_M_LEDC_INIT_CTRL(7);
1765                         break;
1766
1767                 case SPEED_100:
1768                         led |= PHY_M_LEDC_STA1_CTRL(7);
1769                         break;
1770
1771                 case SPEED_1000:
1772                         led |= PHY_M_LEDC_STA0_CTRL(7);
1773                         break;
1774                 }
1775
1776                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1777                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, led);
1778                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1779         }
1780
1781         if (netif_msg_link(sky2))
1782                 printk(KERN_INFO PFX
1783                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1784                        sky2->netdev->name, sky2->speed,
1785                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1786                        fc_name[sky2->flow_status]);
1787 }
1788
1789 static void sky2_link_down(struct sky2_port *sky2)
1790 {
1791         struct sky2_hw *hw = sky2->hw;
1792         unsigned port = sky2->port;
1793         u16 reg;
1794
1795         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1796
1797         reg = gma_read16(hw, port, GM_GP_CTRL);
1798         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1799         gma_write16(hw, port, GM_GP_CTRL, reg);
1800
1801         netif_carrier_off(sky2->netdev);
1802
1803         /* Stop watchdog if both ports are not active */
1804         if (--hw->active == 0)
1805                 del_timer(&hw->watchdog_timer);
1806
1807
1808         /* Turn on link LED */
1809         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1810
1811         if (netif_msg_link(sky2))
1812                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1813
1814         sky2_phy_init(hw, port);
1815 }
1816
1817 static enum flow_control sky2_flow(int rx, int tx)
1818 {
1819         if (rx)
1820                 return tx ? FC_BOTH : FC_RX;
1821         else
1822                 return tx ? FC_TX : FC_NONE;
1823 }
1824
1825 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1826 {
1827         struct sky2_hw *hw = sky2->hw;
1828         unsigned port = sky2->port;
1829         u16 advert, lpa;
1830
1831         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1832         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1833         if (lpa & PHY_M_AN_RF) {
1834                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1835                 return -1;
1836         }
1837
1838         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1839                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1840                        sky2->netdev->name);
1841                 return -1;
1842         }
1843
1844         sky2->speed = sky2_phy_speed(hw, aux);
1845         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1846
1847         /* Since the pause result bits seem to in different positions on
1848          * different chips. look at registers.
1849          */
1850         if (!sky2_is_copper(hw)) {
1851                 /* Shift for bits in fiber PHY */
1852                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1853                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1854
1855                 if (advert & ADVERTISE_1000XPAUSE)
1856                         advert |= ADVERTISE_PAUSE_CAP;
1857                 if (advert & ADVERTISE_1000XPSE_ASYM)
1858                         advert |= ADVERTISE_PAUSE_ASYM;
1859                 if (lpa & LPA_1000XPAUSE)
1860                         lpa |= LPA_PAUSE_CAP;
1861                 if (lpa & LPA_1000XPAUSE_ASYM)
1862                         lpa |= LPA_PAUSE_ASYM;
1863         }
1864
1865         sky2->flow_status = FC_NONE;
1866         if (advert & ADVERTISE_PAUSE_CAP) {
1867                 if (lpa & LPA_PAUSE_CAP)
1868                         sky2->flow_status = FC_BOTH;
1869                 else if (advert & ADVERTISE_PAUSE_ASYM)
1870                         sky2->flow_status = FC_RX;
1871         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1872                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1873                         sky2->flow_status = FC_TX;
1874         }
1875
1876         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1877             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1878                 sky2->flow_status = FC_NONE;
1879
1880         if (sky2->flow_status & FC_TX)
1881                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1882         else
1883                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1884
1885         return 0;
1886 }
1887
1888 /* Interrupt from PHY */
1889 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1890 {
1891         struct net_device *dev = hw->dev[port];
1892         struct sky2_port *sky2 = netdev_priv(dev);
1893         u16 istatus, phystat;
1894
1895         if (!netif_running(dev))
1896                 return;
1897
1898         spin_lock(&sky2->phy_lock);
1899         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1900         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1901
1902         if (netif_msg_intr(sky2))
1903                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1904                        sky2->netdev->name, istatus, phystat);
1905
1906         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1907                 if (sky2_autoneg_done(sky2, phystat) == 0)
1908                         sky2_link_up(sky2);
1909                 goto out;
1910         }
1911
1912         if (istatus & PHY_M_IS_LSP_CHANGE)
1913                 sky2->speed = sky2_phy_speed(hw, phystat);
1914
1915         if (istatus & PHY_M_IS_DUP_CHANGE)
1916                 sky2->duplex =
1917                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1918
1919         if (istatus & PHY_M_IS_LST_CHANGE) {
1920                 if (phystat & PHY_M_PS_LINK_UP)
1921                         sky2_link_up(sky2);
1922                 else
1923                         sky2_link_down(sky2);
1924         }
1925 out:
1926         spin_unlock(&sky2->phy_lock);
1927 }
1928
1929 /* Transmit timeout is only called if we are running, carrier is up
1930  * and tx queue is full (stopped).
1931  */
1932 static void sky2_tx_timeout(struct net_device *dev)
1933 {
1934         struct sky2_port *sky2 = netdev_priv(dev);
1935         struct sky2_hw *hw = sky2->hw;
1936
1937         if (netif_msg_timer(sky2))
1938                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1939
1940         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1941                dev->name, sky2->tx_cons, sky2->tx_prod,
1942                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1943                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1944
1945         /* can't restart safely under softirq */
1946         schedule_work(&hw->restart_work);
1947 }
1948
1949 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1950 {
1951         struct sky2_port *sky2 = netdev_priv(dev);
1952         struct sky2_hw *hw = sky2->hw;
1953         unsigned port = sky2->port;
1954         int err;
1955         u16 ctl, mode;
1956         u32 imask;
1957
1958         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1959                 return -EINVAL;
1960
1961         if (new_mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_FE)
1962                 return -EINVAL;
1963
1964         if (!netif_running(dev)) {
1965                 dev->mtu = new_mtu;
1966                 return 0;
1967         }
1968
1969         imask = sky2_read32(hw, B0_IMSK);
1970         sky2_write32(hw, B0_IMSK, 0);
1971
1972         dev->trans_start = jiffies;     /* prevent tx timeout */
1973         netif_stop_queue(dev);
1974         netif_poll_disable(hw->dev[0]);
1975
1976         synchronize_irq(hw->pdev->irq);
1977
1978         if (hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX)
1979                 sky2_set_tx_stfwd(hw, port);
1980
1981         ctl = gma_read16(hw, port, GM_GP_CTRL);
1982         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
1983         sky2_rx_stop(sky2);
1984         sky2_rx_clean(sky2);
1985
1986         dev->mtu = new_mtu;
1987
1988         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
1989                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
1990
1991         if (dev->mtu > ETH_DATA_LEN)
1992                 mode |= GM_SMOD_JUMBO_ENA;
1993
1994         gma_write16(hw, port, GM_SERIAL_MODE, mode);
1995
1996         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
1997
1998         err = sky2_rx_start(sky2);
1999         sky2_write32(hw, B0_IMSK, imask);
2000
2001         if (err)
2002                 dev_close(dev);
2003         else {
2004                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2005
2006                 netif_poll_enable(hw->dev[0]);
2007                 netif_wake_queue(dev);
2008         }
2009
2010         return err;
2011 }
2012
2013 /* For small just reuse existing skb for next receive */
2014 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2015                                     const struct rx_ring_info *re,
2016                                     unsigned length)
2017 {
2018         struct sk_buff *skb;
2019
2020         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2021         if (likely(skb)) {
2022                 skb_reserve(skb, 2);
2023                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2024                                             length, PCI_DMA_FROMDEVICE);
2025                 skb_copy_from_linear_data(re->skb, skb->data, length);
2026                 skb->ip_summed = re->skb->ip_summed;
2027                 skb->csum = re->skb->csum;
2028                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2029                                                length, PCI_DMA_FROMDEVICE);
2030                 re->skb->ip_summed = CHECKSUM_NONE;
2031                 skb_put(skb, length);
2032         }
2033         return skb;
2034 }
2035
2036 /* Adjust length of skb with fragments to match received data */
2037 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2038                           unsigned int length)
2039 {
2040         int i, num_frags;
2041         unsigned int size;
2042
2043         /* put header into skb */
2044         size = min(length, hdr_space);
2045         skb->tail += size;
2046         skb->len += size;
2047         length -= size;
2048
2049         num_frags = skb_shinfo(skb)->nr_frags;
2050         for (i = 0; i < num_frags; i++) {
2051                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2052
2053                 if (length == 0) {
2054                         /* don't need this page */
2055                         __free_page(frag->page);
2056                         --skb_shinfo(skb)->nr_frags;
2057                 } else {
2058                         size = min(length, (unsigned) PAGE_SIZE);
2059
2060                         frag->size = size;
2061                         skb->data_len += size;
2062                         skb->truesize += size;
2063                         skb->len += size;
2064                         length -= size;
2065                 }
2066         }
2067 }
2068
2069 /* Normal packet - take skb from ring element and put in a new one  */
2070 static struct sk_buff *receive_new(struct sky2_port *sky2,
2071                                    struct rx_ring_info *re,
2072                                    unsigned int length)
2073 {
2074         struct sk_buff *skb, *nskb;
2075         unsigned hdr_space = sky2->rx_data_size;
2076
2077         /* Don't be tricky about reusing pages (yet) */
2078         nskb = sky2_rx_alloc(sky2);
2079         if (unlikely(!nskb))
2080                 return NULL;
2081
2082         skb = re->skb;
2083         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2084
2085         prefetch(skb->data);
2086         re->skb = nskb;
2087         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2088
2089         if (skb_shinfo(skb)->nr_frags)
2090                 skb_put_frags(skb, hdr_space, length);
2091         else
2092                 skb_put(skb, length);
2093         return skb;
2094 }
2095
2096 /*
2097  * Receive one packet.
2098  * For larger packets, get new buffer.
2099  */
2100 static struct sk_buff *sky2_receive(struct net_device *dev,
2101                                     u16 length, u32 status)
2102 {
2103         struct sky2_port *sky2 = netdev_priv(dev);
2104         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2105         struct sk_buff *skb = NULL;
2106         u16 count = (status & GMR_FS_LEN) >> 16;
2107
2108 #ifdef SKY2_VLAN_TAG_USED
2109         /* Account for vlan tag */
2110         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2111                 count -= VLAN_HLEN;
2112 #endif
2113
2114         if (unlikely(netif_msg_rx_status(sky2)))
2115                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2116                        dev->name, sky2->rx_next, status, length);
2117
2118         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2119         prefetch(sky2->rx_ring + sky2->rx_next);
2120
2121         if (status & GMR_FS_ANY_ERR)
2122                 goto error;
2123
2124         if (!(status & GMR_FS_RX_OK))
2125                 goto resubmit;
2126
2127         /* if length reported by DMA does not match PHY, packet was truncated */
2128         if (length != count)
2129                 goto len_mismatch;
2130
2131         if (length < copybreak)
2132                 skb = receive_copy(sky2, re, length);
2133         else
2134                 skb = receive_new(sky2, re, length);
2135 resubmit:
2136         sky2_rx_submit(sky2, re);
2137
2138         return skb;
2139
2140 len_mismatch:
2141         /* Truncation of overlength packets
2142            causes PHY length to not match MAC length */
2143         ++sky2->net_stats.rx_length_errors;
2144         if (netif_msg_rx_err(sky2) && net_ratelimit())
2145                 pr_info(PFX "%s: rx length mismatch: length %d status %#x\n",
2146                         dev->name, length, status);
2147         goto resubmit;
2148
2149 error:
2150         ++sky2->net_stats.rx_errors;
2151         if (status & GMR_FS_RX_FF_OV) {
2152                 sky2->net_stats.rx_over_errors++;
2153                 goto resubmit;
2154         }
2155
2156         if (netif_msg_rx_err(sky2) && net_ratelimit())
2157                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2158                        dev->name, status, length);
2159
2160         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2161                 sky2->net_stats.rx_length_errors++;
2162         if (status & GMR_FS_FRAGMENT)
2163                 sky2->net_stats.rx_frame_errors++;
2164         if (status & GMR_FS_CRC_ERR)
2165                 sky2->net_stats.rx_crc_errors++;
2166
2167         goto resubmit;
2168 }
2169
2170 /* Transmit complete */
2171 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2172 {
2173         struct sky2_port *sky2 = netdev_priv(dev);
2174
2175         if (netif_running(dev)) {
2176                 netif_tx_lock(dev);
2177                 sky2_tx_complete(sky2, last);
2178                 netif_tx_unlock(dev);
2179         }
2180 }
2181
2182 /* Process status response ring */
2183 static int sky2_status_intr(struct sky2_hw *hw, int to_do)
2184 {
2185         int work_done = 0;
2186         unsigned rx[2] = { 0, 0 };
2187         u16 hwidx = sky2_read16(hw, STAT_PUT_IDX);
2188
2189         rmb();
2190
2191         while (hw->st_idx != hwidx) {
2192                 struct sky2_port *sky2;
2193                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2194                 unsigned port = le->css & CSS_LINK_BIT;
2195                 struct net_device *dev;
2196                 struct sk_buff *skb;
2197                 u32 status;
2198                 u16 length;
2199
2200                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2201
2202                 dev = hw->dev[port];
2203                 sky2 = netdev_priv(dev);
2204                 length = le16_to_cpu(le->length);
2205                 status = le32_to_cpu(le->status);
2206
2207                 switch (le->opcode & ~HW_OWNER) {
2208                 case OP_RXSTAT:
2209                         ++rx[port];
2210                         skb = sky2_receive(dev, length, status);
2211                         if (unlikely(!skb)) {
2212                                 sky2->net_stats.rx_dropped++;
2213                                 break;
2214                         }
2215
2216                         /* This chip reports checksum status differently */
2217                         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2218                                 if (sky2->rx_csum &&
2219                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2220                                     (le->css & CSS_TCPUDPCSOK))
2221                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2222                                 else
2223                                         skb->ip_summed = CHECKSUM_NONE;
2224                         }
2225
2226                         skb->protocol = eth_type_trans(skb, dev);
2227                         sky2->net_stats.rx_packets++;
2228                         sky2->net_stats.rx_bytes += skb->len;
2229                         dev->last_rx = jiffies;
2230
2231 #ifdef SKY2_VLAN_TAG_USED
2232                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2233                                 vlan_hwaccel_receive_skb(skb,
2234                                                          sky2->vlgrp,
2235                                                          be16_to_cpu(sky2->rx_tag));
2236                         } else
2237 #endif
2238                                 netif_receive_skb(skb);
2239
2240                         /* Stop after net poll weight */
2241                         if (++work_done >= to_do)
2242                                 goto exit_loop;
2243                         break;
2244
2245 #ifdef SKY2_VLAN_TAG_USED
2246                 case OP_RXVLAN:
2247                         sky2->rx_tag = length;
2248                         break;
2249
2250                 case OP_RXCHKSVLAN:
2251                         sky2->rx_tag = length;
2252                         /* fall through */
2253 #endif
2254                 case OP_RXCHKS:
2255                         if (!sky2->rx_csum)
2256                                 break;
2257
2258                         if (hw->chip_id == CHIP_ID_YUKON_EX)
2259                                 break;
2260
2261                         /* Both checksum counters are programmed to start at
2262                          * the same offset, so unless there is a problem they
2263                          * should match. This failure is an early indication that
2264                          * hardware receive checksumming won't work.
2265                          */
2266                         if (likely(status >> 16 == (status & 0xffff))) {
2267                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2268                                 skb->ip_summed = CHECKSUM_COMPLETE;
2269                                 skb->csum = status & 0xffff;
2270                         } else {
2271                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2272                                        "checksum problem (status = %#x)\n",
2273                                        dev->name, status);
2274                                 sky2->rx_csum = 0;
2275                                 sky2_write32(sky2->hw,
2276                                              Q_ADDR(rxqaddr[port], Q_CSR),
2277                                              BMU_DIS_RX_CHKSUM);
2278                         }
2279                         break;
2280
2281                 case OP_TXINDEXLE:
2282                         /* TX index reports status for both ports */
2283                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2284                         sky2_tx_done(hw->dev[0], status & 0xfff);
2285                         if (hw->dev[1])
2286                                 sky2_tx_done(hw->dev[1],
2287                                      ((status >> 24) & 0xff)
2288                                              | (u16)(length & 0xf) << 8);
2289                         break;
2290
2291                 default:
2292                         if (net_ratelimit())
2293                                 printk(KERN_WARNING PFX
2294                                        "unknown status opcode 0x%x\n", le->opcode);
2295                 }
2296         }
2297
2298         /* Fully processed status ring so clear irq */
2299         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2300
2301 exit_loop:
2302         if (rx[0])
2303                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2304
2305         if (rx[1])
2306                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2307
2308         return work_done;
2309 }
2310
2311 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2312 {
2313         struct net_device *dev = hw->dev[port];
2314
2315         if (net_ratelimit())
2316                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2317                        dev->name, status);
2318
2319         if (status & Y2_IS_PAR_RD1) {
2320                 if (net_ratelimit())
2321                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2322                                dev->name);
2323                 /* Clear IRQ */
2324                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2325         }
2326
2327         if (status & Y2_IS_PAR_WR1) {
2328                 if (net_ratelimit())
2329                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2330                                dev->name);
2331
2332                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2333         }
2334
2335         if (status & Y2_IS_PAR_MAC1) {
2336                 if (net_ratelimit())
2337                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2338                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2339         }
2340
2341         if (status & Y2_IS_PAR_RX1) {
2342                 if (net_ratelimit())
2343                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2344                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2345         }
2346
2347         if (status & Y2_IS_TCP_TXA1) {
2348                 if (net_ratelimit())
2349                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2350                                dev->name);
2351                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2352         }
2353 }
2354
2355 static void sky2_hw_intr(struct sky2_hw *hw)
2356 {
2357         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2358
2359         if (status & Y2_IS_TIST_OV)
2360                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2361
2362         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2363                 u16 pci_err;
2364
2365                 pci_err = sky2_pci_read16(hw, PCI_STATUS);
2366                 if (net_ratelimit())
2367                         dev_err(&hw->pdev->dev, "PCI hardware error (0x%x)\n",
2368                                 pci_err);
2369
2370                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2371                 sky2_pci_write16(hw, PCI_STATUS,
2372                                  pci_err | PCI_STATUS_ERROR_BITS);
2373                 sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2374         }
2375
2376         if (status & Y2_IS_PCI_EXP) {
2377                 /* PCI-Express uncorrectable Error occurred */
2378                 u32 pex_err;
2379
2380                 pex_err = sky2_pci_read32(hw, PEX_UNC_ERR_STAT);
2381
2382                 if (net_ratelimit())
2383                         dev_err(&hw->pdev->dev, "PCI Express error (0x%x)\n",
2384                                 pex_err);
2385
2386                 /* clear the interrupt */
2387                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2388                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT,
2389                                        0xffffffffUL);
2390                 sky2_write32(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2391
2392                 if (pex_err & PEX_FATAL_ERRORS) {
2393                         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2394                         hwmsk &= ~Y2_IS_PCI_EXP;
2395                         sky2_write32(hw, B0_HWE_IMSK, hwmsk);
2396                 }
2397         }
2398
2399         if (status & Y2_HWE_L1_MASK)
2400                 sky2_hw_error(hw, 0, status);
2401         status >>= 8;
2402         if (status & Y2_HWE_L1_MASK)
2403                 sky2_hw_error(hw, 1, status);
2404 }
2405
2406 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2407 {
2408         struct net_device *dev = hw->dev[port];
2409         struct sky2_port *sky2 = netdev_priv(dev);
2410         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2411
2412         if (netif_msg_intr(sky2))
2413                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2414                        dev->name, status);
2415
2416         if (status & GM_IS_RX_CO_OV)
2417                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2418
2419         if (status & GM_IS_TX_CO_OV)
2420                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2421
2422         if (status & GM_IS_RX_FF_OR) {
2423                 ++sky2->net_stats.rx_fifo_errors;
2424                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2425         }
2426
2427         if (status & GM_IS_TX_FF_UR) {
2428                 ++sky2->net_stats.tx_fifo_errors;
2429                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2430         }
2431 }
2432
2433 /* This should never happen it is a bug. */
2434 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2435                           u16 q, unsigned ring_size)
2436 {
2437         struct net_device *dev = hw->dev[port];
2438         struct sky2_port *sky2 = netdev_priv(dev);
2439         unsigned idx;
2440         const u64 *le = (q == Q_R1 || q == Q_R2)
2441                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2442
2443         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2444         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2445                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2446                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2447
2448         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2449 }
2450
2451 /* Check for lost IRQ once a second */
2452 static void sky2_watchdog(unsigned long arg)
2453 {
2454         struct sky2_hw *hw = (struct sky2_hw *) arg;
2455
2456         if (sky2_read32(hw, B0_ISRC)) {
2457                 struct net_device *dev = hw->dev[0];
2458
2459                 if (__netif_rx_schedule_prep(dev))
2460                         __netif_rx_schedule(dev);
2461         }
2462
2463         if (hw->active > 0)
2464                 mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2465 }
2466
2467 /* Hardware/software error handling */
2468 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2469 {
2470         if (net_ratelimit())
2471                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2472
2473         if (status & Y2_IS_HW_ERR)
2474                 sky2_hw_intr(hw);
2475
2476         if (status & Y2_IS_IRQ_MAC1)
2477                 sky2_mac_intr(hw, 0);
2478
2479         if (status & Y2_IS_IRQ_MAC2)
2480                 sky2_mac_intr(hw, 1);
2481
2482         if (status & Y2_IS_CHK_RX1)
2483                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2484
2485         if (status & Y2_IS_CHK_RX2)
2486                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2487
2488         if (status & Y2_IS_CHK_TXA1)
2489                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2490
2491         if (status & Y2_IS_CHK_TXA2)
2492                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2493 }
2494
2495 static int sky2_poll(struct net_device *dev0, int *budget)
2496 {
2497         struct sky2_hw *hw = ((struct sky2_port *) netdev_priv(dev0))->hw;
2498         int work_done;
2499         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2500
2501         if (unlikely(status & Y2_IS_ERROR))
2502                 sky2_err_intr(hw, status);
2503
2504         if (status & Y2_IS_IRQ_PHY1)
2505                 sky2_phy_intr(hw, 0);
2506
2507         if (status & Y2_IS_IRQ_PHY2)
2508                 sky2_phy_intr(hw, 1);
2509
2510         work_done = sky2_status_intr(hw, min(dev0->quota, *budget));
2511         *budget -= work_done;
2512         dev0->quota -= work_done;
2513
2514         /* More work? */
2515         if (hw->st_idx != sky2_read16(hw, STAT_PUT_IDX))
2516                 return 1;
2517
2518         /* Bug/Errata workaround?
2519          * Need to kick the TX irq moderation timer.
2520          */
2521         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2522                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2523                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2524         }
2525         netif_rx_complete(dev0);
2526
2527         sky2_read32(hw, B0_Y2_SP_LISR);
2528         return 0;
2529 }
2530
2531 static irqreturn_t sky2_intr(int irq, void *dev_id)
2532 {
2533         struct sky2_hw *hw = dev_id;
2534         struct net_device *dev0 = hw->dev[0];
2535         u32 status;
2536
2537         /* Reading this mask interrupts as side effect */
2538         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2539         if (status == 0 || status == ~0)
2540                 return IRQ_NONE;
2541
2542         prefetch(&hw->st_le[hw->st_idx]);
2543         if (likely(__netif_rx_schedule_prep(dev0)))
2544                 __netif_rx_schedule(dev0);
2545
2546         return IRQ_HANDLED;
2547 }
2548
2549 #ifdef CONFIG_NET_POLL_CONTROLLER
2550 static void sky2_netpoll(struct net_device *dev)
2551 {
2552         struct sky2_port *sky2 = netdev_priv(dev);
2553         struct net_device *dev0 = sky2->hw->dev[0];
2554
2555         if (netif_running(dev) && __netif_rx_schedule_prep(dev0))
2556                 __netif_rx_schedule(dev0);
2557 }
2558 #endif
2559
2560 /* Chip internal frequency for clock calculations */
2561 static inline u32 sky2_mhz(const struct sky2_hw *hw)
2562 {
2563         switch (hw->chip_id) {
2564         case CHIP_ID_YUKON_EC:
2565         case CHIP_ID_YUKON_EC_U:
2566         case CHIP_ID_YUKON_EX:
2567                 return 125;     /* 125 Mhz */
2568         case CHIP_ID_YUKON_FE:
2569                 return 100;     /* 100 Mhz */
2570         default:                /* YUKON_XL */
2571                 return 156;     /* 156 Mhz */
2572         }
2573 }
2574
2575 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2576 {
2577         return sky2_mhz(hw) * us;
2578 }
2579
2580 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2581 {
2582         return clk / sky2_mhz(hw);
2583 }
2584
2585
2586 static int __devinit sky2_init(struct sky2_hw *hw)
2587 {
2588         u8 t8;
2589
2590         /* Enable all clocks */
2591         sky2_pci_write32(hw, PCI_DEV_REG3, 0);
2592
2593         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2594
2595         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2596         if (hw->chip_id < CHIP_ID_YUKON_XL || hw->chip_id > CHIP_ID_YUKON_FE) {
2597                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2598                         hw->chip_id);
2599                 return -EOPNOTSUPP;
2600         }
2601
2602         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2603
2604         /* This rev is really old, and requires untested workarounds */
2605         if (hw->chip_id == CHIP_ID_YUKON_EC && hw->chip_rev == CHIP_REV_YU_EC_A1) {
2606                 dev_err(&hw->pdev->dev, "unsupported revision Yukon-%s (0x%x) rev %d\n",
2607                         yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
2608                         hw->chip_id, hw->chip_rev);
2609                 return -EOPNOTSUPP;
2610         }
2611
2612         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2613         hw->ports = 1;
2614         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2615         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2616                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2617                         ++hw->ports;
2618         }
2619
2620         return 0;
2621 }
2622
2623 static void sky2_reset(struct sky2_hw *hw)
2624 {
2625         u16 status;
2626         int i;
2627
2628         /* disable ASF */
2629         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2630                 status = sky2_read16(hw, HCU_CCSR);
2631                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2632                             HCU_CCSR_UC_STATE_MSK);
2633                 sky2_write16(hw, HCU_CCSR, status);
2634         } else
2635                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2636         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2637
2638         /* do a SW reset */
2639         sky2_write8(hw, B0_CTST, CS_RST_SET);
2640         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2641
2642         /* clear PCI errors, if any */
2643         status = sky2_pci_read16(hw, PCI_STATUS);
2644
2645         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2646         sky2_pci_write16(hw, PCI_STATUS, status | PCI_STATUS_ERROR_BITS);
2647
2648
2649         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2650
2651         /* clear any PEX errors */
2652         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
2653                 sky2_pci_write32(hw, PEX_UNC_ERR_STAT, 0xffffffffUL);
2654
2655
2656         sky2_power_on(hw);
2657
2658         for (i = 0; i < hw->ports; i++) {
2659                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2660                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2661
2662                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2663                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2664                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2665                                      | GMC_BYP_RETR_ON);
2666         }
2667
2668         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_OFF);
2669
2670         /* Clear I2C IRQ noise */
2671         sky2_write32(hw, B2_I2C_IRQ, 1);
2672
2673         /* turn off hardware timer (unused) */
2674         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2675         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2676
2677         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2678
2679         /* Turn off descriptor polling */
2680         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2681
2682         /* Turn off receive timestamp */
2683         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2684         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2685
2686         /* enable the Tx Arbiters */
2687         for (i = 0; i < hw->ports; i++)
2688                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2689
2690         /* Initialize ram interface */
2691         for (i = 0; i < hw->ports; i++) {
2692                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2693
2694                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2695                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2696                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2697                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2698                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2699                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2700                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2701                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2702                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2703                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2704                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2705                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2706         }
2707
2708         sky2_write32(hw, B0_HWE_IMSK, Y2_HWE_ALL_MASK);
2709
2710         for (i = 0; i < hw->ports; i++)
2711                 sky2_gmac_reset(hw, i);
2712
2713         memset(hw->st_le, 0, STATUS_LE_BYTES);
2714         hw->st_idx = 0;
2715
2716         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2717         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2718
2719         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2720         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2721
2722         /* Set the list last index */
2723         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2724
2725         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2726         sky2_write8(hw, STAT_FIFO_WM, 16);
2727
2728         /* set Status-FIFO ISR watermark */
2729         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2730                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2731         else
2732                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2733
2734         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2735         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2736         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2737
2738         /* enable status unit */
2739         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2740
2741         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2742         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2743         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2744 }
2745
2746 static void sky2_restart(struct work_struct *work)
2747 {
2748         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2749         struct net_device *dev;
2750         int i, err;
2751
2752         rtnl_lock();
2753         sky2_write32(hw, B0_IMSK, 0);
2754         sky2_read32(hw, B0_IMSK);
2755
2756         netif_poll_disable(hw->dev[0]);
2757
2758         for (i = 0; i < hw->ports; i++) {
2759                 dev = hw->dev[i];
2760                 if (netif_running(dev))
2761                         sky2_down(dev);
2762         }
2763
2764         sky2_reset(hw);
2765         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2766         netif_poll_enable(hw->dev[0]);
2767
2768         for (i = 0; i < hw->ports; i++) {
2769                 dev = hw->dev[i];
2770                 if (netif_running(dev)) {
2771                         err = sky2_up(dev);
2772                         if (err) {
2773                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2774                                        dev->name, err);
2775                                 dev_close(dev);
2776                         }
2777                 }
2778         }
2779
2780         rtnl_unlock();
2781 }
2782
2783 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2784 {
2785         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2786 }
2787
2788 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2789 {
2790         const struct sky2_port *sky2 = netdev_priv(dev);
2791
2792         wol->supported = sky2_wol_supported(sky2->hw);
2793         wol->wolopts = sky2->wol;
2794 }
2795
2796 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2797 {
2798         struct sky2_port *sky2 = netdev_priv(dev);
2799         struct sky2_hw *hw = sky2->hw;
2800
2801         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2802                 return -EOPNOTSUPP;
2803
2804         sky2->wol = wol->wolopts;
2805
2806         if (hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX)
2807                 sky2_write32(hw, B0_CTST, sky2->wol
2808                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2809
2810         if (!netif_running(dev))
2811                 sky2_wol_init(sky2);
2812         return 0;
2813 }
2814
2815 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2816 {
2817         if (sky2_is_copper(hw)) {
2818                 u32 modes = SUPPORTED_10baseT_Half
2819                         | SUPPORTED_10baseT_Full
2820                         | SUPPORTED_100baseT_Half
2821                         | SUPPORTED_100baseT_Full
2822                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2823
2824                 if (hw->chip_id != CHIP_ID_YUKON_FE)
2825                         modes |= SUPPORTED_1000baseT_Half
2826                                 | SUPPORTED_1000baseT_Full;
2827                 return modes;
2828         } else
2829                 return  SUPPORTED_1000baseT_Half
2830                         | SUPPORTED_1000baseT_Full
2831                         | SUPPORTED_Autoneg
2832                         | SUPPORTED_FIBRE;
2833 }
2834
2835 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2836 {
2837         struct sky2_port *sky2 = netdev_priv(dev);
2838         struct sky2_hw *hw = sky2->hw;
2839
2840         ecmd->transceiver = XCVR_INTERNAL;
2841         ecmd->supported = sky2_supported_modes(hw);
2842         ecmd->phy_address = PHY_ADDR_MARV;
2843         if (sky2_is_copper(hw)) {
2844                 ecmd->supported = SUPPORTED_10baseT_Half
2845                     | SUPPORTED_10baseT_Full
2846                     | SUPPORTED_100baseT_Half
2847                     | SUPPORTED_100baseT_Full
2848                     | SUPPORTED_1000baseT_Half
2849                     | SUPPORTED_1000baseT_Full
2850                     | SUPPORTED_Autoneg | SUPPORTED_TP;
2851                 ecmd->port = PORT_TP;
2852                 ecmd->speed = sky2->speed;
2853         } else {
2854                 ecmd->speed = SPEED_1000;
2855                 ecmd->port = PORT_FIBRE;
2856         }
2857
2858         ecmd->advertising = sky2->advertising;
2859         ecmd->autoneg = sky2->autoneg;
2860         ecmd->duplex = sky2->duplex;
2861         return 0;
2862 }
2863
2864 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2865 {
2866         struct sky2_port *sky2 = netdev_priv(dev);
2867         const struct sky2_hw *hw = sky2->hw;
2868         u32 supported = sky2_supported_modes(hw);
2869
2870         if (ecmd->autoneg == AUTONEG_ENABLE) {
2871                 ecmd->advertising = supported;
2872                 sky2->duplex = -1;
2873                 sky2->speed = -1;
2874         } else {
2875                 u32 setting;
2876
2877                 switch (ecmd->speed) {
2878                 case SPEED_1000:
2879                         if (ecmd->duplex == DUPLEX_FULL)
2880                                 setting = SUPPORTED_1000baseT_Full;
2881                         else if (ecmd->duplex == DUPLEX_HALF)
2882                                 setting = SUPPORTED_1000baseT_Half;
2883                         else
2884                                 return -EINVAL;
2885                         break;
2886                 case SPEED_100:
2887                         if (ecmd->duplex == DUPLEX_FULL)
2888                                 setting = SUPPORTED_100baseT_Full;
2889                         else if (ecmd->duplex == DUPLEX_HALF)
2890                                 setting = SUPPORTED_100baseT_Half;
2891                         else
2892                                 return -EINVAL;
2893                         break;
2894
2895                 case SPEED_10:
2896                         if (ecmd->duplex == DUPLEX_FULL)
2897                                 setting = SUPPORTED_10baseT_Full;
2898                         else if (ecmd->duplex == DUPLEX_HALF)
2899                                 setting = SUPPORTED_10baseT_Half;
2900                         else
2901                                 return -EINVAL;
2902                         break;
2903                 default:
2904                         return -EINVAL;
2905                 }
2906
2907                 if ((setting & supported) == 0)
2908                         return -EINVAL;
2909
2910                 sky2->speed = ecmd->speed;
2911                 sky2->duplex = ecmd->duplex;
2912         }
2913
2914         sky2->autoneg = ecmd->autoneg;
2915         sky2->advertising = ecmd->advertising;
2916
2917         if (netif_running(dev)) {
2918                 sky2_phy_reinit(sky2);
2919                 sky2_set_multicast(dev);
2920         }
2921
2922         return 0;
2923 }
2924
2925 static void sky2_get_drvinfo(struct net_device *dev,
2926                              struct ethtool_drvinfo *info)
2927 {
2928         struct sky2_port *sky2 = netdev_priv(dev);
2929
2930         strcpy(info->driver, DRV_NAME);
2931         strcpy(info->version, DRV_VERSION);
2932         strcpy(info->fw_version, "N/A");
2933         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
2934 }
2935
2936 static const struct sky2_stat {
2937         char name[ETH_GSTRING_LEN];
2938         u16 offset;
2939 } sky2_stats[] = {
2940         { "tx_bytes",      GM_TXO_OK_HI },
2941         { "rx_bytes",      GM_RXO_OK_HI },
2942         { "tx_broadcast",  GM_TXF_BC_OK },
2943         { "rx_broadcast",  GM_RXF_BC_OK },
2944         { "tx_multicast",  GM_TXF_MC_OK },
2945         { "rx_multicast",  GM_RXF_MC_OK },
2946         { "tx_unicast",    GM_TXF_UC_OK },
2947         { "rx_unicast",    GM_RXF_UC_OK },
2948         { "tx_mac_pause",  GM_TXF_MPAUSE },
2949         { "rx_mac_pause",  GM_RXF_MPAUSE },
2950         { "collisions",    GM_TXF_COL },
2951         { "late_collision",GM_TXF_LAT_COL },
2952         { "aborted",       GM_TXF_ABO_COL },
2953         { "single_collisions", GM_TXF_SNG_COL },
2954         { "multi_collisions", GM_TXF_MUL_COL },
2955
2956         { "rx_short",      GM_RXF_SHT },
2957         { "rx_runt",       GM_RXE_FRAG },
2958         { "rx_64_byte_packets", GM_RXF_64B },
2959         { "rx_65_to_127_byte_packets", GM_RXF_127B },
2960         { "rx_128_to_255_byte_packets", GM_RXF_255B },
2961         { "rx_256_to_511_byte_packets", GM_RXF_511B },
2962         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
2963         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
2964         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
2965         { "rx_too_long",   GM_RXF_LNG_ERR },
2966         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
2967         { "rx_jabber",     GM_RXF_JAB_PKT },
2968         { "rx_fcs_error",   GM_RXF_FCS_ERR },
2969
2970         { "tx_64_byte_packets", GM_TXF_64B },
2971         { "tx_65_to_127_byte_packets", GM_TXF_127B },
2972         { "tx_128_to_255_byte_packets", GM_TXF_255B },
2973         { "tx_256_to_511_byte_packets", GM_TXF_511B },
2974         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
2975         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
2976         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
2977         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
2978 };
2979
2980 static u32 sky2_get_rx_csum(struct net_device *dev)
2981 {
2982         struct sky2_port *sky2 = netdev_priv(dev);
2983
2984         return sky2->rx_csum;
2985 }
2986
2987 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
2988 {
2989         struct sky2_port *sky2 = netdev_priv(dev);
2990
2991         sky2->rx_csum = data;
2992
2993         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
2994                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
2995
2996         return 0;
2997 }
2998
2999 static u32 sky2_get_msglevel(struct net_device *netdev)
3000 {
3001         struct sky2_port *sky2 = netdev_priv(netdev);
3002         return sky2->msg_enable;
3003 }
3004
3005 static int sky2_nway_reset(struct net_device *dev)
3006 {
3007         struct sky2_port *sky2 = netdev_priv(dev);
3008
3009         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3010                 return -EINVAL;
3011
3012         sky2_phy_reinit(sky2);
3013         sky2_set_multicast(dev);
3014
3015         return 0;
3016 }
3017
3018 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3019 {
3020         struct sky2_hw *hw = sky2->hw;
3021         unsigned port = sky2->port;
3022         int i;
3023
3024         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3025             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3026         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3027             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3028
3029         for (i = 2; i < count; i++)
3030                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3031 }
3032
3033 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3034 {
3035         struct sky2_port *sky2 = netdev_priv(netdev);
3036         sky2->msg_enable = value;
3037 }
3038
3039 static int sky2_get_stats_count(struct net_device *dev)
3040 {
3041         return ARRAY_SIZE(sky2_stats);
3042 }
3043
3044 static void sky2_get_ethtool_stats(struct net_device *dev,
3045                                    struct ethtool_stats *stats, u64 * data)
3046 {
3047         struct sky2_port *sky2 = netdev_priv(dev);
3048
3049         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3050 }
3051
3052 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3053 {
3054         int i;
3055
3056         switch (stringset) {
3057         case ETH_SS_STATS:
3058                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3059                         memcpy(data + i * ETH_GSTRING_LEN,
3060                                sky2_stats[i].name, ETH_GSTRING_LEN);
3061                 break;
3062         }
3063 }
3064
3065 static struct net_device_stats *sky2_get_stats(struct net_device *dev)
3066 {
3067         struct sky2_port *sky2 = netdev_priv(dev);
3068         return &sky2->net_stats;
3069 }
3070
3071 static int sky2_set_mac_address(struct net_device *dev, void *p)
3072 {
3073         struct sky2_port *sky2 = netdev_priv(dev);
3074         struct sky2_hw *hw = sky2->hw;
3075         unsigned port = sky2->port;
3076         const struct sockaddr *addr = p;
3077
3078         if (!is_valid_ether_addr(addr->sa_data))
3079                 return -EADDRNOTAVAIL;
3080
3081         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3082         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3083                     dev->dev_addr, ETH_ALEN);
3084         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3085                     dev->dev_addr, ETH_ALEN);
3086
3087         /* virtual address for data */
3088         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3089
3090         /* physical address: used for pause frames */
3091         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3092
3093         return 0;
3094 }
3095
3096 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3097 {
3098         u32 bit;
3099
3100         bit = ether_crc(ETH_ALEN, addr) & 63;
3101         filter[bit >> 3] |= 1 << (bit & 7);
3102 }
3103
3104 static void sky2_set_multicast(struct net_device *dev)
3105 {
3106         struct sky2_port *sky2 = netdev_priv(dev);
3107         struct sky2_hw *hw = sky2->hw;
3108         unsigned port = sky2->port;
3109         struct dev_mc_list *list = dev->mc_list;
3110         u16 reg;
3111         u8 filter[8];
3112         int rx_pause;
3113         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3114
3115         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3116         memset(filter, 0, sizeof(filter));
3117
3118         reg = gma_read16(hw, port, GM_RX_CTRL);
3119         reg |= GM_RXCR_UCF_ENA;
3120
3121         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3122                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3123         else if (dev->flags & IFF_ALLMULTI)
3124                 memset(filter, 0xff, sizeof(filter));
3125         else if (dev->mc_count == 0 && !rx_pause)
3126                 reg &= ~GM_RXCR_MCF_ENA;
3127         else {
3128                 int i;
3129                 reg |= GM_RXCR_MCF_ENA;
3130
3131                 if (rx_pause)
3132                         sky2_add_filter(filter, pause_mc_addr);
3133
3134                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3135                         sky2_add_filter(filter, list->dmi_addr);
3136         }
3137
3138         gma_write16(hw, port, GM_MC_ADDR_H1,
3139                     (u16) filter[0] | ((u16) filter[1] << 8));
3140         gma_write16(hw, port, GM_MC_ADDR_H2,
3141                     (u16) filter[2] | ((u16) filter[3] << 8));
3142         gma_write16(hw, port, GM_MC_ADDR_H3,
3143                     (u16) filter[4] | ((u16) filter[5] << 8));
3144         gma_write16(hw, port, GM_MC_ADDR_H4,
3145                     (u16) filter[6] | ((u16) filter[7] << 8));
3146
3147         gma_write16(hw, port, GM_RX_CTRL, reg);
3148 }
3149
3150 /* Can have one global because blinking is controlled by
3151  * ethtool and that is always under RTNL mutex
3152  */
3153 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3154 {
3155         u16 pg;
3156
3157         switch (hw->chip_id) {
3158         case CHIP_ID_YUKON_XL:
3159                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3160                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3161                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3162                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3163                                    PHY_M_LEDC_INIT_CTRL(7) |
3164                                    PHY_M_LEDC_STA1_CTRL(7) |
3165                                    PHY_M_LEDC_STA0_CTRL(7))
3166                              : 0);
3167
3168                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3169                 break;
3170
3171         default:
3172                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3173                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3174                              on ? PHY_M_LED_ALL : 0);
3175         }
3176 }
3177
3178 /* blink LED's for finding board */
3179 static int sky2_phys_id(struct net_device *dev, u32 data)
3180 {
3181         struct sky2_port *sky2 = netdev_priv(dev);
3182         struct sky2_hw *hw = sky2->hw;
3183         unsigned port = sky2->port;
3184         u16 ledctrl, ledover = 0;
3185         long ms;
3186         int interrupted;
3187         int onoff = 1;
3188
3189         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3190                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3191         else
3192                 ms = data * 1000;
3193
3194         /* save initial values */
3195         spin_lock_bh(&sky2->phy_lock);
3196         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3197                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3198                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3199                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3200                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3201         } else {
3202                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3203                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3204         }
3205
3206         interrupted = 0;
3207         while (!interrupted && ms > 0) {
3208                 sky2_led(hw, port, onoff);
3209                 onoff = !onoff;
3210
3211                 spin_unlock_bh(&sky2->phy_lock);
3212                 interrupted = msleep_interruptible(250);
3213                 spin_lock_bh(&sky2->phy_lock);
3214
3215                 ms -= 250;
3216         }
3217
3218         /* resume regularly scheduled programming */
3219         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3220                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3221                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3222                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3223                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3224         } else {
3225                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3226                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3227         }
3228         spin_unlock_bh(&sky2->phy_lock);
3229
3230         return 0;
3231 }
3232
3233 static void sky2_get_pauseparam(struct net_device *dev,
3234                                 struct ethtool_pauseparam *ecmd)
3235 {
3236         struct sky2_port *sky2 = netdev_priv(dev);
3237
3238         switch (sky2->flow_mode) {
3239         case FC_NONE:
3240                 ecmd->tx_pause = ecmd->rx_pause = 0;
3241                 break;
3242         case FC_TX:
3243                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3244                 break;
3245         case FC_RX:
3246                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3247                 break;
3248         case FC_BOTH:
3249                 ecmd->tx_pause = ecmd->rx_pause = 1;
3250         }
3251
3252         ecmd->autoneg = sky2->autoneg;
3253 }
3254
3255 static int sky2_set_pauseparam(struct net_device *dev,
3256                                struct ethtool_pauseparam *ecmd)
3257 {
3258         struct sky2_port *sky2 = netdev_priv(dev);
3259
3260         sky2->autoneg = ecmd->autoneg;
3261         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3262
3263         if (netif_running(dev))
3264                 sky2_phy_reinit(sky2);
3265
3266         return 0;
3267 }
3268
3269 static int sky2_get_coalesce(struct net_device *dev,
3270                              struct ethtool_coalesce *ecmd)
3271 {
3272         struct sky2_port *sky2 = netdev_priv(dev);
3273         struct sky2_hw *hw = sky2->hw;
3274
3275         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3276                 ecmd->tx_coalesce_usecs = 0;
3277         else {
3278                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3279                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3280         }
3281         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3282
3283         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3284                 ecmd->rx_coalesce_usecs = 0;
3285         else {
3286                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3287                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3288         }
3289         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3290
3291         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3292                 ecmd->rx_coalesce_usecs_irq = 0;
3293         else {
3294                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3295                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3296         }
3297
3298         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3299
3300         return 0;
3301 }
3302
3303 /* Note: this affect both ports */
3304 static int sky2_set_coalesce(struct net_device *dev,
3305                              struct ethtool_coalesce *ecmd)
3306 {
3307         struct sky2_port *sky2 = netdev_priv(dev);
3308         struct sky2_hw *hw = sky2->hw;
3309         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3310
3311         if (ecmd->tx_coalesce_usecs > tmax ||
3312             ecmd->rx_coalesce_usecs > tmax ||
3313             ecmd->rx_coalesce_usecs_irq > tmax)
3314                 return -EINVAL;
3315
3316         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3317                 return -EINVAL;
3318         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3319                 return -EINVAL;
3320         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3321                 return -EINVAL;
3322
3323         if (ecmd->tx_coalesce_usecs == 0)
3324                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3325         else {
3326                 sky2_write32(hw, STAT_TX_TIMER_INI,
3327                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3328                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3329         }
3330         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3331
3332         if (ecmd->rx_coalesce_usecs == 0)
3333                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3334         else {
3335                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3336                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3337                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3338         }
3339         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3340
3341         if (ecmd->rx_coalesce_usecs_irq == 0)
3342                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3343         else {
3344                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3345                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3346                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3347         }
3348         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3349         return 0;
3350 }
3351
3352 static void sky2_get_ringparam(struct net_device *dev,
3353                                struct ethtool_ringparam *ering)
3354 {
3355         struct sky2_port *sky2 = netdev_priv(dev);
3356
3357         ering->rx_max_pending = RX_MAX_PENDING;
3358         ering->rx_mini_max_pending = 0;
3359         ering->rx_jumbo_max_pending = 0;
3360         ering->tx_max_pending = TX_RING_SIZE - 1;
3361
3362         ering->rx_pending = sky2->rx_pending;
3363         ering->rx_mini_pending = 0;
3364         ering->rx_jumbo_pending = 0;
3365         ering->tx_pending = sky2->tx_pending;
3366 }
3367
3368 static int sky2_set_ringparam(struct net_device *dev,
3369                               struct ethtool_ringparam *ering)
3370 {
3371         struct sky2_port *sky2 = netdev_priv(dev);
3372         int err = 0;
3373
3374         if (ering->rx_pending > RX_MAX_PENDING ||
3375             ering->rx_pending < 8 ||
3376             ering->tx_pending < MAX_SKB_TX_LE ||
3377             ering->tx_pending > TX_RING_SIZE - 1)
3378                 return -EINVAL;
3379
3380         if (netif_running(dev))
3381                 sky2_down(dev);
3382
3383         sky2->rx_pending = ering->rx_pending;
3384         sky2->tx_pending = ering->tx_pending;
3385
3386         if (netif_running(dev)) {
3387                 err = sky2_up(dev);
3388                 if (err)
3389                         dev_close(dev);
3390                 else
3391                         sky2_set_multicast(dev);
3392         }
3393
3394         return err;
3395 }
3396
3397 static int sky2_get_regs_len(struct net_device *dev)
3398 {
3399         return 0x4000;
3400 }
3401
3402 /*
3403  * Returns copy of control register region
3404  * Note: ethtool_get_regs always provides full size (16k) buffer
3405  */
3406 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3407                           void *p)
3408 {
3409         const struct sky2_port *sky2 = netdev_priv(dev);
3410         const void __iomem *io = sky2->hw->regs;
3411
3412         regs->version = 1;
3413         memset(p, 0, regs->len);
3414
3415         memcpy_fromio(p, io, B3_RAM_ADDR);
3416
3417         /* skip diagnostic ram region */
3418         memcpy_fromio(p + B3_RI_WTO_R1, io + B3_RI_WTO_R1, 0x2000 - B3_RI_WTO_R1);
3419
3420         /* copy GMAC registers */
3421         memcpy_fromio(p + BASE_GMAC_1, io + BASE_GMAC_1, 0x1000);
3422         if (sky2->hw->ports > 1)
3423                 memcpy_fromio(p + BASE_GMAC_2, io + BASE_GMAC_2, 0x1000);
3424
3425 }
3426
3427 /* In order to do Jumbo packets on these chips, need to turn off the
3428  * transmit store/forward. Therefore checksum offload won't work.
3429  */
3430 static int no_tx_offload(struct net_device *dev)
3431 {
3432         const struct sky2_port *sky2 = netdev_priv(dev);
3433         const struct sky2_hw *hw = sky2->hw;
3434
3435         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3436 }
3437
3438 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3439 {
3440         if (data && no_tx_offload(dev))
3441                 return -EINVAL;
3442
3443         return ethtool_op_set_tx_csum(dev, data);
3444 }
3445
3446
3447 static int sky2_set_tso(struct net_device *dev, u32 data)
3448 {
3449         if (data && no_tx_offload(dev))
3450                 return -EINVAL;
3451
3452         return ethtool_op_set_tso(dev, data);
3453 }
3454
3455 static int sky2_get_eeprom_len(struct net_device *dev)
3456 {
3457         struct sky2_port *sky2 = netdev_priv(dev);
3458         u16 reg2;
3459
3460         reg2 = sky2_pci_read32(sky2->hw, PCI_DEV_REG2);
3461         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3462 }
3463
3464 static u32 sky2_vpd_read(struct sky2_hw *hw, int cap, u16 offset)
3465 {
3466         sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset);
3467
3468         while (!(sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F))
3469                         cpu_relax();
3470         return sky2_pci_read32(hw, cap + PCI_VPD_DATA);
3471 }
3472
3473 static void sky2_vpd_write(struct sky2_hw *hw, int cap, u16 offset, u32 val)
3474 {
3475         sky2_pci_write32(hw, cap + PCI_VPD_DATA, val);
3476         sky2_pci_write16(hw, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3477         do {
3478                 cpu_relax();
3479         } while (sky2_pci_read16(hw, cap + PCI_VPD_ADDR) & PCI_VPD_ADDR_F);
3480 }
3481
3482 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3483                            u8 *data)
3484 {
3485         struct sky2_port *sky2 = netdev_priv(dev);
3486         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3487         int length = eeprom->len;
3488         u16 offset = eeprom->offset;
3489
3490         if (!cap)
3491                 return -EINVAL;
3492
3493         eeprom->magic = SKY2_EEPROM_MAGIC;
3494
3495         while (length > 0) {
3496                 u32 val = sky2_vpd_read(sky2->hw, cap, offset);
3497                 int n = min_t(int, length, sizeof(val));
3498
3499                 memcpy(data, &val, n);
3500                 length -= n;
3501                 data += n;
3502                 offset += n;
3503         }
3504         return 0;
3505 }
3506
3507 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3508                            u8 *data)
3509 {
3510         struct sky2_port *sky2 = netdev_priv(dev);
3511         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3512         int length = eeprom->len;
3513         u16 offset = eeprom->offset;
3514
3515         if (!cap)
3516                 return -EINVAL;
3517
3518         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3519                 return -EINVAL;
3520
3521         while (length > 0) {
3522                 u32 val;
3523                 int n = min_t(int, length, sizeof(val));
3524
3525                 if (n < sizeof(val))
3526                         val = sky2_vpd_read(sky2->hw, cap, offset);
3527                 memcpy(&val, data, n);
3528
3529                 sky2_vpd_write(sky2->hw, cap, offset, val);
3530
3531                 length -= n;
3532                 data += n;
3533                 offset += n;
3534         }
3535         return 0;
3536 }
3537
3538
3539 static const struct ethtool_ops sky2_ethtool_ops = {
3540         .get_settings   = sky2_get_settings,
3541         .set_settings   = sky2_set_settings,
3542         .get_drvinfo    = sky2_get_drvinfo,
3543         .get_wol        = sky2_get_wol,
3544         .set_wol        = sky2_set_wol,
3545         .get_msglevel   = sky2_get_msglevel,
3546         .set_msglevel   = sky2_set_msglevel,
3547         .nway_reset     = sky2_nway_reset,
3548         .get_regs_len   = sky2_get_regs_len,
3549         .get_regs       = sky2_get_regs,
3550         .get_link       = ethtool_op_get_link,
3551         .get_eeprom_len = sky2_get_eeprom_len,
3552         .get_eeprom     = sky2_get_eeprom,
3553         .set_eeprom     = sky2_set_eeprom,
3554         .get_sg         = ethtool_op_get_sg,
3555         .set_sg         = ethtool_op_set_sg,
3556         .get_tx_csum    = ethtool_op_get_tx_csum,
3557         .set_tx_csum    = sky2_set_tx_csum,
3558         .get_tso        = ethtool_op_get_tso,
3559         .set_tso        = sky2_set_tso,
3560         .get_rx_csum    = sky2_get_rx_csum,
3561         .set_rx_csum    = sky2_set_rx_csum,
3562         .get_strings    = sky2_get_strings,
3563         .get_coalesce   = sky2_get_coalesce,
3564         .set_coalesce   = sky2_set_coalesce,
3565         .get_ringparam  = sky2_get_ringparam,
3566         .set_ringparam  = sky2_set_ringparam,
3567         .get_pauseparam = sky2_get_pauseparam,
3568         .set_pauseparam = sky2_set_pauseparam,
3569         .phys_id        = sky2_phys_id,
3570         .get_stats_count = sky2_get_stats_count,
3571         .get_ethtool_stats = sky2_get_ethtool_stats,
3572 };
3573
3574 #ifdef CONFIG_SKY2_DEBUG
3575
3576 static struct dentry *sky2_debug;
3577
3578 static int sky2_debug_show(struct seq_file *seq, void *v)
3579 {
3580         struct net_device *dev = seq->private;
3581         const struct sky2_port *sky2 = netdev_priv(dev);
3582         const struct sky2_hw *hw = sky2->hw;
3583         unsigned port = sky2->port;
3584         unsigned idx, last;
3585         int sop;
3586
3587         if (!netif_running(dev))
3588                 return -ENETDOWN;
3589
3590         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3591                    sky2_read32(hw, B0_ISRC),
3592                    sky2_read32(hw, B0_IMSK),
3593                    sky2_read32(hw, B0_Y2_SP_ICR));
3594
3595         netif_poll_disable(hw->dev[0]);
3596         last = sky2_read16(hw, STAT_PUT_IDX);
3597
3598         if (hw->st_idx == last)
3599                 seq_puts(seq, "Status ring (empty)\n");
3600         else {
3601                 seq_puts(seq, "Status ring\n");
3602                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3603                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3604                         const struct sky2_status_le *le = hw->st_le + idx;
3605                         seq_printf(seq, "[%d] %#x %d %#x\n",
3606                                    idx, le->opcode, le->length, le->status);
3607                 }
3608                 seq_puts(seq, "\n");
3609         }
3610
3611         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3612                    sky2->tx_cons, sky2->tx_prod,
3613                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3614                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3615
3616         /* Dump contents of tx ring */
3617         sop = 1;
3618         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3619              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3620                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3621                 u32 a = le32_to_cpu(le->addr);
3622
3623                 if (sop)
3624                         seq_printf(seq, "%u:", idx);
3625                 sop = 0;
3626
3627                 switch(le->opcode & ~HW_OWNER) {
3628                 case OP_ADDR64:
3629                         seq_printf(seq, " %#x:", a);
3630                         break;
3631                 case OP_LRGLEN:
3632                         seq_printf(seq, " mtu=%d", a);
3633                         break;
3634                 case OP_VLAN:
3635                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3636                         break;
3637                 case OP_TCPLISW:
3638                         seq_printf(seq, " csum=%#x", a);
3639                         break;
3640                 case OP_LARGESEND:
3641                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3642                         break;
3643                 case OP_PACKET:
3644                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3645                         break;
3646                 case OP_BUFFER:
3647                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3648                         break;
3649                 default:
3650                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3651                                    a, le16_to_cpu(le->length));
3652                 }
3653
3654                 if (le->ctrl & EOP) {
3655                         seq_putc(seq, '\n');
3656                         sop = 1;
3657                 }
3658         }
3659
3660         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3661                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3662                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3663                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3664
3665         netif_poll_enable(hw->dev[0]);
3666         return 0;
3667 }
3668
3669 static int sky2_debug_open(struct inode *inode, struct file *file)
3670 {
3671         return single_open(file, sky2_debug_show, inode->i_private);
3672 }
3673
3674 static const struct file_operations sky2_debug_fops = {
3675         .owner          = THIS_MODULE,
3676         .open           = sky2_debug_open,
3677         .read           = seq_read,
3678         .llseek         = seq_lseek,
3679         .release        = single_release,
3680 };
3681
3682 /*
3683  * Use network device events to create/remove/rename
3684  * debugfs file entries
3685  */
3686 static int sky2_device_event(struct notifier_block *unused,
3687                              unsigned long event, void *ptr)
3688 {
3689         struct net_device *dev = ptr;
3690
3691         if (dev->open == sky2_up) {
3692                 struct sky2_port *sky2 = netdev_priv(dev);
3693
3694                 switch(event) {
3695                 case NETDEV_CHANGENAME:
3696                         if (!netif_running(dev))
3697                                 break;
3698                         /* fallthrough */
3699                 case NETDEV_DOWN:
3700                 case NETDEV_GOING_DOWN:
3701                         if (sky2->debugfs) {
3702                                 printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3703                                        dev->name);
3704                                 debugfs_remove(sky2->debugfs);
3705                                 sky2->debugfs = NULL;
3706                         }
3707
3708                         if (event != NETDEV_CHANGENAME)
3709                                 break;
3710                         /* fallthrough for changename */
3711                 case NETDEV_UP:
3712                         if (sky2_debug) {
3713                                 struct dentry *d;
3714                                 d = debugfs_create_file(dev->name, S_IRUGO,
3715                                                         sky2_debug, dev,
3716                                                         &sky2_debug_fops);
3717                                 if (d == NULL || IS_ERR(d))
3718                                         printk(KERN_INFO PFX
3719                                                "%s: debugfs create failed\n",
3720                                                dev->name);
3721                                 else
3722                                         sky2->debugfs = d;
3723                         }
3724                         break;
3725                 }
3726         }
3727
3728         return NOTIFY_DONE;
3729 }
3730
3731 static struct notifier_block sky2_notifier = {
3732         .notifier_call = sky2_device_event,
3733 };
3734
3735
3736 static __init void sky2_debug_init(void)
3737 {
3738         struct dentry *ent;
3739
3740         ent = debugfs_create_dir("sky2", NULL);
3741         if (!ent || IS_ERR(ent))
3742                 return;
3743
3744         sky2_debug = ent;
3745         register_netdevice_notifier(&sky2_notifier);
3746 }
3747
3748 static __exit void sky2_debug_cleanup(void)
3749 {
3750         if (sky2_debug) {
3751                 unregister_netdevice_notifier(&sky2_notifier);
3752                 debugfs_remove(sky2_debug);
3753                 sky2_debug = NULL;
3754         }
3755 }
3756
3757 #else
3758 #define sky2_debug_init()
3759 #define sky2_debug_cleanup()
3760 #endif
3761
3762
3763 /* Initialize network device */
3764 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3765                                                      unsigned port,
3766                                                      int highmem, int wol)
3767 {
3768         struct sky2_port *sky2;
3769         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3770
3771         if (!dev) {
3772                 dev_err(&hw->pdev->dev, "etherdev alloc failed");
3773                 return NULL;
3774         }
3775
3776         SET_MODULE_OWNER(dev);
3777         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3778         dev->irq = hw->pdev->irq;
3779         dev->open = sky2_up;
3780         dev->stop = sky2_down;
3781         dev->do_ioctl = sky2_ioctl;
3782         dev->hard_start_xmit = sky2_xmit_frame;
3783         dev->get_stats = sky2_get_stats;
3784         dev->set_multicast_list = sky2_set_multicast;
3785         dev->set_mac_address = sky2_set_mac_address;
3786         dev->change_mtu = sky2_change_mtu;
3787         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3788         dev->tx_timeout = sky2_tx_timeout;
3789         dev->watchdog_timeo = TX_WATCHDOG;
3790         if (port == 0)
3791                 dev->poll = sky2_poll;
3792         dev->weight = NAPI_WEIGHT;
3793 #ifdef CONFIG_NET_POLL_CONTROLLER
3794         /* Network console (only works on port 0)
3795          * because netpoll makes assumptions about NAPI
3796          */
3797         if (port == 0)
3798                 dev->poll_controller = sky2_netpoll;
3799 #endif
3800
3801         sky2 = netdev_priv(dev);
3802         sky2->netdev = dev;
3803         sky2->hw = hw;
3804         sky2->msg_enable = netif_msg_init(debug, default_msg);
3805
3806         /* Auto speed and flow control */
3807         sky2->autoneg = AUTONEG_ENABLE;
3808         sky2->flow_mode = FC_BOTH;
3809
3810         sky2->duplex = -1;
3811         sky2->speed = -1;
3812         sky2->advertising = sky2_supported_modes(hw);
3813         sky2->rx_csum = 1;
3814         sky2->wol = wol;
3815
3816         spin_lock_init(&sky2->phy_lock);
3817         sky2->tx_pending = TX_DEF_PENDING;
3818         sky2->rx_pending = RX_DEF_PENDING;
3819
3820         hw->dev[port] = dev;
3821
3822         sky2->port = port;
3823
3824         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
3825         if (highmem)
3826                 dev->features |= NETIF_F_HIGHDMA;
3827
3828 #ifdef SKY2_VLAN_TAG_USED
3829         dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
3830         dev->vlan_rx_register = sky2_vlan_rx_register;
3831 #endif
3832
3833         /* read the mac address */
3834         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
3835         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
3836
3837         return dev;
3838 }
3839
3840 static void __devinit sky2_show_addr(struct net_device *dev)
3841 {
3842         const struct sky2_port *sky2 = netdev_priv(dev);
3843
3844         if (netif_msg_probe(sky2))
3845                 printk(KERN_INFO PFX "%s: addr %02x:%02x:%02x:%02x:%02x:%02x\n",
3846                        dev->name,
3847                        dev->dev_addr[0], dev->dev_addr[1], dev->dev_addr[2],
3848                        dev->dev_addr[3], dev->dev_addr[4], dev->dev_addr[5]);
3849 }
3850
3851 /* Handle software interrupt used during MSI test */
3852 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
3853 {
3854         struct sky2_hw *hw = dev_id;
3855         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
3856
3857         if (status == 0)
3858                 return IRQ_NONE;
3859
3860         if (status & Y2_IS_IRQ_SW) {
3861                 hw->msi = 1;
3862                 wake_up(&hw->msi_wait);
3863                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3864         }
3865         sky2_write32(hw, B0_Y2_SP_ICR, 2);
3866
3867         return IRQ_HANDLED;
3868 }
3869
3870 /* Test interrupt path by forcing a a software IRQ */
3871 static int __devinit sky2_test_msi(struct sky2_hw *hw)
3872 {
3873         struct pci_dev *pdev = hw->pdev;
3874         int err;
3875
3876         init_waitqueue_head (&hw->msi_wait);
3877
3878         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
3879
3880         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
3881         if (err) {
3882                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
3883                 return err;
3884         }
3885
3886         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
3887         sky2_read8(hw, B0_CTST);
3888
3889         wait_event_timeout(hw->msi_wait, hw->msi, HZ/10);
3890
3891         if (!hw->msi) {
3892                 /* MSI test failed, go back to INTx mode */
3893                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
3894                          "switching to INTx mode.\n");
3895
3896                 err = -EOPNOTSUPP;
3897                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
3898         }
3899
3900         sky2_write32(hw, B0_IMSK, 0);
3901         sky2_read32(hw, B0_IMSK);
3902
3903         free_irq(pdev->irq, hw);
3904
3905         return err;
3906 }
3907
3908 static int __devinit pci_wake_enabled(struct pci_dev *dev)
3909 {
3910         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
3911         u16 value;
3912
3913         if (!pm)
3914                 return 0;
3915         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
3916                 return 0;
3917         return value & PCI_PM_CTRL_PME_ENABLE;
3918 }
3919
3920 static int __devinit sky2_probe(struct pci_dev *pdev,
3921                                 const struct pci_device_id *ent)
3922 {
3923         struct net_device *dev;
3924         struct sky2_hw *hw;
3925         int err, using_dac = 0, wol_default;
3926
3927         err = pci_enable_device(pdev);
3928         if (err) {
3929                 dev_err(&pdev->dev, "cannot enable PCI device\n");
3930                 goto err_out;
3931         }
3932
3933         err = pci_request_regions(pdev, DRV_NAME);
3934         if (err) {
3935                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
3936                 goto err_out_disable;
3937         }
3938
3939         pci_set_master(pdev);
3940
3941         if (sizeof(dma_addr_t) > sizeof(u32) &&
3942             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
3943                 using_dac = 1;
3944                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
3945                 if (err < 0) {
3946                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
3947                                 "for consistent allocations\n");
3948                         goto err_out_free_regions;
3949                 }
3950         } else {
3951                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
3952                 if (err) {
3953                         dev_err(&pdev->dev, "no usable DMA configuration\n");
3954                         goto err_out_free_regions;
3955                 }
3956         }
3957
3958         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
3959
3960         err = -ENOMEM;
3961         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
3962         if (!hw) {
3963                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
3964                 goto err_out_free_regions;
3965         }
3966
3967         hw->pdev = pdev;
3968
3969         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
3970         if (!hw->regs) {
3971                 dev_err(&pdev->dev, "cannot map device registers\n");
3972                 goto err_out_free_hw;
3973         }
3974
3975 #ifdef __BIG_ENDIAN
3976         /* The sk98lin vendor driver uses hardware byte swapping but
3977          * this driver uses software swapping.
3978          */
3979         {
3980                 u32 reg;
3981                 reg = sky2_pci_read32(hw, PCI_DEV_REG2);
3982                 reg &= ~PCI_REV_DESC;
3983                 sky2_pci_write32(hw, PCI_DEV_REG2, reg);
3984         }
3985 #endif
3986
3987         /* ring for status responses */
3988         hw->st_le = pci_alloc_consistent(hw->pdev, STATUS_LE_BYTES,
3989                                          &hw->st_dma);
3990         if (!hw->st_le)
3991                 goto err_out_iounmap;
3992
3993         err = sky2_init(hw);
3994         if (err)
3995                 goto err_out_iounmap;
3996
3997         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
3998                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
3999                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4000                hw->chip_id, hw->chip_rev);
4001
4002         sky2_reset(hw);
4003
4004         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4005         if (!dev) {
4006                 err = -ENOMEM;
4007                 goto err_out_free_pci;
4008         }
4009
4010         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4011                 err = sky2_test_msi(hw);
4012                 if (err == -EOPNOTSUPP)
4013                         pci_disable_msi(pdev);
4014                 else if (err)
4015                         goto err_out_free_netdev;
4016         }
4017
4018         err = register_netdev(dev);
4019         if (err) {
4020                 dev_err(&pdev->dev, "cannot register net device\n");
4021                 goto err_out_free_netdev;
4022         }
4023
4024         err = request_irq(pdev->irq,  sky2_intr, hw->msi ? 0 : IRQF_SHARED,
4025                           dev->name, hw);
4026         if (err) {
4027                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4028                 goto err_out_unregister;
4029         }
4030         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4031
4032         sky2_show_addr(dev);
4033
4034         if (hw->ports > 1) {
4035                 struct net_device *dev1;
4036
4037                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4038                 if (!dev1)
4039                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4040                 else if ((err = register_netdev(dev1))) {
4041                         dev_warn(&pdev->dev,
4042                                  "register of second port failed (%d)\n", err);
4043                         hw->dev[1] = NULL;
4044                         free_netdev(dev1);
4045                 } else
4046                         sky2_show_addr(dev1);
4047         }
4048
4049         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4050         INIT_WORK(&hw->restart_work, sky2_restart);
4051
4052         pci_set_drvdata(pdev, hw);
4053
4054         return 0;
4055
4056 err_out_unregister:
4057         if (hw->msi)
4058                 pci_disable_msi(pdev);
4059         unregister_netdev(dev);
4060 err_out_free_netdev:
4061         free_netdev(dev);
4062 err_out_free_pci:
4063         sky2_write8(hw, B0_CTST, CS_RST_SET);
4064         pci_free_consistent(hw->pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4065 err_out_iounmap:
4066         iounmap(hw->regs);
4067 err_out_free_hw:
4068         kfree(hw);
4069 err_out_free_regions:
4070         pci_release_regions(pdev);
4071 err_out_disable:
4072         pci_disable_device(pdev);
4073 err_out:
4074         pci_set_drvdata(pdev, NULL);
4075         return err;
4076 }
4077
4078 static void __devexit sky2_remove(struct pci_dev *pdev)
4079 {
4080         struct sky2_hw *hw = pci_get_drvdata(pdev);
4081         struct net_device *dev0, *dev1;
4082
4083         if (!hw)
4084                 return;
4085
4086         del_timer_sync(&hw->watchdog_timer);
4087
4088         flush_scheduled_work();
4089
4090         sky2_write32(hw, B0_IMSK, 0);
4091         synchronize_irq(hw->pdev->irq);
4092
4093         dev0 = hw->dev[0];
4094         dev1 = hw->dev[1];
4095         if (dev1)
4096                 unregister_netdev(dev1);
4097         unregister_netdev(dev0);
4098
4099         sky2_power_aux(hw);
4100
4101         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4102         sky2_write8(hw, B0_CTST, CS_RST_SET);
4103         sky2_read8(hw, B0_CTST);
4104
4105         free_irq(pdev->irq, hw);
4106         if (hw->msi)
4107                 pci_disable_msi(pdev);
4108         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4109         pci_release_regions(pdev);
4110         pci_disable_device(pdev);
4111
4112         if (dev1)
4113                 free_netdev(dev1);
4114         free_netdev(dev0);
4115         iounmap(hw->regs);
4116         kfree(hw);
4117
4118         pci_set_drvdata(pdev, NULL);
4119 }
4120
4121 #ifdef CONFIG_PM
4122 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4123 {
4124         struct sky2_hw *hw = pci_get_drvdata(pdev);
4125         int i, wol = 0;
4126
4127         if (!hw)
4128                 return 0;
4129
4130         netif_poll_disable(hw->dev[0]);
4131
4132         for (i = 0; i < hw->ports; i++) {
4133                 struct net_device *dev = hw->dev[i];
4134                 struct sky2_port *sky2 = netdev_priv(dev);
4135
4136                 if (netif_running(dev))
4137                         sky2_down(dev);
4138
4139                 if (sky2->wol)
4140                         sky2_wol_init(sky2);
4141
4142                 wol |= sky2->wol;
4143         }
4144
4145         sky2_write32(hw, B0_IMSK, 0);
4146         sky2_power_aux(hw);
4147
4148         pci_save_state(pdev);
4149         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4150         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4151
4152         return 0;
4153 }
4154
4155 static int sky2_resume(struct pci_dev *pdev)
4156 {
4157         struct sky2_hw *hw = pci_get_drvdata(pdev);
4158         int i, err;
4159
4160         if (!hw)
4161                 return 0;
4162
4163         err = pci_set_power_state(pdev, PCI_D0);
4164         if (err)
4165                 goto out;
4166
4167         err = pci_restore_state(pdev);
4168         if (err)
4169                 goto out;
4170
4171         pci_enable_wake(pdev, PCI_D0, 0);
4172
4173         /* Re-enable all clocks */
4174         if (hw->chip_id == CHIP_ID_YUKON_EX || hw->chip_id == CHIP_ID_YUKON_EC_U)
4175                 sky2_pci_write32(hw, PCI_DEV_REG3, 0);
4176
4177         sky2_reset(hw);
4178
4179         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4180
4181         for (i = 0; i < hw->ports; i++) {
4182                 struct net_device *dev = hw->dev[i];
4183                 if (netif_running(dev)) {
4184                         err = sky2_up(dev);
4185                         if (err) {
4186                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4187                                        dev->name, err);
4188                                 dev_close(dev);
4189                                 goto out;
4190                         }
4191
4192                         sky2_set_multicast(dev);
4193                 }
4194         }
4195
4196         netif_poll_enable(hw->dev[0]);
4197
4198         return 0;
4199 out:
4200         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4201         pci_disable_device(pdev);
4202         return err;
4203 }
4204 #endif
4205
4206 static void sky2_shutdown(struct pci_dev *pdev)
4207 {
4208         struct sky2_hw *hw = pci_get_drvdata(pdev);
4209         int i, wol = 0;
4210
4211         if (!hw)
4212                 return;
4213
4214         netif_poll_disable(hw->dev[0]);
4215
4216         for (i = 0; i < hw->ports; i++) {
4217                 struct net_device *dev = hw->dev[i];
4218                 struct sky2_port *sky2 = netdev_priv(dev);
4219
4220                 if (sky2->wol) {
4221                         wol = 1;
4222                         sky2_wol_init(sky2);
4223                 }
4224         }
4225
4226         if (wol)
4227                 sky2_power_aux(hw);
4228
4229         pci_enable_wake(pdev, PCI_D3hot, wol);
4230         pci_enable_wake(pdev, PCI_D3cold, wol);
4231
4232         pci_disable_device(pdev);
4233         pci_set_power_state(pdev, PCI_D3hot);
4234
4235 }
4236
4237 static struct pci_driver sky2_driver = {
4238         .name = DRV_NAME,
4239         .id_table = sky2_id_table,
4240         .probe = sky2_probe,
4241         .remove = __devexit_p(sky2_remove),
4242 #ifdef CONFIG_PM
4243         .suspend = sky2_suspend,
4244         .resume = sky2_resume,
4245 #endif
4246         .shutdown = sky2_shutdown,
4247 };
4248
4249 static int __init sky2_init_module(void)
4250 {
4251         sky2_debug_init();
4252         return pci_register_driver(&sky2_driver);
4253 }
4254
4255 static void __exit sky2_cleanup_module(void)
4256 {
4257         pci_unregister_driver(&sky2_driver);
4258         sky2_debug_cleanup();
4259 }
4260
4261 module_init(sky2_init_module);
4262 module_exit(sky2_cleanup_module);
4263
4264 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4265 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4266 MODULE_LICENSE("GPL");
4267 MODULE_VERSION(DRV_VERSION);