drivers/net/smc91111.c

   1 /*------------------------------------------------------------------------
   2  . smc91111.c
   3  . This is a driver for SMSC's 91C111 single-chip Ethernet device.
   4  .
   5  . (C) Copyright 2002
   6  . Sysgo Real-Time Solutions, GmbH <www.elinos.com>
   7  . Rolf Offermanns <rof@sysgo.de>
   8  .
   9  . Copyright (C) 2001 Standard Microsystems Corporation (SMSC)
  10  .       Developed by Simple Network Magic Corporation (SNMC)
  11  . Copyright (C) 1996 by Erik Stahlman (ES)
  12  .
  13  . This program is free software; you can redistribute it and/or modify
  14  . it under the terms of the GNU General Public License as published by
  15  . the Free Software Foundation; either version 2 of the License, or
  16  . (at your option) any later version.
  17  .
  18  . This program is distributed in the hope that it will be useful,
  19  . but WITHOUT ANY WARRANTY; without even the implied warranty of
  20  . MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21  . GNU General Public License for more details.
  22  .
  23  . You should have received a copy of the GNU General Public License
  24  . along with this program; if not, write to the Free Software
  25  . Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  26  .
  27  . Information contained in this file was obtained from the LAN91C111
  28  . manual from SMC.  To get a copy, if you really want one, you can find
  29  . information under www.smsc.com.
  30  .
  31  .
  32  . "Features" of the SMC chip:
  33  .   Integrated PHY/MAC for 10/100BaseT Operation
  34  .   Supports internal and external MII
  35  .   Integrated 8K packet memory
  36  .   EEPROM interface for configuration
  37  .
  38  . Arguments:
  39  .      io      = for the base address
  40  .      irq     = for the IRQ
  41  .
  42  . author:
  43  .      Erik Stahlman                           ( erik@vt.edu )
  44  .      Daris A Nevil                           ( dnevil@snmc.com )
  45  .
  46  .
  47  . Hardware multicast code from Peter Cammaert ( pc@denkart.be )
  48  .
  49  . Sources:
  50  .    o   SMSC LAN91C111 databook (www.smsc.com)
  51  .    o   smc9194.c by Erik Stahlman
  52  .    o   skeleton.c by Donald Becker ( becker@cesdis.gsfc.nasa.gov )
  53  .
  54  . History:
  55  .      06/19/03  Richard Woodruff Made u-boot environment aware and added mac addr checks.
  56  .      10/17/01  Marco Hasewinkel Modify for DNP/1110
  57  .      07/25/01  Woojung Huh      Modify for ADS Bitsy
  58  .      04/25/01  Daris A Nevil    Initial public release through SMSC
  59  .      03/16/01  Daris A Nevil    Modified smc9194.c for use with LAN91C111
  60  ----------------------------------------------------------------------------*/
  61
  62 #include <common.h>
  63 #include <command.h>
  64 #include <config.h>
  65 #include <malloc.h>
  66 #include "smc91111.h"
  67 #include <net.h>
  68
  69 /* Use power-down feature of the chip */
  70 #define POWER_DOWN      0
  71
  72 #define NO_AUTOPROBE
  73
  74 #define SMC_DEBUG 0
  75
  76 #if SMC_DEBUG > 1
  77 static const char version[] =
  78         "smc91111.c:v1.0 04/25/01 by Daris A Nevil (dnevil@snmc.com)\n";
  79 #endif
  80
  81 /* Autonegotiation timeout in seconds */
  82 #ifndef CONFIG_SMC_AUTONEG_TIMEOUT
  83 #define CONFIG_SMC_AUTONEG_TIMEOUT 10
  84 #endif
  85
  86 /*------------------------------------------------------------------------
  87  .
  88  . Configuration options, for the experienced user to change.
  89  .
  90  -------------------------------------------------------------------------*/
  91
  92 /*
  93  . Wait time for memory to be free.  This probably shouldn't be
  94  . tuned that much, as waiting for this means nothing else happens
  95  . in the system
  96 */
  97 #define MEMORY_WAIT_TIME 16
  98
  99
 100 #if (SMC_DEBUG > 2 )
 101 #define PRINTK3(args...) printf(args)
 102 #else
 103 #define PRINTK3(args...)
 104 #endif
 105
 106 #if SMC_DEBUG > 1
 107 #define PRINTK2(args...) printf(args)
 108 #else
 109 #define PRINTK2(args...)
 110 #endif
 111
 112 #ifdef SMC_DEBUG
 113 #define PRINTK(args...) printf(args)
 114 #else
 115 #define PRINTK(args...)
 116 #endif
 117
 118
 119 /*------------------------------------------------------------------------
 120  .
 121  . The internal workings of the driver.  If you are changing anything
 122  . here with the SMC stuff, you should have the datasheet and know
 123  . what you are doing.
 124  .
 125  -------------------------------------------------------------------------*/
 126
 127 /* Memory sizing constant */
 128 #define LAN91C111_MEMORY_MULTIPLIER     (1024*2)
 129
 130 #ifndef CONFIG_SMC91111_BASE
 131 #error "SMC91111 Base address must be passed to initialization funciton"
 132 /* #define CONFIG_SMC91111_BASE 0x20000300 */
 133 #endif
 134
 135 #define SMC_DEV_NAME "SMC91111"
 136 #define SMC_PHY_ADDR 0x0000
 137 #define SMC_ALLOC_MAX_TRY 5
 138 #define SMC_TX_TIMEOUT 30
 139
 140 #define SMC_PHY_CLOCK_DELAY 1000
 141
 142 #define ETH_ZLEN 60
 143
 144 #ifdef  CONFIG_SMC_USE_32_BIT
 145 #define USE_32_BIT  1
 146 #else
 147 #undef USE_32_BIT
 148 #endif
 149
 150 #ifdef SHARED_RESOURCES
 151 extern void swap_to(int device_id);
 152 #else
 153 # define swap_to(x)
 154 #endif
 155
 156 #ifndef CONFIG_SMC91111_EXT_PHY
 157 static void smc_phy_configure(struct eth_device *dev);
 158 #endif /* !CONFIG_SMC91111_EXT_PHY */
 159
 160 /*
 161  ------------------------------------------------------------
 162  .
 163  . Internal routines
 164  .
 165  ------------------------------------------------------------
 166 */
 167
 168 #ifdef CONFIG_SMC_USE_IOFUNCS
 169 /*
 170  * input and output functions
 171  *
 172  * Implemented due to inx,outx macros accessing the device improperly
 173  * and putting the device into an unkown state.
 174  *
 175  * For instance, on Sharp LPD7A400 SDK, affects were chip memory
 176  * could not be free'd (hence the alloc failures), duplicate packets,
 177  * packets being corrupt (shifted) on the wire, etc.  Switching to the
 178  * inx,outx functions fixed this problem.
 179  */
 180
 181 #define barrier() __asm__ __volatile__("": : :"memory")
 182
 183 static inline word SMC_inw(struct eth_device *dev, dword offset)
 184 {
 185         word v;
 186         v = *((volatile word*)(dev->iobase + offset));
 187         barrier(); *(volatile u32*)(0xc0000000);
 188         return v;
 189 }
 190
 191 static inline void SMC_outw(struct eth_device *dev, word value, dword offset)
 192 {
 193         *((volatile word*)(dev->iobase + offset)) = value;
 194         barrier(); *(volatile u32*)(0xc0000000);
 195 }
 196
 197 static inline byte SMC_inb(struct eth_device *dev, dword offset)
 198 {
 199         word  _w;
 200
 201         _w = SMC_inw(dev, offset & ~((dword)1));
 202         return (offset & 1) ? (byte)(_w >> 8) : (byte)(_w);
 203 }
 204
 205 static inline void SMC_outb(struct eth_device *dev, byte value, dword offset)
 206 {
 207         word  _w;
 208
 209         _w = SMC_inw(dev, offset & ~((dword)1));
 210         if (offset & 1)
 211                 *((volatile word*)(dev->iobase + (offset & ~((dword)1)))) =
 212                         (value<<8) | (_w & 0x00ff);
 213         else
 214                 *((volatile word*)(dev->iobase + offset)) =
 215                         value | (_w & 0xff00);
 216 }
 217
 218 static inline void SMC_insw(struct eth_device *dev, dword offset,
 219         volatile uchar* buf, dword len)
 220 {
 221         volatile word *p = (volatile word *)buf;
 222
 223         while (len-- > 0) {
 224                 *p++ = SMC_inw(dev, offset);
 225                 barrier();
 226                 *((volatile u32*)(0xc0000000));
 227         }
 228 }
 229
 230 static inline void SMC_outsw(struct eth_device *dev, dword offset,
 231         uchar* buf, dword len)
 232 {
 233         volatile word *p = (volatile word *)buf;
 234
 235         while (len-- > 0) {
 236                 SMC_outw(dev, *p++, offset);
 237                 barrier();
 238                 *(volatile u32*)(0xc0000000);
 239         }
 240 }
 241 #endif  /* CONFIG_SMC_USE_IOFUNCS */
 242
 243 /*
 244  . A rather simple routine to print out a packet for debugging purposes.
 245 */
 246 #if SMC_DEBUG > 2
 247 static void print_packet( byte *, int );
 248 #endif
 249
 250 #define tx_done(dev) 1
 251
 252 static int poll4int (struct eth_device *dev, byte mask, int timeout)
 253 {
 254         int tmo = get_timer (0) + timeout * CONFIG_SYS_HZ;
 255         int is_timeout = 0;
 256         word old_bank = SMC_inw (dev, BSR_REG);
 257
 258         PRINTK2 ("Polling...\n");
 259         SMC_SELECT_BANK (dev, 2);
 260         while ((SMC_inw (dev, SMC91111_INT_REG) & mask) == 0) {
 261                 if (get_timer (0) >= tmo) {
 262                         is_timeout = 1;
 263                         break;
 264                 }
 265         }
 266
 267         /* restore old bank selection */
 268         SMC_SELECT_BANK (dev, old_bank);
 269
 270         if (is_timeout)
 271                 return 1;
 272         else
 273                 return 0;
 274 }
 275
 276 /* Only one release command at a time, please */
 277 static inline void smc_wait_mmu_release_complete (struct eth_device *dev)
 278 {
 279         int count = 0;
 280
 281         /* assume bank 2 selected */
 282         while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 283                 udelay (1);     /* Wait until not busy */
 284                 if (++count > 200)
 285                         break;
 286         }
 287 }
 288
 289 /*
 290  . Function: smc_reset( void )
 291  . Purpose:
 292  .      This sets the SMC91111 chip to its normal state, hopefully from whatever
 293  .      mess that any other DOS driver has put it in.
 294  .
 295  . Maybe I should reset more registers to defaults in here?  SOFTRST  should
 296  . do that for me.
 297  .
 298  . Method:
 299  .      1.  send a SOFT RESET
 300  .      2.  wait for it to finish
 301  .      3.  enable autorelease mode
 302  .      4.  reset the memory management unit
 303  .      5.  clear all interrupts
 304  .
 305 */
 306 static void smc_reset (struct eth_device *dev)
 307 {
 308         PRINTK2 ("%s: smc_reset\n", SMC_DEV_NAME);
 309
 310         /* This resets the registers mostly to defaults, but doesn't
 311            affect EEPROM.  That seems unnecessary */
 312         SMC_SELECT_BANK (dev, 0);
 313         SMC_outw (dev, RCR_SOFTRST, RCR_REG);
 314
 315         /* Setup the Configuration Register */
 316         /* This is necessary because the CONFIG_REG is not affected */
 317         /* by a soft reset */
 318
 319         SMC_SELECT_BANK (dev, 1);
 320 #if defined(CONFIG_SMC91111_EXT_PHY)
 321         SMC_outw (dev, CONFIG_DEFAULT | CONFIG_EXT_PHY, CONFIG_REG);
 322 #else
 323         SMC_outw (dev, CONFIG_DEFAULT, CONFIG_REG);
 324 #endif
 325
 326
 327         /* Release from possible power-down state */
 328         /* Configuration register is not affected by Soft Reset */
 329         SMC_outw (dev, SMC_inw (dev, CONFIG_REG) | CONFIG_EPH_POWER_EN,
 330                 CONFIG_REG);
 331
 332         SMC_SELECT_BANK (dev, 0);
 333
 334         /* this should pause enough for the chip to be happy */
 335         udelay (10);
 336
 337         /* Disable transmit and receive functionality */
 338         SMC_outw (dev, RCR_CLEAR, RCR_REG);
 339         SMC_outw (dev, TCR_CLEAR, TCR_REG);
 340
 341         /* set the control register */
 342         SMC_SELECT_BANK (dev, 1);
 343         SMC_outw (dev, CTL_DEFAULT, CTL_REG);
 344
 345         /* Reset the MMU */
 346         SMC_SELECT_BANK (dev, 2);
 347         smc_wait_mmu_release_complete (dev);
 348         SMC_outw (dev, MC_RESET, MMU_CMD_REG);
 349         while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY)
 350                 udelay (1);     /* Wait until not busy */
 351
 352         /* Note:  It doesn't seem that waiting for the MMU busy is needed here,
 353            but this is a place where future chipsets _COULD_ break.  Be wary
 354            of issuing another MMU command right after this */
 355
 356         /* Disable all interrupts */
 357         SMC_outb (dev, 0, IM_REG);
 358 }
 359
 360 /*
 361  . Function: smc_enable
 362  . Purpose: let the chip talk to the outside work
 363  . Method:
 364  .      1.  Enable the transmitter
 365  .      2.  Enable the receiver
 366  .      3.  Enable interrupts
 367 */
 368 static void smc_enable(struct eth_device *dev)
 369 {
 370         PRINTK2("%s: smc_enable\n", SMC_DEV_NAME);
 371         SMC_SELECT_BANK( dev, 0 );
 372         /* see the header file for options in TCR/RCR DEFAULT*/
 373         SMC_outw( dev, TCR_DEFAULT, TCR_REG );
 374         SMC_outw( dev, RCR_DEFAULT, RCR_REG );
 375
 376         /* clear MII_DIS */
 377 /*      smc_write_phy_register(PHY_CNTL_REG, 0x0000); */
 378 }
 379
 380 /*
 381  . Function: smc_halt
 382  . Purpose:  closes down the SMC91xxx chip.
 383  . Method:
 384  .      1. zero the interrupt mask
 385  .      2. clear the enable receive flag
 386  .      3. clear the enable xmit flags
 387  .
 388  . TODO:
 389  .   (1) maybe utilize power down mode.
 390  .      Why not yet?  Because while the chip will go into power down mode,
 391  .      the manual says that it will wake up in response to any I/O requests
 392  .      in the register space.   Empirical results do not show this working.
 393 */
 394 static void smc_halt(struct eth_device *dev)
 395 {
 396         PRINTK2("%s: smc_halt\n", SMC_DEV_NAME);
 397
 398         /* no more interrupts for me */
 399         SMC_SELECT_BANK( dev, 2 );
 400         SMC_outb( dev, 0, IM_REG );
 401
 402         /* and tell the card to stay away from that nasty outside world */
 403         SMC_SELECT_BANK( dev, 0 );
 404         SMC_outb( dev, RCR_CLEAR, RCR_REG );
 405         SMC_outb( dev, TCR_CLEAR, TCR_REG );
 406
 407         swap_to(FLASH);
 408 }
 409
 410
 411 /*
 412  . Function:  smc_send(struct net_device * )
 413  . Purpose:
 414  .      This sends the actual packet to the SMC9xxx chip.
 415  .
 416  . Algorithm:
 417  .      First, see if a saved_skb is available.
 418  .              ( this should NOT be called if there is no 'saved_skb'
 419  .      Now, find the packet number that the chip allocated
 420  .      Point the data pointers at it in memory
 421  .      Set the length word in the chip's memory
 422  .      Dump the packet to chip memory
 423  .      Check if a last byte is needed ( odd length packet )
 424  .              if so, set the control flag right
 425  .      Tell the card to send it
 426  .      Enable the transmit interrupt, so I know if it failed
 427  .      Free the kernel data if I actually sent it.
 428 */
 429 static int smc_send(struct eth_device *dev, void *packet, int packet_length)
 430 {
 431         byte packet_no;
 432         byte *buf;
 433         int length;
 434         int numPages;
 435         int try = 0;
 436         int time_out;
 437         byte status;
 438         byte saved_pnr;
 439         word saved_ptr;
 440
 441         /* save PTR and PNR registers before manipulation */
 442         SMC_SELECT_BANK (dev, 2);
 443         saved_pnr = SMC_inb( dev, PN_REG );
 444         saved_ptr = SMC_inw( dev, PTR_REG );
 445
 446         PRINTK3 ("%s: smc_hardware_send_packet\n", SMC_DEV_NAME);
 447
 448         length = ETH_ZLEN < packet_length ? packet_length : ETH_ZLEN;
 449
 450         /* allocate memory
 451          ** The MMU wants the number of pages to be the number of 256 bytes
 452          ** 'pages', minus 1 ( since a packet can't ever have 0 pages :) )
 453          **
 454          ** The 91C111 ignores the size bits, but the code is left intact
 455          ** for backwards and future compatibility.
 456          **
 457          ** Pkt size for allocating is data length +6 (for additional status
 458          ** words, length and ctl!)
 459          **
 460          ** If odd size then last byte is included in this header.
 461          */
 462         numPages = ((length & 0xfffe) + 6);
 463         numPages >>= 8;         /* Divide by 256 */
 464
 465         if (numPages > 7) {
 466                 printf ("%s: Far too big packet error. \n", SMC_DEV_NAME);
 467                 return 0;
 468         }
 469
 470         /* now, try to allocate the memory */
 471         SMC_SELECT_BANK (dev, 2);
 472         SMC_outw (dev, MC_ALLOC | numPages, MMU_CMD_REG);
 473
 474         /* FIXME: the ALLOC_INT bit never gets set *
 475          * so the following will always give a     *
 476          * memory allocation error.                *
 477          * same code works in armboot though       *
 478          * -ro
 479          */
 480
 481 again:
 482         try++;
 483         time_out = MEMORY_WAIT_TIME;
 484         do {
 485                 status = SMC_inb (dev, SMC91111_INT_REG);
 486                 if (status & IM_ALLOC_INT) {
 487                         /* acknowledge the interrupt */
 488                         SMC_outb (dev, IM_ALLOC_INT, SMC91111_INT_REG);
 489                         break;
 490                 }
 491         } while (--time_out);
 492
 493         if (!time_out) {
 494                 PRINTK2 ("%s: memory allocation, try %d failed ...\n",
 495                          SMC_DEV_NAME, try);
 496                 if (try < SMC_ALLOC_MAX_TRY)
 497                         goto again;
 498                 else
 499                         return 0;
 500         }
 501
 502         PRINTK2 ("%s: memory allocation, try %d succeeded ...\n",
 503                  SMC_DEV_NAME, try);
 504
 505         buf = (byte *) packet;
 506
 507         /* If I get here, I _know_ there is a packet slot waiting for me */
 508         packet_no = SMC_inb (dev, AR_REG);
 509         if (packet_no & AR_FAILED) {
 510                 /* or isn't there?  BAD CHIP! */
 511                 printf ("%s: Memory allocation failed. \n", SMC_DEV_NAME);
 512                 return 0;
 513         }
 514
 515         /* we have a packet address, so tell the card to use it */
 516 #ifndef CONFIG_XAENIAX
 517         SMC_outb (dev, packet_no, PN_REG);
 518 #else
 519         /* On Xaeniax board, we can't use SMC_outb here because that way
 520          * the Allocate MMU command will end up written to the command register
 521          * as well, which will lead to a problem.
 522          */
 523         SMC_outl (dev, packet_no << 16, 0);
 524 #endif
 525         /* do not write new ptr value if Write data fifo not empty */
 526         while ( saved_ptr & PTR_NOTEMPTY )
 527                 printf ("Write data fifo not empty!\n");
 528
 529         /* point to the beginning of the packet */
 530         SMC_outw (dev, PTR_AUTOINC, PTR_REG);
 531
 532         PRINTK3 ("%s: Trying to xmit packet of length %x\n",
 533                  SMC_DEV_NAME, length);
 534
 535 #if SMC_DEBUG > 2
 536         printf ("Transmitting Packet\n");
 537         print_packet (buf, length);
 538 #endif
 539
 540         /* send the packet length ( +6 for status, length and ctl byte )
 541            and the status word ( set to zeros ) */
 542 #ifdef USE_32_BIT
 543         SMC_outl (dev, (length + 6) << 16, SMC91111_DATA_REG);
 544 #else
 545         SMC_outw (dev, 0, SMC91111_DATA_REG);
 546         /* send the packet length ( +6 for status words, length, and ctl */
 547         SMC_outw (dev, (length + 6), SMC91111_DATA_REG);
 548 #endif
 549
 550         /* send the actual data
 551            . I _think_ it's faster to send the longs first, and then
 552            . mop up by sending the last word.  It depends heavily
 553            . on alignment, at least on the 486.  Maybe it would be
 554            . a good idea to check which is optimal?  But that could take
 555            . almost as much time as is saved?
 556          */
 557 #ifdef USE_32_BIT
 558         SMC_outsl (dev, SMC91111_DATA_REG, buf, length >> 2);
 559 #ifndef CONFIG_XAENIAX
 560         if (length & 0x2)
 561                 SMC_outw (dev, *((word *) (buf + (length & 0xFFFFFFFC))),
 562                           SMC91111_DATA_REG);
 563 #else
 564         /* On XANEIAX, we can only use 32-bit writes, so we need to handle
 565          * unaligned tail part specially. The standard code doesn't work.
 566          */
 567         if ((length & 3) == 3) {
 568                 u16 * ptr = (u16*) &buf[length-3];
 569                 SMC_outl(dev, (*ptr) | ((0x2000 | buf[length-1]) << 16),
 570                                 SMC91111_DATA_REG);
 571         } else if ((length & 2) == 2) {
 572                 u16 * ptr = (u16*) &buf[length-2];
 573                 SMC_outl(dev, *ptr, SMC91111_DATA_REG);
 574         } else if (length & 1) {
 575                 SMC_outl(dev, (0x2000 | buf[length-1]), SMC91111_DATA_REG);
 576         } else {
 577                 SMC_outl(dev, 0, SMC91111_DATA_REG);
 578         }
 579 #endif
 580 #else
 581         SMC_outsw (dev, SMC91111_DATA_REG, buf, (length) >> 1);
 582 #endif /* USE_32_BIT */
 583
 584 #ifndef CONFIG_XAENIAX
 585         /* Send the last byte, if there is one.   */
 586         if ((length & 1) == 0) {
 587                 SMC_outw (dev, 0, SMC91111_DATA_REG);
 588         } else {
 589                 SMC_outw (dev, buf[length - 1] | 0x2000, SMC91111_DATA_REG);
 590         }
 591 #endif
 592
 593         /* and let the chipset deal with it */
 594         SMC_outw (dev, MC_ENQUEUE, MMU_CMD_REG);
 595
 596         /* poll for TX INT */
 597         /* if (poll4int (dev, IM_TX_INT, SMC_TX_TIMEOUT)) { */
 598         /* poll for TX_EMPTY INT - autorelease enabled */
 599         if (poll4int(dev, IM_TX_EMPTY_INT, SMC_TX_TIMEOUT)) {
 600                 /* sending failed */
 601                 PRINTK2 ("%s: TX timeout, sending failed...\n", SMC_DEV_NAME);
 602
 603                 /* release packet */
 604                 /* no need to release, MMU does that now */
 605 #ifdef CONFIG_XAENIAX
 606                  SMC_outw (dev, MC_FREEPKT, MMU_CMD_REG);
 607 #endif
 608
 609                 /* wait for MMU getting ready (low) */
 610                 while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 611                         udelay (10);
 612                 }
 613
 614                 PRINTK2 ("MMU ready\n");
 615
 616
 617                 return 0;
 618         } else {
 619                 /* ack. int */
 620                 SMC_outb (dev, IM_TX_EMPTY_INT, SMC91111_INT_REG);
 621                 /* SMC_outb (IM_TX_INT, SMC91111_INT_REG); */
 622                 PRINTK2 ("%s: Sent packet of length %d \n", SMC_DEV_NAME,
 623                          length);
 624
 625                 /* release packet */
 626                 /* no need to release, MMU does that now */
 627 #ifdef CONFIG_XAENIAX
 628                 SMC_outw (dev, MC_FREEPKT, MMU_CMD_REG);
 629 #endif
 630
 631                 /* wait for MMU getting ready (low) */
 632                 while (SMC_inw (dev, MMU_CMD_REG) & MC_BUSY) {
 633                         udelay (10);
 634                 }
 635
 636                 PRINTK2 ("MMU ready\n");
 637
 638
 639         }
 640
 641         /* restore previously saved registers */
 642 #ifndef CONFIG_XAENIAX
 643         SMC_outb( dev, saved_pnr, PN_REG );
 644 #else
 645         /* On Xaeniax board, we can't use SMC_outb here because that way
 646          * the Allocate MMU command will end up written to the command register
 647          * as well, which will lead to a problem.
 648          */
 649         SMC_outl(dev, saved_pnr << 16, 0);
 650 #endif
 651         SMC_outw( dev, saved_ptr, PTR_REG );
 652
 653         return length;
 654 }
 655
 656 static int smc_write_hwaddr(struct eth_device *dev)
 657 {
 658         int i;
 659
 660         swap_to(ETHERNET);
 661         SMC_SELECT_BANK (dev, 1);
 662 #ifdef USE_32_BIT
 663         for (i = 0; i < 6; i += 2) {
 664                 word address;
 665
 666                 address = dev->enetaddr[i + 1] << 8;
 667                 address |= dev->enetaddr[i];
 668                 SMC_outw(dev, address, (ADDR0_REG + i));
 669         }
 670 #else
 671         for (i = 0; i < 6; i++)
 672                 SMC_outb(dev, dev->enetaddr[i], (ADDR0_REG + i));
 673 #endif
 674         swap_to(FLASH);
 675         return 0;
 676 }
 677
 678 /*
 679  * Open and Initialize the board
 680  *
 681  * Set up everything, reset the card, etc ..
 682  *
 683  */
 684 static int smc_init(struct eth_device *dev, bd_t *bd)
 685 {
 686         swap_to(ETHERNET);
 687
 688         PRINTK2 ("%s: smc_init\n", SMC_DEV_NAME);
 689
 690         /* reset the hardware */
 691         smc_reset (dev);
 692         smc_enable (dev);
 693
 694         /* Configure the PHY */
 695 #ifndef CONFIG_SMC91111_EXT_PHY
 696         smc_phy_configure (dev);
 697 #endif
 698
 699         /* conservative setting (10Mbps, HalfDuplex, no AutoNeg.) */
 700 /*      SMC_SELECT_BANK(dev, 0); */
 701 /*      SMC_outw(dev, 0, RPC_REG); */
 702
 703         printf(SMC_DEV_NAME ": MAC %pM\n", dev->enetaddr);
 704
 705         return 0;
 706 }
 707
 708 /*-------------------------------------------------------------
 709  .
 710  . smc_rcv -  receive a packet from the card
 711  .
 712  . There is ( at least ) a packet waiting to be read from
 713  . chip-memory.
 714  .
 715  . o Read the status
 716  . o If an error, record it
 717  . o otherwise, read in the packet
 718  --------------------------------------------------------------
 719 */
 720 static int smc_rcv(struct eth_device *dev)
 721 {
 722         int     packet_number;
 723         word    status;
 724         word    packet_length;
 725         int     is_error = 0;
 726 #ifdef USE_32_BIT
 727         dword stat_len;
 728 #endif
 729         byte saved_pnr;
 730         word saved_ptr;
 731
 732         SMC_SELECT_BANK(dev, 2);
 733         /* save PTR and PTR registers */
 734         saved_pnr = SMC_inb( dev, PN_REG );
 735         saved_ptr = SMC_inw( dev, PTR_REG );
 736
 737         packet_number = SMC_inw( dev, RXFIFO_REG );
 738
 739         if ( packet_number & RXFIFO_REMPTY ) {
 740
 741                 return 0;
 742         }
 743
 744         PRINTK3("%s: smc_rcv\n", SMC_DEV_NAME);
 745         /*  start reading from the start of the packet */
 746         SMC_outw( dev, PTR_READ | PTR_RCV | PTR_AUTOINC, PTR_REG );
 747
 748         /* First two words are status and packet_length */
 749 #ifdef USE_32_BIT
 750         stat_len = SMC_inl(dev, SMC91111_DATA_REG);
 751         status = stat_len & 0xffff;
 752         packet_length = stat_len >> 16;
 753 #else
 754         status          = SMC_inw( dev, SMC91111_DATA_REG );
 755         packet_length   = SMC_inw( dev, SMC91111_DATA_REG );
 756 #endif
 757
 758         packet_length &= 0x07ff;  /* mask off top bits */
 759
 760         PRINTK2("RCV: STATUS %4x LENGTH %4x\n", status, packet_length );
 761
 762         if ( !(status & RS_ERRORS ) ){
 763                 /* Adjust for having already read the first two words */
 764                 packet_length -= 4; /*4; */
 765
 766
 767                 /* set odd length for bug in LAN91C111, */
 768                 /* which never sets RS_ODDFRAME */
 769                 /* TODO ? */
 770
 771
 772 #ifdef USE_32_BIT
 773                 PRINTK3(" Reading %d dwords (and %d bytes) \n",
 774                         packet_length >> 2, packet_length & 3 );
 775                 /* QUESTION:  Like in the TX routine, do I want
 776                    to send the DWORDs or the bytes first, or some
 777                    mixture.  A mixture might improve already slow PIO
 778                    performance  */
 779                 SMC_insl( dev, SMC91111_DATA_REG, NetRxPackets[0],
 780                         packet_length >> 2 );
 781                 /* read the left over bytes */
 782                 if (packet_length & 3) {
 783                         int i;
 784
 785                         byte *tail = (byte *)(NetRxPackets[0] +
 786                                 (packet_length & ~3));
 787                         dword leftover = SMC_inl(dev, SMC91111_DATA_REG);
 788                         for (i=0; i<(packet_length & 3); i++)
 789                                 *tail++ = (byte) (leftover >> (8*i)) & 0xff;
 790                 }
 791 #else
 792                 PRINTK3(" Reading %d words and %d byte(s) \n",
 793                         (packet_length >> 1 ), packet_length & 1 );
 794                 SMC_insw(dev, SMC91111_DATA_REG , NetRxPackets[0],
 795                         packet_length >> 1);
 796
 797 #endif /* USE_32_BIT */
 798
 799 #if     SMC_DEBUG > 2
 800                 printf("Receiving Packet\n");
 801                 print_packet( NetRxPackets[0], packet_length );
 802 #endif
 803         } else {
 804                 /* error ... */
 805                 /* TODO ? */
 806                 is_error = 1;
 807         }
 808
 809         while ( SMC_inw( dev, MMU_CMD_REG ) & MC_BUSY )
 810                 udelay(1); /* Wait until not busy */
 811
 812         /*  error or good, tell the card to get rid of this packet */
 813         SMC_outw( dev, MC_RELEASE, MMU_CMD_REG );
 814
 815         while ( SMC_inw( dev, MMU_CMD_REG ) & MC_BUSY )
 816                 udelay(1); /* Wait until not busy */
 817
 818         /* restore saved registers */
 819 #ifndef CONFIG_XAENIAX
 820         SMC_outb( dev, saved_pnr, PN_REG );
 821 #else
 822         /* On Xaeniax board, we can't use SMC_outb here because that way
 823          * the Allocate MMU command will end up written to the command register
 824          * as well, which will lead to a problem.
 825          */
 826         SMC_outl( dev, saved_pnr << 16, 0);
 827 #endif
 828         SMC_outw( dev, saved_ptr, PTR_REG );
 829
 830         if (!is_error) {
 831                 /* Pass the packet up to the protocol layers. */
 832                 NetReceive(NetRxPackets[0], packet_length);
 833                 return packet_length;
 834         } else {
 835                 return 0;
 836         }
 837
 838 }
 839
 840
 841 #if 0
 842 /*------------------------------------------------------------
 843  . Modify a bit in the LAN91C111 register set
 844  .-------------------------------------------------------------*/
 845 static word smc_modify_regbit(struct eth_device *dev, int bank, int ioaddr, int reg,
 846         unsigned int bit, int val)
 847 {
 848         word regval;
 849
 850         SMC_SELECT_BANK( dev, bank );
 851
 852         regval = SMC_inw( dev, reg );
 853         if (val)
 854                 regval |= bit;
 855         else
 856                 regval &= ~bit;
 857
 858         SMC_outw( dev, regval, 0 );
 859         return(regval);
 860 }
 861
 862
 863 /*------------------------------------------------------------
 864  . Retrieve a bit in the LAN91C111 register set
 865  .-------------------------------------------------------------*/
 866 static int smc_get_regbit(struct eth_device *dev, int bank, int ioaddr, int reg, unsigned int bit)
 867 {
 868         SMC_SELECT_BANK( dev, bank );
 869         if ( SMC_inw( dev, reg ) & bit)
 870                 return(1);
 871         else
 872                 return(0);
 873 }
 874
 875
 876 /*------------------------------------------------------------
 877  . Modify a LAN91C111 register (word access only)
 878  .-------------------------------------------------------------*/
 879 static void smc_modify_reg(struct eth_device *dev, int bank, int ioaddr, int reg, word val)
 880 {
 881         SMC_SELECT_BANK( dev, bank );
 882         SMC_outw( dev, val, reg );
 883 }
 884
 885
 886 /*------------------------------------------------------------
 887  . Retrieve a LAN91C111 register (word access only)
 888  .-------------------------------------------------------------*/
 889 static int smc_get_reg(struct eth_device *dev, int bank, int ioaddr, int reg)
 890 {
 891         SMC_SELECT_BANK( dev, bank );
 892         return(SMC_inw( dev, reg ));
 893 }
 894
 895 #endif /* 0 */
 896
 897 /*---PHY CONTROL AND CONFIGURATION----------------------------------------- */
 898
 899 #if (SMC_DEBUG > 2 )
 900
 901 /*------------------------------------------------------------
 902  . Debugging function for viewing MII Management serial bitstream
 903  .-------------------------------------------------------------*/
 904 static void smc_dump_mii_stream (byte * bits, int size)
 905 {
 906         int i;
 907
 908         printf ("BIT#:");
 909         for (i = 0; i < size; ++i) {
 910                 printf ("%d", i % 10);
 911         }
 912
 913         printf ("\nMDOE:");
 914         for (i = 0; i < size; ++i) {
 915                 if (bits[i] & MII_MDOE)
 916                         printf ("1");
 917                 else
 918                         printf ("0");
 919         }
 920
 921         printf ("\nMDO :");
 922         for (i = 0; i < size; ++i) {
 923                 if (bits[i] & MII_MDO)
 924                         printf ("1");
 925                 else
 926                         printf ("0");
 927         }
 928
 929         printf ("\nMDI :");
 930         for (i = 0; i < size; ++i) {
 931                 if (bits[i] & MII_MDI)
 932                         printf ("1");
 933                 else
 934                         printf ("0");
 935         }
 936
 937         printf ("\n");
 938 }
 939 #endif
 940
 941 /*------------------------------------------------------------
 942  . Reads a register from the MII Management serial interface
 943  .-------------------------------------------------------------*/
 944 #ifndef CONFIG_SMC91111_EXT_PHY
 945 static word smc_read_phy_register (struct eth_device *dev, byte phyreg)
 946 {
 947         int oldBank;
 948         int i;
 949         byte mask;
 950         word mii_reg;
 951         byte bits[64];
 952         int clk_idx = 0;
 953         int input_idx;
 954         word phydata;
 955         byte phyaddr = SMC_PHY_ADDR;
 956
 957         /* 32 consecutive ones on MDO to establish sync */
 958         for (i = 0; i < 32; ++i)
 959                 bits[clk_idx++] = MII_MDOE | MII_MDO;
 960
 961         /* Start code <01> */
 962         bits[clk_idx++] = MII_MDOE;
 963         bits[clk_idx++] = MII_MDOE | MII_MDO;
 964
 965         /* Read command <10> */
 966         bits[clk_idx++] = MII_MDOE | MII_MDO;
 967         bits[clk_idx++] = MII_MDOE;
 968
 969         /* Output the PHY address, msb first */
 970         mask = (byte) 0x10;
 971         for (i = 0; i < 5; ++i) {
 972                 if (phyaddr & mask)
 973                         bits[clk_idx++] = MII_MDOE | MII_MDO;
 974                 else
 975                         bits[clk_idx++] = MII_MDOE;
 976
 977                 /* Shift to next lowest bit */
 978                 mask >>= 1;
 979         }
 980
 981         /* Output the phy register number, msb first */
 982         mask = (byte) 0x10;
 983         for (i = 0; i < 5; ++i) {
 984                 if (phyreg & mask)
 985                         bits[clk_idx++] = MII_MDOE | MII_MDO;
 986                 else
 987                         bits[clk_idx++] = MII_MDOE;
 988
 989                 /* Shift to next lowest bit */
 990                 mask >>= 1;
 991         }
 992
 993         /* Tristate and turnaround (2 bit times) */
 994         bits[clk_idx++] = 0;
 995         /*bits[clk_idx++] = 0; */
 996
 997         /* Input starts at this bit time */
 998         input_idx = clk_idx;
 999
1000         /* Will input 16 bits */
1001         for (i = 0; i < 16; ++i)
1002                 bits[clk_idx++] = 0;
1003
1004         /* Final clock bit */
1005         bits[clk_idx++] = 0;
1006
1007         /* Save the current bank */
1008         oldBank = SMC_inw (dev, BANK_SELECT);
1009
1010         /* Select bank 3 */
1011         SMC_SELECT_BANK (dev, 3);
1012
1013         /* Get the current MII register value */
1014         mii_reg = SMC_inw (dev, MII_REG);
1015
1016         /* Turn off all MII Interface bits */
1017         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1018
1019         /* Clock all 64 cycles */
1020         for (i = 0; i < sizeof bits; ++i) {
1021                 /* Clock Low - output data */
1022                 SMC_outw (dev, mii_reg | bits[i], MII_REG);
1023                 udelay (SMC_PHY_CLOCK_DELAY);
1024
1025
1026                 /* Clock Hi - input data */
1027                 SMC_outw (dev, mii_reg | bits[i] | MII_MCLK, MII_REG);
1028                 udelay (SMC_PHY_CLOCK_DELAY);
1029                 bits[i] |= SMC_inw (dev, MII_REG) & MII_MDI;
1030         }
1031
1032         /* Return to idle state */
1033         /* Set clock to low, data to low, and output tristated */
1034         SMC_outw (dev, mii_reg, MII_REG);
1035         udelay (SMC_PHY_CLOCK_DELAY);
1036
1037         /* Restore original bank select */
1038         SMC_SELECT_BANK (dev, oldBank);
1039
1040         /* Recover input data */
1041         phydata = 0;
1042         for (i = 0; i < 16; ++i) {
1043                 phydata <<= 1;
1044
1045                 if (bits[input_idx++] & MII_MDI)
1046                         phydata |= 0x0001;
1047         }
1048
1049 #if (SMC_DEBUG > 2 )
1050         printf ("smc_read_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1051                 phyaddr, phyreg, phydata);
1052         smc_dump_mii_stream (bits, sizeof bits);
1053 #endif
1054
1055         return (phydata);
1056 }
1057
1058
1059 /*------------------------------------------------------------
1060  . Writes a register to the MII Management serial interface
1061  .-------------------------------------------------------------*/
1062 static void smc_write_phy_register (struct eth_device *dev, byte phyreg,
1063         word phydata)
1064 {
1065         int oldBank;
1066         int i;
1067         word mask;
1068         word mii_reg;
1069         byte bits[65];
1070         int clk_idx = 0;
1071         byte phyaddr = SMC_PHY_ADDR;
1072
1073         /* 32 consecutive ones on MDO to establish sync */
1074         for (i = 0; i < 32; ++i)
1075                 bits[clk_idx++] = MII_MDOE | MII_MDO;
1076
1077         /* Start code <01> */
1078         bits[clk_idx++] = MII_MDOE;
1079         bits[clk_idx++] = MII_MDOE | MII_MDO;
1080
1081         /* Write command <01> */
1082         bits[clk_idx++] = MII_MDOE;
1083         bits[clk_idx++] = MII_MDOE | MII_MDO;
1084
1085         /* Output the PHY address, msb first */
1086         mask = (byte) 0x10;
1087         for (i = 0; i < 5; ++i) {
1088                 if (phyaddr & mask)
1089                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1090                 else
1091                         bits[clk_idx++] = MII_MDOE;
1092
1093                 /* Shift to next lowest bit */
1094                 mask >>= 1;
1095         }
1096
1097         /* Output the phy register number, msb first */
1098         mask = (byte) 0x10;
1099         for (i = 0; i < 5; ++i) {
1100                 if (phyreg & mask)
1101                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1102                 else
1103                         bits[clk_idx++] = MII_MDOE;
1104
1105                 /* Shift to next lowest bit */
1106                 mask >>= 1;
1107         }
1108
1109         /* Tristate and turnaround (2 bit times) */
1110         bits[clk_idx++] = 0;
1111         bits[clk_idx++] = 0;
1112
1113         /* Write out 16 bits of data, msb first */
1114         mask = 0x8000;
1115         for (i = 0; i < 16; ++i) {
1116                 if (phydata & mask)
1117                         bits[clk_idx++] = MII_MDOE | MII_MDO;
1118                 else
1119                         bits[clk_idx++] = MII_MDOE;
1120
1121                 /* Shift to next lowest bit */
1122                 mask >>= 1;
1123         }
1124
1125         /* Final clock bit (tristate) */
1126         bits[clk_idx++] = 0;
1127
1128         /* Save the current bank */
1129         oldBank = SMC_inw (dev, BANK_SELECT);
1130
1131         /* Select bank 3 */
1132         SMC_SELECT_BANK (dev, 3);
1133
1134         /* Get the current MII register value */
1135         mii_reg = SMC_inw (dev, MII_REG);
1136
1137         /* Turn off all MII Interface bits */
1138         mii_reg &= ~(MII_MDOE | MII_MCLK | MII_MDI | MII_MDO);
1139
1140         /* Clock all cycles */
1141         for (i = 0; i < sizeof bits; ++i) {
1142                 /* Clock Low - output data */
1143                 SMC_outw (dev, mii_reg | bits[i], MII_REG);
1144                 udelay (SMC_PHY_CLOCK_DELAY);
1145
1146
1147                 /* Clock Hi - input data */
1148                 SMC_outw (dev, mii_reg | bits[i] | MII_MCLK, MII_REG);
1149                 udelay (SMC_PHY_CLOCK_DELAY);
1150                 bits[i] |= SMC_inw (dev, MII_REG) & MII_MDI;
1151         }
1152
1153         /* Return to idle state */
1154         /* Set clock to low, data to low, and output tristated */
1155         SMC_outw (dev, mii_reg, MII_REG);
1156         udelay (SMC_PHY_CLOCK_DELAY);
1157
1158         /* Restore original bank select */
1159         SMC_SELECT_BANK (dev, oldBank);
1160
1161 #if (SMC_DEBUG > 2 )
1162         printf ("smc_write_phy_register(): phyaddr=%x,phyreg=%x,phydata=%x\n",
1163                 phyaddr, phyreg, phydata);
1164         smc_dump_mii_stream (bits, sizeof bits);
1165 #endif
1166 }
1167 #endif /* !CONFIG_SMC91111_EXT_PHY */
1168
1169
1170 /*------------------------------------------------------------
1171  . Configures the specified PHY using Autonegotiation. Calls
1172  . smc_phy_fixed() if the user has requested a certain config.
1173  .-------------------------------------------------------------*/
1174 #ifndef CONFIG_SMC91111_EXT_PHY
1175 static void smc_phy_configure (struct eth_device *dev)
1176 {
1177         int timeout;
1178         word my_phy_caps;       /* My PHY capabilities */
1179         word my_ad_caps;        /* My Advertised capabilities */
1180         word status = 0;        /*;my status = 0 */
1181
1182         PRINTK3 ("%s: smc_program_phy()\n", SMC_DEV_NAME);
1183
1184         /* Reset the PHY, setting all other bits to zero */
1185         smc_write_phy_register (dev, PHY_CNTL_REG, PHY_CNTL_RST);
1186
1187         /* Wait for the reset to complete, or time out */
1188         timeout = 6;            /* Wait up to 3 seconds */
1189         while (timeout--) {
1190                 if (!(smc_read_phy_register (dev, PHY_CNTL_REG)
1191                       & PHY_CNTL_RST)) {
1192                         /* reset complete */
1193                         break;
1194                 }
1195
1196                 mdelay(500);    /* wait 500 millisecs */
1197         }
1198
1199         if (timeout < 1) {
1200                 printf ("%s:PHY reset timed out\n", SMC_DEV_NAME);
1201                 goto smc_phy_configure_exit;
1202         }
1203
1204         /* Read PHY Register 18, Status Output */
1205         /* lp->lastPhy18 = smc_read_phy_register(PHY_INT_REG); */
1206
1207         /* Enable PHY Interrupts (for register 18) */
1208         /* Interrupts listed here are disabled */
1209         smc_write_phy_register (dev, PHY_MASK_REG, 0xffff);
1210
1211         /* Configure the Receive/Phy Control register */
1212         SMC_SELECT_BANK (dev, 0);
1213         SMC_outw (dev, RPC_DEFAULT, RPC_REG);
1214
1215         /* Copy our capabilities from PHY_STAT_REG to PHY_AD_REG */
1216         my_phy_caps = smc_read_phy_register (dev, PHY_STAT_REG);
1217         my_ad_caps = PHY_AD_CSMA;       /* I am CSMA capable */
1218
1219         if (my_phy_caps & PHY_STAT_CAP_T4)
1220                 my_ad_caps |= PHY_AD_T4;
1221
1222         if (my_phy_caps & PHY_STAT_CAP_TXF)
1223                 my_ad_caps |= PHY_AD_TX_FDX;
1224
1225         if (my_phy_caps & PHY_STAT_CAP_TXH)
1226                 my_ad_caps |= PHY_AD_TX_HDX;
1227
1228         if (my_phy_caps & PHY_STAT_CAP_TF)
1229                 my_ad_caps |= PHY_AD_10_FDX;
1230
1231         if (my_phy_caps & PHY_STAT_CAP_TH)
1232                 my_ad_caps |= PHY_AD_10_HDX;
1233
1234         /* Update our Auto-Neg Advertisement Register */
1235         smc_write_phy_register (dev, PHY_AD_REG, my_ad_caps);
1236
1237         /* Read the register back.  Without this, it appears that when */
1238         /* auto-negotiation is restarted, sometimes it isn't ready and */
1239         /* the link does not come up. */
1240         smc_read_phy_register(dev, PHY_AD_REG);
1241
1242         PRINTK2 ("%s: phy caps=%x\n", SMC_DEV_NAME, my_phy_caps);
1243         PRINTK2 ("%s: phy advertised caps=%x\n", SMC_DEV_NAME, my_ad_caps);
1244
1245         /* Restart auto-negotiation process in order to advertise my caps */
1246         smc_write_phy_register (dev, PHY_CNTL_REG,
1247                                 PHY_CNTL_ANEG_EN | PHY_CNTL_ANEG_RST);
1248
1249         /* Wait for the auto-negotiation to complete.  This may take from */
1250         /* 2 to 3 seconds. */
1251         /* Wait for the reset to complete, or time out */
1252         timeout = CONFIG_SMC_AUTONEG_TIMEOUT * 2;
1253         while (timeout--) {
1254
1255                 status = smc_read_phy_register (dev, PHY_STAT_REG);
1256                 if (status & PHY_STAT_ANEG_ACK) {
1257                         /* auto-negotiate complete */
1258                         break;
1259                 }
1260
1261                 mdelay(500);    /* wait 500 millisecs */
1262
1263                 /* Restart auto-negotiation if remote fault */
1264                 if (status & PHY_STAT_REM_FLT) {
1265                         printf ("%s: PHY remote fault detected\n",
1266                                 SMC_DEV_NAME);
1267
1268                         /* Restart auto-negotiation */
1269                         printf ("%s: PHY restarting auto-negotiation\n",
1270                                 SMC_DEV_NAME);
1271                         smc_write_phy_register (dev, PHY_CNTL_REG,
1272                                                 PHY_CNTL_ANEG_EN |
1273                                                 PHY_CNTL_ANEG_RST |
1274                                                 PHY_CNTL_SPEED |
1275                                                 PHY_CNTL_DPLX);
1276                 }
1277         }
1278
1279         if (timeout < 1) {
1280                 printf ("%s: PHY auto-negotiate timed out\n", SMC_DEV_NAME);
1281         }
1282
1283         /* Fail if we detected an auto-negotiate remote fault */
1284         if (status & PHY_STAT_REM_FLT) {
1285                 printf ("%s: PHY remote fault detected\n", SMC_DEV_NAME);
1286         }
1287
1288         /* Re-Configure the Receive/Phy Control register */
1289         SMC_outw (dev, RPC_DEFAULT, RPC_REG);
1290
1291 smc_phy_configure_exit: ;
1292
1293 }
1294 #endif /* !CONFIG_SMC91111_EXT_PHY */
1295
1296
1297 #if SMC_DEBUG > 2
1298 static void print_packet( byte * buf, int length )
1299 {
1300         int i;
1301         int remainder;
1302         int lines;
1303
1304         printf("Packet of length %d \n", length );
1305
1306 #if SMC_DEBUG > 3
1307         lines = length / 16;
1308         remainder = length % 16;
1309
1310         for ( i = 0; i < lines ; i ++ ) {
1311                 int cur;
1312
1313                 for ( cur = 0; cur < 8; cur ++ ) {
1314                         byte a, b;
1315
1316                         a = *(buf ++ );
1317                         b = *(buf ++ );
1318                         printf("%02x%02x ", a, b );
1319                 }
1320                 printf("\n");
1321         }
1322         for ( i = 0; i < remainder/2 ; i++ ) {
1323                 byte a, b;
1324
1325                 a = *(buf ++ );
1326                 b = *(buf ++ );
1327                 printf("%02x%02x ", a, b );
1328         }
1329         printf("\n");
1330 #endif
1331 }
1332 #endif
1333
1334 int smc91111_initialize(u8 dev_num, int base_addr)
1335 {
1336         struct smc91111_priv *priv;
1337         struct eth_device *dev;
1338         int i;
1339
1340         priv = malloc(sizeof(*priv));
1341         if (!priv)
1342                 return 0;
1343         dev = malloc(sizeof(*dev));
1344         if (!dev) {
1345                 free(priv);
1346                 return 0;
1347         }
1348
1349         memset(dev, 0, sizeof(*dev));
1350         priv->dev_num = dev_num;
1351         dev->priv = priv;
1352         dev->iobase = base_addr;
1353
1354         swap_to(ETHERNET);
1355         SMC_SELECT_BANK(dev, 1);
1356         for (i = 0; i < 6; ++i)
1357                 dev->enetaddr[i] = SMC_inb(dev, (ADDR0_REG + i));
1358         swap_to(FLASH);
1359
1360         dev->init = smc_init;
1361         dev->halt = smc_halt;
1362         dev->send = smc_send;
1363         dev->recv = smc_rcv;
1364         dev->write_hwaddr = smc_write_hwaddr;
1365         sprintf(dev->name, "%s-%hu", SMC_DEV_NAME, dev_num);
1366
1367         eth_register(dev);
1368         return 0;
1369 }