drivers/net/tulip/uli526x.c

   1 /*
   2     This program is free software; you can redistribute it and/or
   3     modify it under the terms of the GNU General Public License
   4     as published by the Free Software Foundation; either version 2
   5     of the License, or (at your option) any later version.
   6
   7     This program is distributed in the hope that it will be useful,
   8     but WITHOUT ANY WARRANTY; without even the implied warranty of
   9     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  10     GNU General Public License for more details.
  11
  12
  13 */
  14
  15 #define DRV_NAME        "uli526x"
  16 #define DRV_VERSION     "0.9.3"
  17 #define DRV_RELDATE     "2005-7-29"
  18
  19 #include <linux/module.h>
  20
  21 #include <linux/kernel.h>
  22 #include <linux/string.h>
  23 #include <linux/timer.h>
  24 #include <linux/errno.h>
  25 #include <linux/ioport.h>
  26 #include <linux/slab.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/pci.h>
  29 #include <linux/init.h>
  30 #include <linux/netdevice.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/skbuff.h>
  34 #include <linux/delay.h>
  35 #include <linux/spinlock.h>
  36 #include <linux/dma-mapping.h>
  37
  38 #include <asm/processor.h>
  39 #include <asm/bitops.h>
  40 #include <asm/io.h>
  41 #include <asm/dma.h>
  42 #include <asm/uaccess.h>
  43
  44
  45 /* Board/System/Debug information/definition ---------------- */
  46 #define PCI_ULI5261_ID  0x526110B9      /* ULi M5261 ID*/
  47 #define PCI_ULI5263_ID  0x526310B9      /* ULi M5263 ID*/
  48
  49 #define ULI526X_IO_SIZE 0x100
  50 #define TX_DESC_CNT     0x20            /* Allocated Tx descriptors */
  51 #define RX_DESC_CNT     0x30            /* Allocated Rx descriptors */
  52 #define TX_FREE_DESC_CNT (TX_DESC_CNT - 2)      /* Max TX packet count */
  53 #define TX_WAKE_DESC_CNT (TX_DESC_CNT - 3)      /* TX wakeup count */
  54 #define DESC_ALL_CNT    (TX_DESC_CNT + RX_DESC_CNT)
  55 #define TX_BUF_ALLOC    0x600
  56 #define RX_ALLOC_SIZE   0x620
  57 #define ULI526X_RESET    1
  58 #define CR0_DEFAULT     0
  59 #define CR6_DEFAULT     0x22200000
  60 #define CR7_DEFAULT     0x180c1
  61 #define CR15_DEFAULT    0x06            /* TxJabber RxWatchdog */
  62 #define TDES0_ERR_MASK  0x4302          /* TXJT, LC, EC, FUE */
  63 #define MAX_PACKET_SIZE 1514
  64 #define ULI5261_MAX_MULTICAST 14
  65 #define RX_COPY_SIZE    100
  66 #define MAX_CHECK_PACKET 0x8000
  67
  68 #define ULI526X_10MHF      0
  69 #define ULI526X_100MHF     1
  70 #define ULI526X_10MFD      4
  71 #define ULI526X_100MFD     5
  72 #define ULI526X_AUTO       8
  73
  74 #define ULI526X_TXTH_72 0x400000        /* TX TH 72 byte */
  75 #define ULI526X_TXTH_96 0x404000        /* TX TH 96 byte */
  76 #define ULI526X_TXTH_128        0x0000          /* TX TH 128 byte */
  77 #define ULI526X_TXTH_256        0x4000          /* TX TH 256 byte */
  78 #define ULI526X_TXTH_512        0x8000          /* TX TH 512 byte */
  79 #define ULI526X_TXTH_1K 0xC000          /* TX TH 1K  byte */
  80
  81 #define ULI526X_TIMER_WUT  (jiffies + HZ * 1)/* timer wakeup time : 1 second */
  82 #define ULI526X_TX_TIMEOUT ((16*HZ)/2)  /* tx packet time-out time 8 s" */
  83 #define ULI526X_TX_KICK         (4*HZ/2)        /* tx packet Kick-out time 2 s" */
  84
  85 #define ULI526X_DBUG(dbug_now, msg, value) if (uli526x_debug || (dbug_now)) printk(KERN_ERR DRV_NAME ": %s %lx\n", (msg), (long) (value))
  86
  87 #define SHOW_MEDIA_TYPE(mode) printk(KERN_ERR DRV_NAME ": Change Speed to %sMhz %s duplex\n",mode & 1 ?"100":"10", mode & 4 ? "full":"half");
  88
  89
  90 /* CR9 definition: SROM/MII */
  91 #define CR9_SROM_READ   0x4800
  92 #define CR9_SRCS        0x1
  93 #define CR9_SRCLK       0x2
  94 #define CR9_CRDOUT      0x8
  95 #define SROM_DATA_0     0x0
  96 #define SROM_DATA_1     0x4
  97 #define PHY_DATA_1      0x20000
  98 #define PHY_DATA_0      0x00000
  99 #define MDCLKH          0x10000
 100
 101 #define PHY_POWER_DOWN  0x800
 102
 103 #define SROM_V41_CODE   0x14
 104
 105 #define SROM_CLK_WRITE(data, ioaddr)                                    \
 106                 outl(data|CR9_SROM_READ|CR9_SRCS,ioaddr);               \
 107                 udelay(5);                                              \
 108                 outl(data|CR9_SROM_READ|CR9_SRCS|CR9_SRCLK,ioaddr);     \
 109                 udelay(5);                                              \
 110                 outl(data|CR9_SROM_READ|CR9_SRCS,ioaddr);               \
 111                 udelay(5);
 112
 113 /* Structure/enum declaration ------------------------------- */
 114 struct tx_desc {
 115         u32 tdes0, tdes1, tdes2, tdes3; /* Data for the card */
 116         char *tx_buf_ptr;               /* Data for us */
 117         struct tx_desc *next_tx_desc;
 118 } __attribute__(( aligned(32) ));
 119
 120 struct rx_desc {
 121         u32 rdes0, rdes1, rdes2, rdes3; /* Data for the card */
 122         struct sk_buff *rx_skb_ptr;     /* Data for us */
 123         struct rx_desc *next_rx_desc;
 124 } __attribute__(( aligned(32) ));
 125
 126 struct uli526x_board_info {
 127         u32 chip_id;                    /* Chip vendor/Device ID */
 128         struct net_device *next_dev;    /* next device */
 129         struct pci_dev *pdev;           /* PCI device */
 130         spinlock_t lock;
 131
 132         long ioaddr;                    /* I/O base address */
 133         u32 cr0_data;
 134         u32 cr5_data;
 135         u32 cr6_data;
 136         u32 cr7_data;
 137         u32 cr15_data;
 138
 139         /* pointer for memory physical address */
 140         dma_addr_t buf_pool_dma_ptr;    /* Tx buffer pool memory */
 141         dma_addr_t buf_pool_dma_start;  /* Tx buffer pool align dword */
 142         dma_addr_t desc_pool_dma_ptr;   /* descriptor pool memory */
 143         dma_addr_t first_tx_desc_dma;
 144         dma_addr_t first_rx_desc_dma;
 145
 146         /* descriptor pointer */
 147         unsigned char *buf_pool_ptr;    /* Tx buffer pool memory */
 148         unsigned char *buf_pool_start;  /* Tx buffer pool align dword */
 149         unsigned char *desc_pool_ptr;   /* descriptor pool memory */
 150         struct tx_desc *first_tx_desc;
 151         struct tx_desc *tx_insert_ptr;
 152         struct tx_desc *tx_remove_ptr;
 153         struct rx_desc *first_rx_desc;
 154         struct rx_desc *rx_insert_ptr;
 155         struct rx_desc *rx_ready_ptr;   /* packet come pointer */
 156         unsigned long tx_packet_cnt;    /* transmitted packet count */
 157         unsigned long rx_avail_cnt;     /* available rx descriptor count */
 158         unsigned long interval_rx_cnt;  /* rx packet count a callback time */
 159
 160         u16 dbug_cnt;
 161         u16 NIC_capability;             /* NIC media capability */
 162         u16 PHY_reg4;                   /* Saved Phyxcer register 4 value */
 163
 164         u8 media_mode;                  /* user specify media mode */
 165         u8 op_mode;                     /* real work media mode */
 166         u8 phy_addr;
 167         u8 link_failed;                 /* Ever link failed */
 168         u8 wait_reset;                  /* Hardware failed, need to reset */
 169         struct timer_list timer;
 170
 171         /* System defined statistic counter */
 172         struct net_device_stats stats;
 173
 174         /* Driver defined statistic counter */
 175         unsigned long tx_fifo_underrun;
 176         unsigned long tx_loss_carrier;
 177         unsigned long tx_no_carrier;
 178         unsigned long tx_late_collision;
 179         unsigned long tx_excessive_collision;
 180         unsigned long tx_jabber_timeout;
 181         unsigned long reset_count;
 182         unsigned long reset_cr8;
 183         unsigned long reset_fatal;
 184         unsigned long reset_TXtimeout;
 185
 186         /* NIC SROM data */
 187         unsigned char srom[128];
 188         u8 init;
 189 };
 190
 191 enum uli526x_offsets {
 192         DCR0 = 0x00, DCR1 = 0x08, DCR2 = 0x10, DCR3 = 0x18, DCR4 = 0x20,
 193         DCR5 = 0x28, DCR6 = 0x30, DCR7 = 0x38, DCR8 = 0x40, DCR9 = 0x48,
 194         DCR10 = 0x50, DCR11 = 0x58, DCR12 = 0x60, DCR13 = 0x68, DCR14 = 0x70,
 195         DCR15 = 0x78
 196 };
 197
 198 enum uli526x_CR6_bits {
 199         CR6_RXSC = 0x2, CR6_PBF = 0x8, CR6_PM = 0x40, CR6_PAM = 0x80,
 200         CR6_FDM = 0x200, CR6_TXSC = 0x2000, CR6_STI = 0x100000,
 201         CR6_SFT = 0x200000, CR6_RXA = 0x40000000, CR6_NO_PURGE = 0x20000000
 202 };
 203
 204 /* Global variable declaration ----------------------------- */
 205 static int __devinitdata printed_version;
 206 static char version[] __devinitdata =
 207         KERN_INFO DRV_NAME ": ULi M5261/M5263 net driver, version "
 208         DRV_VERSION " (" DRV_RELDATE ")\n";
 209
 210 static int uli526x_debug;
 211 static unsigned char uli526x_media_mode = ULI526X_AUTO;
 212 static u32 uli526x_cr6_user_set;
 213
 214 /* For module input parameter */
 215 static int debug;
 216 static u32 cr6set;
 217 static int mode = 8;
 218
 219 /* function declaration ------------------------------------- */
 220 static int uli526x_open(struct net_device *);
 221 static int uli526x_start_xmit(struct sk_buff *, struct net_device *);
 222 static int uli526x_stop(struct net_device *);
 223 static struct net_device_stats * uli526x_get_stats(struct net_device *);
 224 static void uli526x_set_filter_mode(struct net_device *);
 225 static const struct ethtool_ops netdev_ethtool_ops;
 226 static u16 read_srom_word(long, int);
 227 static irqreturn_t uli526x_interrupt(int, void *);
 228 static void uli526x_descriptor_init(struct uli526x_board_info *, unsigned long);
 229 static void allocate_rx_buffer(struct uli526x_board_info *);
 230 static void update_cr6(u32, unsigned long);
 231 static void send_filter_frame(struct net_device *, int);
 232 static u16 phy_read(unsigned long, u8, u8, u32);
 233 static u16 phy_readby_cr10(unsigned long, u8, u8);
 234 static void phy_write(unsigned long, u8, u8, u16, u32);
 235 static void phy_writeby_cr10(unsigned long, u8, u8, u16);
 236 static void phy_write_1bit(unsigned long, u32, u32);
 237 static u16 phy_read_1bit(unsigned long, u32);
 238 static u8 uli526x_sense_speed(struct uli526x_board_info *);
 239 static void uli526x_process_mode(struct uli526x_board_info *);
 240 static void uli526x_timer(unsigned long);
 241 static void uli526x_rx_packet(struct net_device *, struct uli526x_board_info *);
 242 static void uli526x_free_tx_pkt(struct net_device *, struct uli526x_board_info *);
 243 static void uli526x_reuse_skb(struct uli526x_board_info *, struct sk_buff *);
 244 static void uli526x_dynamic_reset(struct net_device *);
 245 static void uli526x_free_rxbuffer(struct uli526x_board_info *);
 246 static void uli526x_init(struct net_device *);
 247 static void uli526x_set_phyxcer(struct uli526x_board_info *);
 248
 249 /* ULI526X network board routine ---------------------------- */
 250
 251 /*
 252  *      Search ULI526X board, allocate space and register it
 253  */
 254
 255 static int __devinit uli526x_init_one (struct pci_dev *pdev,
 256                                     const struct pci_device_id *ent)
 257 {
 258         struct uli526x_board_info *db;  /* board information structure */
 259         struct net_device *dev;
 260         int i, err;
 261
 262         ULI526X_DBUG(0, "uli526x_init_one()", 0);
 263
 264         if (!printed_version++)
 265                 printk(version);
 266
 267         /* Init network device */
 268         dev = alloc_etherdev(sizeof(*db));
 269         if (dev == NULL)
 270                 return -ENOMEM;
 271         SET_MODULE_OWNER(dev);
 272         SET_NETDEV_DEV(dev, &pdev->dev);
 273
 274         if (pci_set_dma_mask(pdev, DMA_32BIT_MASK)) {
 275                 printk(KERN_WARNING DRV_NAME ": 32-bit PCI DMA not available.\n");
 276                 err = -ENODEV;
 277                 goto err_out_free;
 278         }
 279
 280         /* Enable Master/IO access, Disable memory access */
 281         err = pci_enable_device(pdev);
 282         if (err)
 283                 goto err_out_free;
 284
 285         if (!pci_resource_start(pdev, 0)) {
 286                 printk(KERN_ERR DRV_NAME ": I/O base is zero\n");
 287                 err = -ENODEV;
 288                 goto err_out_disable;
 289         }
 290
 291         if (pci_resource_len(pdev, 0) < (ULI526X_IO_SIZE) ) {
 292                 printk(KERN_ERR DRV_NAME ": Allocated I/O size too small\n");
 293                 err = -ENODEV;
 294                 goto err_out_disable;
 295         }
 296
 297         if (pci_request_regions(pdev, DRV_NAME)) {
 298                 printk(KERN_ERR DRV_NAME ": Failed to request PCI regions\n");
 299                 err = -ENODEV;
 300                 goto err_out_disable;
 301         }
 302
 303         /* Init system & device */
 304         db = netdev_priv(dev);
 305
 306         /* Allocate Tx/Rx descriptor memory */
 307         db->desc_pool_ptr = pci_alloc_consistent(pdev, sizeof(struct tx_desc) * DESC_ALL_CNT + 0x20, &db->desc_pool_dma_ptr);
 308         if(db->desc_pool_ptr == NULL)
 309         {
 310                 err = -ENOMEM;
 311                 goto err_out_nomem;
 312         }
 313         db->buf_pool_ptr = pci_alloc_consistent(pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4, &db->buf_pool_dma_ptr);
 314         if(db->buf_pool_ptr == NULL)
 315         {
 316                 err = -ENOMEM;
 317                 goto err_out_nomem;
 318         }
 319
 320         db->first_tx_desc = (struct tx_desc *) db->desc_pool_ptr;
 321         db->first_tx_desc_dma = db->desc_pool_dma_ptr;
 322         db->buf_pool_start = db->buf_pool_ptr;
 323         db->buf_pool_dma_start = db->buf_pool_dma_ptr;
 324
 325         db->chip_id = ent->driver_data;
 326         db->ioaddr = pci_resource_start(pdev, 0);
 327
 328         db->pdev = pdev;
 329         db->init = 1;
 330
 331         dev->base_addr = db->ioaddr;
 332         dev->irq = pdev->irq;
 333         pci_set_drvdata(pdev, dev);
 334
 335         /* Register some necessary functions */
 336         dev->open = &uli526x_open;
 337         dev->hard_start_xmit = &uli526x_start_xmit;
 338         dev->stop = &uli526x_stop;
 339         dev->get_stats = &uli526x_get_stats;
 340         dev->set_multicast_list = &uli526x_set_filter_mode;
 341         dev->ethtool_ops = &netdev_ethtool_ops;
 342         spin_lock_init(&db->lock);
 343
 344
 345         /* read 64 word srom data */
 346         for (i = 0; i < 64; i++)
 347                 ((u16 *) db->srom)[i] = cpu_to_le16(read_srom_word(db->ioaddr, i));
 348
 349         /* Set Node address */
 350         if(((u16 *) db->srom)[0] == 0xffff || ((u16 *) db->srom)[0] == 0)               /* SROM absent, so read MAC address from ID Table */
 351         {
 352                 outl(0x10000, db->ioaddr + DCR0);       //Diagnosis mode
 353                 outl(0x1c0, db->ioaddr + DCR13);        //Reset dianostic pointer port
 354                 outl(0, db->ioaddr + DCR14);            //Clear reset port
 355                 outl(0x10, db->ioaddr + DCR14);         //Reset ID Table pointer
 356                 outl(0, db->ioaddr + DCR14);            //Clear reset port
 357                 outl(0, db->ioaddr + DCR13);            //Clear CR13
 358                 outl(0x1b0, db->ioaddr + DCR13);        //Select ID Table access port
 359                 //Read MAC address from CR14
 360                 for (i = 0; i < 6; i++)
 361                         dev->dev_addr[i] = inl(db->ioaddr + DCR14);
 362                 //Read end
 363                 outl(0, db->ioaddr + DCR13);    //Clear CR13
 364                 outl(0, db->ioaddr + DCR0);             //Clear CR0
 365                 udelay(10);
 366         }
 367         else            /*Exist SROM*/
 368         {
 369                 for (i = 0; i < 6; i++)
 370                         dev->dev_addr[i] = db->srom[20 + i];
 371         }
 372         err = register_netdev (dev);
 373         if (err)
 374                 goto err_out_res;
 375
 376         printk(KERN_INFO "%s: ULi M%04lx at pci%s,",dev->name,ent->driver_data >> 16,pci_name(pdev));
 377
 378         for (i = 0; i < 6; i++)
 379                 printk("%c%02x", i ? ':' : ' ', dev->dev_addr[i]);
 380         printk(", irq %d.\n", dev->irq);
 381
 382         pci_set_master(pdev);
 383
 384         return 0;
 385
 386 err_out_res:
 387         pci_release_regions(pdev);
 388 err_out_nomem:
 389         if(db->desc_pool_ptr)
 390                 pci_free_consistent(pdev, sizeof(struct tx_desc) * DESC_ALL_CNT + 0x20,
 391                         db->desc_pool_ptr, db->desc_pool_dma_ptr);
 392
 393         if(db->buf_pool_ptr != NULL)
 394                 pci_free_consistent(pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4,
 395                         db->buf_pool_ptr, db->buf_pool_dma_ptr);
 396 err_out_disable:
 397         pci_disable_device(pdev);
 398 err_out_free:
 399         pci_set_drvdata(pdev, NULL);
 400         free_netdev(dev);
 401
 402         return err;
 403 }
 404
 405
 406 static void __devexit uli526x_remove_one (struct pci_dev *pdev)
 407 {
 408         struct net_device *dev = pci_get_drvdata(pdev);
 409         struct uli526x_board_info *db = netdev_priv(dev);
 410
 411         ULI526X_DBUG(0, "uli526x_remove_one()", 0);
 412
 413         pci_free_consistent(db->pdev, sizeof(struct tx_desc) *
 414                                 DESC_ALL_CNT + 0x20, db->desc_pool_ptr,
 415                                 db->desc_pool_dma_ptr);
 416         pci_free_consistent(db->pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4,
 417                                 db->buf_pool_ptr, db->buf_pool_dma_ptr);
 418         unregister_netdev(dev);
 419         pci_release_regions(pdev);
 420         free_netdev(dev);       /* free board information */
 421         pci_set_drvdata(pdev, NULL);
 422         pci_disable_device(pdev);
 423         ULI526X_DBUG(0, "uli526x_remove_one() exit", 0);
 424 }
 425
 426
 427 /*
 428  *      Open the interface.
 429  *      The interface is opened whenever "ifconfig" activates it.
 430  */
 431
 432 static int uli526x_open(struct net_device *dev)
 433 {
 434         int ret;
 435         struct uli526x_board_info *db = netdev_priv(dev);
 436
 437         ULI526X_DBUG(0, "uli526x_open", 0);
 438
 439         ret = request_irq(dev->irq, &uli526x_interrupt, IRQF_SHARED, dev->name, dev);
 440         if (ret)
 441                 return ret;
 442
 443         /* system variable init */
 444         db->cr6_data = CR6_DEFAULT | uli526x_cr6_user_set;
 445         db->tx_packet_cnt = 0;
 446         db->rx_avail_cnt = 0;
 447         db->link_failed = 1;
 448         netif_carrier_off(dev);
 449         db->wait_reset = 0;
 450
 451         db->NIC_capability = 0xf;       /* All capability*/
 452         db->PHY_reg4 = 0x1e0;
 453
 454         /* CR6 operation mode decision */
 455         db->cr6_data |= ULI526X_TXTH_256;
 456         db->cr0_data = CR0_DEFAULT;
 457
 458         /* Initialize ULI526X board */
 459         uli526x_init(dev);
 460
 461         /* Active System Interface */
 462         netif_wake_queue(dev);
 463
 464         /* set and active a timer process */
 465         init_timer(&db->timer);
 466         db->timer.expires = ULI526X_TIMER_WUT + HZ * 2;
 467         db->timer.data = (unsigned long)dev;
 468         db->timer.function = &uli526x_timer;
 469         add_timer(&db->timer);
 470
 471         return 0;
 472 }
 473
 474
 475 /*      Initialize ULI526X board
 476  *      Reset ULI526X board
 477  *      Initialize TX/Rx descriptor chain structure
 478  *      Send the set-up frame
 479  *      Enable Tx/Rx machine
 480  */
 481
 482 static void uli526x_init(struct net_device *dev)
 483 {
 484         struct uli526x_board_info *db = netdev_priv(dev);
 485         unsigned long ioaddr = db->ioaddr;
 486         u8      phy_tmp;
 487         u16     phy_value;
 488         u16 phy_reg_reset;
 489
 490         ULI526X_DBUG(0, "uli526x_init()", 0);
 491
 492         /* Reset M526x MAC controller */
 493         outl(ULI526X_RESET, ioaddr + DCR0);     /* RESET MAC */
 494         udelay(100);
 495         outl(db->cr0_data, ioaddr + DCR0);
 496         udelay(5);
 497
 498         /* Phy addr : In some boards,M5261/M5263 phy address != 1 */
 499         db->phy_addr = 1;
 500         for(phy_tmp=0;phy_tmp<32;phy_tmp++)
 501         {
 502                 phy_value=phy_read(db->ioaddr,phy_tmp,3,db->chip_id);//peer add
 503                 if(phy_value != 0xffff&&phy_value!=0)
 504                 {
 505                         db->phy_addr = phy_tmp;
 506                         break;
 507                 }
 508         }
 509         if(phy_tmp == 32)
 510                 printk(KERN_WARNING "Can not find the phy address!!!");
 511         /* Parser SROM and media mode */
 512         db->media_mode = uli526x_media_mode;
 513
 514         /* Phyxcer capability setting */
 515         phy_reg_reset = phy_read(db->ioaddr, db->phy_addr, 0, db->chip_id);
 516         phy_reg_reset = (phy_reg_reset | 0x8000);
 517         phy_write(db->ioaddr, db->phy_addr, 0, phy_reg_reset, db->chip_id);
 518         udelay(500);
 519
 520         /* Process Phyxcer Media Mode */
 521         uli526x_set_phyxcer(db);
 522
 523         /* Media Mode Process */
 524         if ( !(db->media_mode & ULI526X_AUTO) )
 525                 db->op_mode = db->media_mode;   /* Force Mode */
 526
 527         /* Initialize Transmit/Receive decriptor and CR3/4 */
 528         uli526x_descriptor_init(db, ioaddr);
 529
 530         /* Init CR6 to program M526X operation */
 531         update_cr6(db->cr6_data, ioaddr);
 532
 533         /* Send setup frame */
 534         send_filter_frame(dev, dev->mc_count);  /* M5261/M5263 */
 535
 536         /* Init CR7, interrupt active bit */
 537         db->cr7_data = CR7_DEFAULT;
 538         outl(db->cr7_data, ioaddr + DCR7);
 539
 540         /* Init CR15, Tx jabber and Rx watchdog timer */
 541         outl(db->cr15_data, ioaddr + DCR15);
 542
 543         /* Enable ULI526X Tx/Rx function */
 544         db->cr6_data |= CR6_RXSC | CR6_TXSC;
 545         update_cr6(db->cr6_data, ioaddr);
 546 }
 547
 548
 549 /*
 550  *      Hardware start transmission.
 551  *      Send a packet to media from the upper layer.
 552  */
 553
 554 static int uli526x_start_xmit(struct sk_buff *skb, struct net_device *dev)
 555 {
 556         struct uli526x_board_info *db = netdev_priv(dev);
 557         struct tx_desc *txptr;
 558         unsigned long flags;
 559
 560         ULI526X_DBUG(0, "uli526x_start_xmit", 0);
 561
 562         /* Resource flag check */
 563         netif_stop_queue(dev);
 564
 565         /* Too large packet check */
 566         if (skb->len > MAX_PACKET_SIZE) {
 567                 printk(KERN_ERR DRV_NAME ": big packet = %d\n", (u16)skb->len);
 568                 dev_kfree_skb(skb);
 569                 return 0;
 570         }
 571
 572         spin_lock_irqsave(&db->lock, flags);
 573
 574         /* No Tx resource check, it never happen nromally */
 575         if (db->tx_packet_cnt >= TX_FREE_DESC_CNT) {
 576                 spin_unlock_irqrestore(&db->lock, flags);
 577                 printk(KERN_ERR DRV_NAME ": No Tx resource %ld\n", db->tx_packet_cnt);
 578                 return 1;
 579         }
 580
 581         /* Disable NIC interrupt */
 582         outl(0, dev->base_addr + DCR7);
 583
 584         /* transmit this packet */
 585         txptr = db->tx_insert_ptr;
 586         memcpy(txptr->tx_buf_ptr, skb->data, skb->len);
 587         txptr->tdes1 = cpu_to_le32(0xe1000000 | skb->len);
 588
 589         /* Point to next transmit free descriptor */
 590         db->tx_insert_ptr = txptr->next_tx_desc;
 591
 592         /* Transmit Packet Process */
 593         if ( (db->tx_packet_cnt < TX_DESC_CNT) ) {
 594                 txptr->tdes0 = cpu_to_le32(0x80000000); /* Set owner bit */
 595                 db->tx_packet_cnt++;                    /* Ready to send */
 596                 outl(0x1, dev->base_addr + DCR1);       /* Issue Tx polling */
 597                 dev->trans_start = jiffies;             /* saved time stamp */
 598         }
 599
 600         /* Tx resource check */
 601         if ( db->tx_packet_cnt < TX_FREE_DESC_CNT )
 602                 netif_wake_queue(dev);
 603
 604         /* Restore CR7 to enable interrupt */
 605         spin_unlock_irqrestore(&db->lock, flags);
 606         outl(db->cr7_data, dev->base_addr + DCR7);
 607
 608         /* free this SKB */
 609         dev_kfree_skb(skb);
 610
 611         return 0;
 612 }
 613
 614
 615 /*
 616  *      Stop the interface.
 617  *      The interface is stopped when it is brought.
 618  */
 619
 620 static int uli526x_stop(struct net_device *dev)
 621 {
 622         struct uli526x_board_info *db = netdev_priv(dev);
 623         unsigned long ioaddr = dev->base_addr;
 624
 625         ULI526X_DBUG(0, "uli526x_stop", 0);
 626
 627         /* disable system */
 628         netif_stop_queue(dev);
 629
 630         /* deleted timer */
 631         del_timer_sync(&db->timer);
 632
 633         /* Reset & stop ULI526X board */
 634         outl(ULI526X_RESET, ioaddr + DCR0);
 635         udelay(5);
 636         phy_write(db->ioaddr, db->phy_addr, 0, 0x8000, db->chip_id);
 637
 638         /* free interrupt */
 639         free_irq(dev->irq, dev);
 640
 641         /* free allocated rx buffer */
 642         uli526x_free_rxbuffer(db);
 643
 644 #if 0
 645         /* show statistic counter */
 646         printk(DRV_NAME ": FU:%lx EC:%lx LC:%lx NC:%lx LOC:%lx TXJT:%lx RESET:%lx RCR8:%lx FAL:%lx TT:%lx\n",
 647                 db->tx_fifo_underrun, db->tx_excessive_collision,
 648                 db->tx_late_collision, db->tx_no_carrier, db->tx_loss_carrier,
 649                 db->tx_jabber_timeout, db->reset_count, db->reset_cr8,
 650                 db->reset_fatal, db->reset_TXtimeout);
 651 #endif
 652
 653         return 0;
 654 }
 655
 656
 657 /*
 658  *      M5261/M5263 insterrupt handler
 659  *      receive the packet to upper layer, free the transmitted packet
 660  */
 661
 662 static irqreturn_t uli526x_interrupt(int irq, void *dev_id)
 663 {
 664         struct net_device *dev = dev_id;
 665         struct uli526x_board_info *db = netdev_priv(dev);
 666         unsigned long ioaddr = dev->base_addr;
 667         unsigned long flags;
 668
 669         if (!dev) {
 670                 ULI526X_DBUG(1, "uli526x_interrupt() without DEVICE arg", 0);
 671                 return IRQ_NONE;
 672         }
 673
 674         spin_lock_irqsave(&db->lock, flags);
 675         outl(0, ioaddr + DCR7);
 676
 677         /* Got ULI526X status */
 678         db->cr5_data = inl(ioaddr + DCR5);
 679         outl(db->cr5_data, ioaddr + DCR5);
 680         if ( !(db->cr5_data & 0x180c1) ) {
 681                 spin_unlock_irqrestore(&db->lock, flags);
 682                 outl(db->cr7_data, ioaddr + DCR7);
 683                 return IRQ_HANDLED;
 684         }
 685
 686         /* Check system status */
 687         if (db->cr5_data & 0x2000) {
 688                 /* system bus error happen */
 689                 ULI526X_DBUG(1, "System bus error happen. CR5=", db->cr5_data);
 690                 db->reset_fatal++;
 691                 db->wait_reset = 1;     /* Need to RESET */
 692                 spin_unlock_irqrestore(&db->lock, flags);
 693                 return IRQ_HANDLED;
 694         }
 695
 696          /* Received the coming packet */
 697         if ( (db->cr5_data & 0x40) && db->rx_avail_cnt )
 698                 uli526x_rx_packet(dev, db);
 699
 700         /* reallocate rx descriptor buffer */
 701         if (db->rx_avail_cnt<RX_DESC_CNT)
 702                 allocate_rx_buffer(db);
 703
 704         /* Free the transmitted descriptor */
 705         if ( db->cr5_data & 0x01)
 706                 uli526x_free_tx_pkt(dev, db);
 707
 708         /* Restore CR7 to enable interrupt mask */
 709         outl(db->cr7_data, ioaddr + DCR7);
 710
 711         spin_unlock_irqrestore(&db->lock, flags);
 712         return IRQ_HANDLED;
 713 }
 714
 715
 716 /*
 717  *      Free TX resource after TX complete
 718  */
 719
 720 static void uli526x_free_tx_pkt(struct net_device *dev, struct uli526x_board_info * db)
 721 {
 722         struct tx_desc *txptr;
 723         u32 tdes0;
 724
 725         txptr = db->tx_remove_ptr;
 726         while(db->tx_packet_cnt) {
 727                 tdes0 = le32_to_cpu(txptr->tdes0);
 728                 /* printk(DRV_NAME ": tdes0=%x\n", tdes0); */
 729                 if (tdes0 & 0x80000000)
 730                         break;
 731
 732                 /* A packet sent completed */
 733                 db->tx_packet_cnt--;
 734                 db->stats.tx_packets++;
 735
 736                 /* Transmit statistic counter */
 737                 if ( tdes0 != 0x7fffffff ) {
 738                         /* printk(DRV_NAME ": tdes0=%x\n", tdes0); */
 739                         db->stats.collisions += (tdes0 >> 3) & 0xf;
 740                         db->stats.tx_bytes += le32_to_cpu(txptr->tdes1) & 0x7ff;
 741                         if (tdes0 & TDES0_ERR_MASK) {
 742                                 db->stats.tx_errors++;
 743                                 if (tdes0 & 0x0002) {   /* UnderRun */
 744                                         db->tx_fifo_underrun++;
 745                                         if ( !(db->cr6_data & CR6_SFT) ) {
 746                                                 db->cr6_data = db->cr6_data | CR6_SFT;
 747                                                 update_cr6(db->cr6_data, db->ioaddr);
 748                                         }
 749                                 }
 750                                 if (tdes0 & 0x0100)
 751                                         db->tx_excessive_collision++;
 752                                 if (tdes0 & 0x0200)
 753                                         db->tx_late_collision++;
 754                                 if (tdes0 & 0x0400)
 755                                         db->tx_no_carrier++;
 756                                 if (tdes0 & 0x0800)
 757                                         db->tx_loss_carrier++;
 758                                 if (tdes0 & 0x4000)
 759                                         db->tx_jabber_timeout++;
 760                         }
 761                 }
 762
 763                 txptr = txptr->next_tx_desc;
 764         }/* End of while */
 765
 766         /* Update TX remove pointer to next */
 767         db->tx_remove_ptr = txptr;
 768
 769         /* Resource available check */
 770         if ( db->tx_packet_cnt < TX_WAKE_DESC_CNT )
 771                 netif_wake_queue(dev);  /* Active upper layer, send again */
 772 }
 773
 774
 775 /*
 776  *      Receive the come packet and pass to upper layer
 777  */
 778
 779 static void uli526x_rx_packet(struct net_device *dev, struct uli526x_board_info * db)
 780 {
 781         struct rx_desc *rxptr;
 782         struct sk_buff *skb;
 783         int rxlen;
 784         u32 rdes0;
 785
 786         rxptr = db->rx_ready_ptr;
 787
 788         while(db->rx_avail_cnt) {
 789                 rdes0 = le32_to_cpu(rxptr->rdes0);
 790                 if (rdes0 & 0x80000000) /* packet owner check */
 791                 {
 792                         break;
 793                 }
 794
 795                 db->rx_avail_cnt--;
 796                 db->interval_rx_cnt++;
 797
 798                 pci_unmap_single(db->pdev, le32_to_cpu(rxptr->rdes2), RX_ALLOC_SIZE, PCI_DMA_FROMDEVICE);
 799                 if ( (rdes0 & 0x300) != 0x300) {
 800                         /* A packet without First/Last flag */
 801                         /* reuse this SKB */
 802                         ULI526X_DBUG(0, "Reuse SK buffer, rdes0", rdes0);
 803                         uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
 804                 } else {
 805                         /* A packet with First/Last flag */
 806                         rxlen = ( (rdes0 >> 16) & 0x3fff) - 4;
 807
 808                         /* error summary bit check */
 809                         if (rdes0 & 0x8000) {
 810                                 /* This is a error packet */
 811                                 //printk(DRV_NAME ": rdes0: %lx\n", rdes0);
 812                                 db->stats.rx_errors++;
 813                                 if (rdes0 & 1)
 814                                         db->stats.rx_fifo_errors++;
 815                                 if (rdes0 & 2)
 816                                         db->stats.rx_crc_errors++;
 817                                 if (rdes0 & 0x80)
 818                                         db->stats.rx_length_errors++;
 819                         }
 820
 821                         if ( !(rdes0 & 0x8000) ||
 822                                 ((db->cr6_data & CR6_PM) && (rxlen>6)) ) {
 823                                 skb = rxptr->rx_skb_ptr;
 824
 825                                 /* Good packet, send to upper layer */
 826                                 /* Shorst packet used new SKB */
 827                                 if ( (rxlen < RX_COPY_SIZE) &&
 828                                         ( (skb = dev_alloc_skb(rxlen + 2) )
 829                                         != NULL) ) {
 830                                         /* size less than COPY_SIZE, allocate a rxlen SKB */
 831                                         skb_reserve(skb, 2); /* 16byte align */
 832                                         memcpy(skb_put(skb, rxlen), rxptr->rx_skb_ptr->tail, rxlen);
 833                                         uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
 834                                 } else
 835                                         skb_put(skb, rxlen);
 836
 837                                 skb->protocol = eth_type_trans(skb, dev);
 838                                 netif_rx(skb);
 839                                 dev->last_rx = jiffies;
 840                                 db->stats.rx_packets++;
 841                                 db->stats.rx_bytes += rxlen;
 842
 843                         } else {
 844                                 /* Reuse SKB buffer when the packet is error */
 845                                 ULI526X_DBUG(0, "Reuse SK buffer, rdes0", rdes0);
 846                                 uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
 847                         }
 848                 }
 849
 850                 rxptr = rxptr->next_rx_desc;
 851         }
 852
 853         db->rx_ready_ptr = rxptr;
 854 }
 855
 856
 857 /*
 858  *      Get statistics from driver.
 859  */
 860
 861 static struct net_device_stats * uli526x_get_stats(struct net_device *dev)
 862 {
 863         struct uli526x_board_info *db = netdev_priv(dev);
 864
 865         ULI526X_DBUG(0, "uli526x_get_stats", 0);
 866         return &db->stats;
 867 }
 868
 869
 870 /*
 871  * Set ULI526X multicast address
 872  */
 873
 874 static void uli526x_set_filter_mode(struct net_device * dev)
 875 {
 876         struct uli526x_board_info *db = dev->priv;
 877         unsigned long flags;
 878
 879         ULI526X_DBUG(0, "uli526x_set_filter_mode()", 0);
 880         spin_lock_irqsave(&db->lock, flags);
 881
 882         if (dev->flags & IFF_PROMISC) {
 883                 ULI526X_DBUG(0, "Enable PROM Mode", 0);
 884                 db->cr6_data |= CR6_PM | CR6_PBF;
 885                 update_cr6(db->cr6_data, db->ioaddr);
 886                 spin_unlock_irqrestore(&db->lock, flags);
 887                 return;
 888         }
 889
 890         if (dev->flags & IFF_ALLMULTI || dev->mc_count > ULI5261_MAX_MULTICAST) {
 891                 ULI526X_DBUG(0, "Pass all multicast address", dev->mc_count);
 892                 db->cr6_data &= ~(CR6_PM | CR6_PBF);
 893                 db->cr6_data |= CR6_PAM;
 894                 spin_unlock_irqrestore(&db->lock, flags);
 895                 return;
 896         }
 897
 898         ULI526X_DBUG(0, "Set multicast address", dev->mc_count);
 899         send_filter_frame(dev, dev->mc_count);  /* M5261/M5263 */
 900         spin_unlock_irqrestore(&db->lock, flags);
 901 }
 902
 903 static void
 904 ULi_ethtool_gset(struct uli526x_board_info *db, struct ethtool_cmd *ecmd)
 905 {
 906         ecmd->supported = (SUPPORTED_10baseT_Half |
 907                            SUPPORTED_10baseT_Full |
 908                            SUPPORTED_100baseT_Half |
 909                            SUPPORTED_100baseT_Full |
 910                            SUPPORTED_Autoneg |
 911                            SUPPORTED_MII);
 912
 913         ecmd->advertising = (ADVERTISED_10baseT_Half |
 914                            ADVERTISED_10baseT_Full |
 915                            ADVERTISED_100baseT_Half |
 916                            ADVERTISED_100baseT_Full |
 917                            ADVERTISED_Autoneg |
 918                            ADVERTISED_MII);
 919
 920
 921         ecmd->port = PORT_MII;
 922         ecmd->phy_address = db->phy_addr;
 923
 924         ecmd->transceiver = XCVR_EXTERNAL;
 925
 926         ecmd->speed = 10;
 927         ecmd->duplex = DUPLEX_HALF;
 928
 929         if(db->op_mode==ULI526X_100MHF || db->op_mode==ULI526X_100MFD)
 930         {
 931                 ecmd->speed = 100;
 932         }
 933         if(db->op_mode==ULI526X_10MFD || db->op_mode==ULI526X_100MFD)
 934         {
 935                 ecmd->duplex = DUPLEX_FULL;
 936         }
 937         if(db->link_failed)
 938         {
 939                 ecmd->speed = -1;
 940                 ecmd->duplex = -1;
 941         }
 942
 943         if (db->media_mode & ULI526X_AUTO)
 944         {
 945                 ecmd->autoneg = AUTONEG_ENABLE;
 946         }
 947 }
 948
 949 static void netdev_get_drvinfo(struct net_device *dev,
 950                                struct ethtool_drvinfo *info)
 951 {
 952         struct uli526x_board_info *np = netdev_priv(dev);
 953
 954         strcpy(info->driver, DRV_NAME);
 955         strcpy(info->version, DRV_VERSION);
 956         if (np->pdev)
 957                 strcpy(info->bus_info, pci_name(np->pdev));
 958         else
 959                 sprintf(info->bus_info, "EISA 0x%lx %d",
 960                         dev->base_addr, dev->irq);
 961 }
 962
 963 static int netdev_get_settings(struct net_device *dev, struct ethtool_cmd *cmd) {
 964         struct uli526x_board_info *np = netdev_priv(dev);
 965
 966         ULi_ethtool_gset(np, cmd);
 967
 968         return 0;
 969 }
 970
 971 static u32 netdev_get_link(struct net_device *dev) {
 972         struct uli526x_board_info *np = netdev_priv(dev);
 973
 974         if(np->link_failed)
 975                 return 0;
 976         else
 977                 return 1;
 978 }
 979
 980 static void uli526x_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
 981 {
 982         wol->supported = WAKE_PHY | WAKE_MAGIC;
 983         wol->wolopts = 0;
 984 }
 985
 986 static const struct ethtool_ops netdev_ethtool_ops = {
 987         .get_drvinfo            = netdev_get_drvinfo,
 988         .get_settings           = netdev_get_settings,
 989         .get_link               = netdev_get_link,
 990         .get_wol                = uli526x_get_wol,
 991 };
 992
 993 /*
 994  *      A periodic timer routine
 995  *      Dynamic media sense, allocate Rx buffer...
 996  */
 997
 998 static void uli526x_timer(unsigned long data)
 999 {
1000         u32 tmp_cr8;
1001         unsigned char tmp_cr12=0;
1002         struct net_device *dev = (struct net_device *) data;
1003         struct uli526x_board_info *db = netdev_priv(dev);
1004         unsigned long flags;
1005         u8 TmpSpeed=10;
1006
1007         //ULI526X_DBUG(0, "uli526x_timer()", 0);
1008         spin_lock_irqsave(&db->lock, flags);
1009
1010
1011         /* Dynamic reset ULI526X : system error or transmit time-out */
1012         tmp_cr8 = inl(db->ioaddr + DCR8);
1013         if ( (db->interval_rx_cnt==0) && (tmp_cr8) ) {
1014                 db->reset_cr8++;
1015                 db->wait_reset = 1;
1016         }
1017         db->interval_rx_cnt = 0;
1018
1019         /* TX polling kick monitor */
1020         if ( db->tx_packet_cnt &&
1021              time_after(jiffies, dev->trans_start + ULI526X_TX_KICK) ) {
1022                 outl(0x1, dev->base_addr + DCR1);   // Tx polling again
1023
1024                 // TX Timeout
1025                 if ( time_after(jiffies, dev->trans_start + ULI526X_TX_TIMEOUT) ) {
1026                         db->reset_TXtimeout++;
1027                         db->wait_reset = 1;
1028                         printk( "%s: Tx timeout - resetting\n",
1029                                dev->name);
1030                 }
1031         }
1032
1033         if (db->wait_reset) {
1034                 ULI526X_DBUG(0, "Dynamic Reset device", db->tx_packet_cnt);
1035                 db->reset_count++;
1036                 uli526x_dynamic_reset(dev);
1037                 db->timer.expires = ULI526X_TIMER_WUT;
1038                 add_timer(&db->timer);
1039                 spin_unlock_irqrestore(&db->lock, flags);
1040                 return;
1041         }
1042
1043         /* Link status check, Dynamic media type change */
1044         if((phy_read(db->ioaddr, db->phy_addr, 5, db->chip_id) & 0x01e0)!=0)
1045                 tmp_cr12 = 3;
1046
1047         if ( !(tmp_cr12 & 0x3) && !db->link_failed ) {
1048                 /* Link Failed */
1049                 ULI526X_DBUG(0, "Link Failed", tmp_cr12);
1050                 netif_carrier_off(dev);
1051                 printk(KERN_INFO "uli526x: %s NIC Link is Down\n",dev->name);
1052                 db->link_failed = 1;
1053
1054                 /* For Force 10/100M Half/Full mode: Enable Auto-Nego mode */
1055                 /* AUTO don't need */
1056                 if ( !(db->media_mode & 0x8) )
1057                         phy_write(db->ioaddr, db->phy_addr, 0, 0x1000, db->chip_id);
1058
1059                 /* AUTO mode, if INT phyxcer link failed, select EXT device */
1060                 if (db->media_mode & ULI526X_AUTO) {
1061                         db->cr6_data&=~0x00000200;      /* bit9=0, HD mode */
1062                         update_cr6(db->cr6_data, db->ioaddr);
1063                 }
1064         } else
1065                 if ((tmp_cr12 & 0x3) && db->link_failed) {
1066                         ULI526X_DBUG(0, "Link link OK", tmp_cr12);
1067                         db->link_failed = 0;
1068
1069                         /* Auto Sense Speed */
1070                         if ( (db->media_mode & ULI526X_AUTO) &&
1071                                 uli526x_sense_speed(db) )
1072                                 db->link_failed = 1;
1073                         uli526x_process_mode(db);
1074
1075                         if(db->link_failed==0)
1076                         {
1077                                 if(db->op_mode==ULI526X_100MHF || db->op_mode==ULI526X_100MFD)
1078                                 {
1079                                         TmpSpeed = 100;
1080                                 }
1081                                 if(db->op_mode==ULI526X_10MFD || db->op_mode==ULI526X_100MFD)
1082                                 {
1083                                         printk(KERN_INFO "uli526x: %s NIC Link is Up %d Mbps Full duplex\n",dev->name,TmpSpeed);
1084                                 }
1085                                 else
1086                                 {
1087                                         printk(KERN_INFO "uli526x: %s NIC Link is Up %d Mbps Half duplex\n",dev->name,TmpSpeed);
1088                                 }
1089                                 netif_carrier_on(dev);
1090                         }
1091                         /* SHOW_MEDIA_TYPE(db->op_mode); */
1092                 }
1093                 else if(!(tmp_cr12 & 0x3) && db->link_failed)
1094                 {
1095                         if(db->init==1)
1096                         {
1097                                 printk(KERN_INFO "uli526x: %s NIC Link is Down\n",dev->name);
1098                                 netif_carrier_off(dev);
1099                         }
1100                 }
1101                 db->init=0;
1102
1103         /* Timer active again */
1104         db->timer.expires = ULI526X_TIMER_WUT;
1105         add_timer(&db->timer);
1106         spin_unlock_irqrestore(&db->lock, flags);
1107 }
1108
1109
1110 /*
1111  *      Dynamic reset the ULI526X board
1112  *      Stop ULI526X board
1113  *      Free Tx/Rx allocated memory
1114  *      Reset ULI526X board
1115  *      Re-initialize ULI526X board
1116  */
1117
1118 static void uli526x_dynamic_reset(struct net_device *dev)
1119 {
1120         struct uli526x_board_info *db = netdev_priv(dev);
1121
1122         ULI526X_DBUG(0, "uli526x_dynamic_reset()", 0);
1123
1124         /* Sopt MAC controller */
1125         db->cr6_data &= ~(CR6_RXSC | CR6_TXSC); /* Disable Tx/Rx */
1126         update_cr6(db->cr6_data, dev->base_addr);
1127         outl(0, dev->base_addr + DCR7);         /* Disable Interrupt */
1128         outl(inl(dev->base_addr + DCR5), dev->base_addr + DCR5);
1129
1130         /* Disable upper layer interface */
1131         netif_stop_queue(dev);
1132
1133         /* Free Rx Allocate buffer */
1134         uli526x_free_rxbuffer(db);
1135
1136         /* system variable init */
1137         db->tx_packet_cnt = 0;
1138         db->rx_avail_cnt = 0;
1139         db->link_failed = 1;
1140         db->init=1;
1141         db->wait_reset = 0;
1142
1143         /* Re-initialize ULI526X board */
1144         uli526x_init(dev);
1145
1146         /* Restart upper layer interface */
1147         netif_wake_queue(dev);
1148 }
1149
1150
1151 /*
1152  *      free all allocated rx buffer
1153  */
1154
1155 static void uli526x_free_rxbuffer(struct uli526x_board_info * db)
1156 {
1157         ULI526X_DBUG(0, "uli526x_free_rxbuffer()", 0);
1158
1159         /* free allocated rx buffer */
1160         while (db->rx_avail_cnt) {
1161                 dev_kfree_skb(db->rx_ready_ptr->rx_skb_ptr);
1162                 db->rx_ready_ptr = db->rx_ready_ptr->next_rx_desc;
1163                 db->rx_avail_cnt--;
1164         }
1165 }
1166
1167
1168 /*
1169  *      Reuse the SK buffer
1170  */
1171
1172 static void uli526x_reuse_skb(struct uli526x_board_info *db, struct sk_buff * skb)
1173 {
1174         struct rx_desc *rxptr = db->rx_insert_ptr;
1175
1176         if (!(rxptr->rdes0 & cpu_to_le32(0x80000000))) {
1177                 rxptr->rx_skb_ptr = skb;
1178                 rxptr->rdes2 = cpu_to_le32( pci_map_single(db->pdev, skb->tail, RX_ALLOC_SIZE, PCI_DMA_FROMDEVICE) );
1179                 wmb();
1180                 rxptr->rdes0 = cpu_to_le32(0x80000000);
1181                 db->rx_avail_cnt++;
1182                 db->rx_insert_ptr = rxptr->next_rx_desc;
1183         } else
1184                 ULI526X_DBUG(0, "SK Buffer reuse method error", db->rx_avail_cnt);
1185 }
1186
1187
1188 /*
1189  *      Initialize transmit/Receive descriptor
1190  *      Using Chain structure, and allocate Tx/Rx buffer
1191  */
1192
1193 static void uli526x_descriptor_init(struct uli526x_board_info *db, unsigned long ioaddr)
1194 {
1195         struct tx_desc *tmp_tx;
1196         struct rx_desc *tmp_rx;
1197         unsigned char *tmp_buf;
1198         dma_addr_t tmp_tx_dma, tmp_rx_dma;
1199         dma_addr_t tmp_buf_dma;
1200         int i;
1201
1202         ULI526X_DBUG(0, "uli526x_descriptor_init()", 0);
1203
1204         /* tx descriptor start pointer */
1205         db->tx_insert_ptr = db->first_tx_desc;
1206         db->tx_remove_ptr = db->first_tx_desc;
1207         outl(db->first_tx_desc_dma, ioaddr + DCR4);     /* TX DESC address */
1208
1209         /* rx descriptor start pointer */
1210         db->first_rx_desc = (void *)db->first_tx_desc + sizeof(struct tx_desc) * TX_DESC_CNT;
1211         db->first_rx_desc_dma =  db->first_tx_desc_dma + sizeof(struct tx_desc) * TX_DESC_CNT;
1212         db->rx_insert_ptr = db->first_rx_desc;
1213         db->rx_ready_ptr = db->first_rx_desc;
1214         outl(db->first_rx_desc_dma, ioaddr + DCR3);     /* RX DESC address */
1215
1216         /* Init Transmit chain */
1217         tmp_buf = db->buf_pool_start;
1218         tmp_buf_dma = db->buf_pool_dma_start;
1219         tmp_tx_dma = db->first_tx_desc_dma;
1220         for (tmp_tx = db->first_tx_desc, i = 0; i < TX_DESC_CNT; i++, tmp_tx++) {
1221                 tmp_tx->tx_buf_ptr = tmp_buf;
1222                 tmp_tx->tdes0 = cpu_to_le32(0);
1223                 tmp_tx->tdes1 = cpu_to_le32(0x81000000);        /* IC, chain */
1224                 tmp_tx->tdes2 = cpu_to_le32(tmp_buf_dma);
1225                 tmp_tx_dma += sizeof(struct tx_desc);
1226                 tmp_tx->tdes3 = cpu_to_le32(tmp_tx_dma);
1227                 tmp_tx->next_tx_desc = tmp_tx + 1;
1228                 tmp_buf = tmp_buf + TX_BUF_ALLOC;
1229                 tmp_buf_dma = tmp_buf_dma + TX_BUF_ALLOC;
1230         }
1231         (--tmp_tx)->tdes3 = cpu_to_le32(db->first_tx_desc_dma);
1232         tmp_tx->next_tx_desc = db->first_tx_desc;
1233
1234          /* Init Receive descriptor chain */
1235         tmp_rx_dma=db->first_rx_desc_dma;
1236         for (tmp_rx = db->first_rx_desc, i = 0; i < RX_DESC_CNT; i++, tmp_rx++) {
1237                 tmp_rx->rdes0 = cpu_to_le32(0);
1238                 tmp_rx->rdes1 = cpu_to_le32(0x01000600);
1239                 tmp_rx_dma += sizeof(struct rx_desc);
1240                 tmp_rx->rdes3 = cpu_to_le32(tmp_rx_dma);
1241                 tmp_rx->next_rx_desc = tmp_rx + 1;
1242         }
1243         (--tmp_rx)->rdes3 = cpu_to_le32(db->first_rx_desc_dma);
1244         tmp_rx->next_rx_desc = db->first_rx_desc;
1245
1246         /* pre-allocate Rx buffer */
1247         allocate_rx_buffer(db);
1248 }
1249
1250
1251 /*
1252  *      Update CR6 value
1253  *      Firstly stop ULI526X, then written value and start
1254  */
1255
1256 static void update_cr6(u32 cr6_data, unsigned long ioaddr)
1257 {
1258
1259         outl(cr6_data, ioaddr + DCR6);
1260         udelay(5);
1261 }
1262
1263
1264 /*
1265  *      Send a setup frame for M5261/M5263
1266  *      This setup frame initialize ULI526X address filter mode
1267  */
1268
1269 static void send_filter_frame(struct net_device *dev, int mc_cnt)
1270 {
1271         struct uli526x_board_info *db = netdev_priv(dev);
1272         struct dev_mc_list *mcptr;
1273         struct tx_desc *txptr;
1274         u16 * addrptr;
1275         u32 * suptr;
1276         int i;
1277
1278         ULI526X_DBUG(0, "send_filter_frame()", 0);
1279
1280         txptr = db->tx_insert_ptr;
1281         suptr = (u32 *) txptr->tx_buf_ptr;
1282
1283         /* Node address */
1284         addrptr = (u16 *) dev->dev_addr;
1285         *suptr++ = addrptr[0];
1286         *suptr++ = addrptr[1];
1287         *suptr++ = addrptr[2];
1288
1289         /* broadcast address */
1290         *suptr++ = 0xffff;
1291         *suptr++ = 0xffff;
1292         *suptr++ = 0xffff;
1293
1294         /* fit the multicast address */
1295         for (mcptr = dev->mc_list, i = 0; i < mc_cnt; i++, mcptr = mcptr->next) {
1296                 addrptr = (u16 *) mcptr->dmi_addr;
1297                 *suptr++ = addrptr[0];
1298                 *suptr++ = addrptr[1];
1299                 *suptr++ = addrptr[2];
1300         }
1301
1302         for (; i<14; i++) {
1303                 *suptr++ = 0xffff;
1304                 *suptr++ = 0xffff;
1305                 *suptr++ = 0xffff;
1306         }
1307
1308         /* prepare the setup frame */
1309         db->tx_insert_ptr = txptr->next_tx_desc;
1310         txptr->tdes1 = cpu_to_le32(0x890000c0);
1311
1312         /* Resource Check and Send the setup packet */
1313         if (db->tx_packet_cnt < TX_DESC_CNT) {
1314                 /* Resource Empty */
1315                 db->tx_packet_cnt++;
1316                 txptr->tdes0 = cpu_to_le32(0x80000000);
1317                 update_cr6(db->cr6_data | 0x2000, dev->base_addr);
1318                 outl(0x1, dev->base_addr + DCR1);       /* Issue Tx polling */
1319                 update_cr6(db->cr6_data, dev->base_addr);
1320                 dev->trans_start = jiffies;
1321         } else
1322                 printk(KERN_ERR DRV_NAME ": No Tx resource - Send_filter_frame!\n");
1323 }
1324
1325
1326 /*
1327  *      Allocate rx buffer,
1328  *      As possible as allocate maxiumn Rx buffer
1329  */
1330
1331 static void allocate_rx_buffer(struct uli526x_board_info *db)
1332 {
1333         struct rx_desc *rxptr;
1334         struct sk_buff *skb;
1335
1336         rxptr = db->rx_insert_ptr;
1337
1338         while(db->rx_avail_cnt < RX_DESC_CNT) {
1339                 if ( ( skb = dev_alloc_skb(RX_ALLOC_SIZE) ) == NULL )
1340                         break;
1341                 rxptr->rx_skb_ptr = skb; /* FIXME (?) */
1342                 rxptr->rdes2 = cpu_to_le32( pci_map_single(db->pdev, skb->tail, RX_ALLOC_SIZE, PCI_DMA_FROMDEVICE) );
1343                 wmb();
1344                 rxptr->rdes0 = cpu_to_le32(0x80000000);
1345                 rxptr = rxptr->next_rx_desc;
1346                 db->rx_avail_cnt++;
1347         }
1348
1349         db->rx_insert_ptr = rxptr;
1350 }
1351
1352
1353 /*
1354  *      Read one word data from the serial ROM
1355  */
1356
1357 static u16 read_srom_word(long ioaddr, int offset)
1358 {
1359         int i;
1360         u16 srom_data = 0;
1361         long cr9_ioaddr = ioaddr + DCR9;
1362
1363         outl(CR9_SROM_READ, cr9_ioaddr);
1364         outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1365
1366         /* Send the Read Command 110b */
1367         SROM_CLK_WRITE(SROM_DATA_1, cr9_ioaddr);
1368         SROM_CLK_WRITE(SROM_DATA_1, cr9_ioaddr);
1369         SROM_CLK_WRITE(SROM_DATA_0, cr9_ioaddr);
1370
1371         /* Send the offset */
1372         for (i = 5; i >= 0; i--) {
1373                 srom_data = (offset & (1 << i)) ? SROM_DATA_1 : SROM_DATA_0;
1374                 SROM_CLK_WRITE(srom_data, cr9_ioaddr);
1375         }
1376
1377         outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1378
1379         for (i = 16; i > 0; i--) {
1380                 outl(CR9_SROM_READ | CR9_SRCS | CR9_SRCLK, cr9_ioaddr);
1381                 udelay(5);
1382                 srom_data = (srom_data << 1) | ((inl(cr9_ioaddr) & CR9_CRDOUT) ? 1 : 0);
1383                 outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1384                 udelay(5);
1385         }
1386
1387         outl(CR9_SROM_READ, cr9_ioaddr);
1388         return srom_data;
1389 }
1390
1391
1392 /*
1393  *      Auto sense the media mode
1394  */
1395
1396 static u8 uli526x_sense_speed(struct uli526x_board_info * db)
1397 {
1398         u8 ErrFlag = 0;
1399         u16 phy_mode;
1400
1401         phy_mode = phy_read(db->ioaddr, db->phy_addr, 1, db->chip_id);
1402         phy_mode = phy_read(db->ioaddr, db->phy_addr, 1, db->chip_id);
1403
1404         if ( (phy_mode & 0x24) == 0x24 ) {
1405
1406                 phy_mode = ((phy_read(db->ioaddr, db->phy_addr, 5, db->chip_id) & 0x01e0)<<7);
1407                 if(phy_mode&0x8000)
1408                         phy_mode = 0x8000;
1409                 else if(phy_mode&0x4000)
1410                         phy_mode = 0x4000;
1411                 else if(phy_mode&0x2000)
1412                         phy_mode = 0x2000;
1413                 else
1414                         phy_mode = 0x1000;
1415
1416                 /* printk(DRV_NAME ": Phy_mode %x ",phy_mode); */
1417                 switch (phy_mode) {
1418                 case 0x1000: db->op_mode = ULI526X_10MHF; break;
1419                 case 0x2000: db->op_mode = ULI526X_10MFD; break;
1420                 case 0x4000: db->op_mode = ULI526X_100MHF; break;
1421                 case 0x8000: db->op_mode = ULI526X_100MFD; break;
1422                 default: db->op_mode = ULI526X_10MHF; ErrFlag = 1; break;
1423                 }
1424         } else {
1425                 db->op_mode = ULI526X_10MHF;
1426                 ULI526X_DBUG(0, "Link Failed :", phy_mode);
1427                 ErrFlag = 1;
1428         }
1429
1430         return ErrFlag;
1431 }
1432
1433
1434 /*
1435  *      Set 10/100 phyxcer capability
1436  *      AUTO mode : phyxcer register4 is NIC capability
1437  *      Force mode: phyxcer register4 is the force media
1438  */
1439
1440 static void uli526x_set_phyxcer(struct uli526x_board_info *db)
1441 {
1442         u16 phy_reg;
1443
1444         /* Phyxcer capability setting */
1445         phy_reg = phy_read(db->ioaddr, db->phy_addr, 4, db->chip_id) & ~0x01e0;
1446
1447         if (db->media_mode & ULI526X_AUTO) {
1448                 /* AUTO Mode */
1449                 phy_reg |= db->PHY_reg4;
1450         } else {
1451                 /* Force Mode */
1452                 switch(db->media_mode) {
1453                 case ULI526X_10MHF: phy_reg |= 0x20; break;
1454                 case ULI526X_10MFD: phy_reg |= 0x40; break;
1455                 case ULI526X_100MHF: phy_reg |= 0x80; break;
1456                 case ULI526X_100MFD: phy_reg |= 0x100; break;
1457                 }
1458
1459         }
1460
1461         /* Write new capability to Phyxcer Reg4 */
1462         if ( !(phy_reg & 0x01e0)) {
1463                 phy_reg|=db->PHY_reg4;
1464                 db->media_mode|=ULI526X_AUTO;
1465         }
1466         phy_write(db->ioaddr, db->phy_addr, 4, phy_reg, db->chip_id);
1467
1468         /* Restart Auto-Negotiation */
1469         phy_write(db->ioaddr, db->phy_addr, 0, 0x1200, db->chip_id);
1470         udelay(50);
1471 }
1472
1473
1474 /*
1475  *      Process op-mode
1476         AUTO mode : PHY controller in Auto-negotiation Mode
1477  *      Force mode: PHY controller in force mode with HUB
1478  *                      N-way force capability with SWITCH
1479  */
1480
1481 static void uli526x_process_mode(struct uli526x_board_info *db)
1482 {
1483         u16 phy_reg;
1484
1485         /* Full Duplex Mode Check */
1486         if (db->op_mode & 0x4)
1487                 db->cr6_data |= CR6_FDM;        /* Set Full Duplex Bit */
1488         else
1489                 db->cr6_data &= ~CR6_FDM;       /* Clear Full Duplex Bit */
1490
1491         update_cr6(db->cr6_data, db->ioaddr);
1492
1493         /* 10/100M phyxcer force mode need */
1494         if ( !(db->media_mode & 0x8)) {
1495                 /* Forece Mode */
1496                 phy_reg = phy_read(db->ioaddr, db->phy_addr, 6, db->chip_id);
1497                 if ( !(phy_reg & 0x1) ) {
1498                         /* parter without N-Way capability */
1499                         phy_reg = 0x0;
1500                         switch(db->op_mode) {
1501                         case ULI526X_10MHF: phy_reg = 0x0; break;
1502                         case ULI526X_10MFD: phy_reg = 0x100; break;
1503                         case ULI526X_100MHF: phy_reg = 0x2000; break;
1504                         case ULI526X_100MFD: phy_reg = 0x2100; break;
1505                         }
1506                         phy_write(db->ioaddr, db->phy_addr, 0, phy_reg, db->chip_id);
1507                         phy_write(db->ioaddr, db->phy_addr, 0, phy_reg, db->chip_id);
1508                 }
1509         }
1510 }
1511
1512
1513 /*
1514  *      Write a word to Phy register
1515  */
1516
1517 static void phy_write(unsigned long iobase, u8 phy_addr, u8 offset, u16 phy_data, u32 chip_id)
1518 {
1519         u16 i;
1520         unsigned long ioaddr;
1521
1522         if(chip_id == PCI_ULI5263_ID)
1523         {
1524                 phy_writeby_cr10(iobase, phy_addr, offset, phy_data);
1525                 return;
1526         }
1527         /* M5261/M5263 Chip */
1528         ioaddr = iobase + DCR9;
1529
1530         /* Send 33 synchronization clock to Phy controller */
1531         for (i = 0; i < 35; i++)
1532                 phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1533
1534         /* Send start command(01) to Phy */
1535         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1536         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1537
1538         /* Send write command(01) to Phy */
1539         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1540         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1541
1542         /* Send Phy address */
1543         for (i = 0x10; i > 0; i = i >> 1)
1544                 phy_write_1bit(ioaddr, phy_addr & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1545
1546         /* Send register address */
1547         for (i = 0x10; i > 0; i = i >> 1)
1548                 phy_write_1bit(ioaddr, offset & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1549
1550         /* written trasnition */
1551         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1552         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1553
1554         /* Write a word data to PHY controller */
1555         for ( i = 0x8000; i > 0; i >>= 1)
1556                 phy_write_1bit(ioaddr, phy_data & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1557
1558 }
1559
1560
1561 /*
1562  *      Read a word data from phy register
1563  */
1564
1565 static u16 phy_read(unsigned long iobase, u8 phy_addr, u8 offset, u32 chip_id)
1566 {
1567         int i;
1568         u16 phy_data;
1569         unsigned long ioaddr;
1570
1571         if(chip_id == PCI_ULI5263_ID)
1572                 return phy_readby_cr10(iobase, phy_addr, offset);
1573         /* M5261/M5263 Chip */
1574         ioaddr = iobase + DCR9;
1575
1576         /* Send 33 synchronization clock to Phy controller */
1577         for (i = 0; i < 35; i++)
1578                 phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1579
1580         /* Send start command(01) to Phy */
1581         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1582         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1583
1584         /* Send read command(10) to Phy */
1585         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1586         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1587
1588         /* Send Phy address */
1589         for (i = 0x10; i > 0; i = i >> 1)
1590                 phy_write_1bit(ioaddr, phy_addr & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1591
1592         /* Send register address */
1593         for (i = 0x10; i > 0; i = i >> 1)
1594                 phy_write_1bit(ioaddr, offset & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1595
1596         /* Skip transition state */
1597         phy_read_1bit(ioaddr, chip_id);
1598
1599         /* read 16bit data */
1600         for (phy_data = 0, i = 0; i < 16; i++) {
1601                 phy_data <<= 1;
1602                 phy_data |= phy_read_1bit(ioaddr, chip_id);
1603         }
1604
1605         return phy_data;
1606 }
1607
1608 static u16 phy_readby_cr10(unsigned long iobase, u8 phy_addr, u8 offset)
1609 {
1610         unsigned long ioaddr,cr10_value;
1611
1612         ioaddr = iobase + DCR10;
1613         cr10_value = phy_addr;
1614         cr10_value = (cr10_value<<5) + offset;
1615         cr10_value = (cr10_value<<16) + 0x08000000;
1616         outl(cr10_value,ioaddr);
1617         udelay(1);
1618         while(1)
1619         {
1620                 cr10_value = inl(ioaddr);
1621                 if(cr10_value&0x10000000)
1622                         break;
1623         }
1624         return (cr10_value&0x0ffff);
1625 }
1626
1627 static void phy_writeby_cr10(unsigned long iobase, u8 phy_addr, u8 offset, u16 phy_data)
1628 {
1629         unsigned long ioaddr,cr10_value;
1630
1631         ioaddr = iobase + DCR10;
1632         cr10_value = phy_addr;
1633         cr10_value = (cr10_value<<5) + offset;
1634         cr10_value = (cr10_value<<16) + 0x04000000 + phy_data;
1635         outl(cr10_value,ioaddr);
1636         udelay(1);
1637 }
1638 /*
1639  *      Write one bit data to Phy Controller
1640  */
1641
1642 static void phy_write_1bit(unsigned long ioaddr, u32 phy_data, u32 chip_id)
1643 {
1644         outl(phy_data , ioaddr);                        /* MII Clock Low */
1645         udelay(1);
1646         outl(phy_data  | MDCLKH, ioaddr);       /* MII Clock High */
1647         udelay(1);
1648         outl(phy_data , ioaddr);                        /* MII Clock Low */
1649         udelay(1);
1650 }
1651
1652
1653 /*
1654  *      Read one bit phy data from PHY controller
1655  */
1656
1657 static u16 phy_read_1bit(unsigned long ioaddr, u32 chip_id)
1658 {
1659         u16 phy_data;
1660
1661         outl(0x50000 , ioaddr);
1662         udelay(1);
1663         phy_data = ( inl(ioaddr) >> 19 ) & 0x1;
1664         outl(0x40000 , ioaddr);
1665         udelay(1);
1666
1667         return phy_data;
1668 }
1669
1670
1671 static struct pci_device_id uli526x_pci_tbl[] = {
1672         { 0x10B9, 0x5261, PCI_ANY_ID, PCI_ANY_ID, 0, 0, PCI_ULI5261_ID },
1673         { 0x10B9, 0x5263, PCI_ANY_ID, PCI_ANY_ID, 0, 0, PCI_ULI5263_ID },
1674         { 0, }
1675 };
1676 MODULE_DEVICE_TABLE(pci, uli526x_pci_tbl);
1677
1678
1679 static struct pci_driver uli526x_driver = {
1680         .name           = "uli526x",
1681         .id_table       = uli526x_pci_tbl,
1682         .probe          = uli526x_init_one,
1683         .remove         = __devexit_p(uli526x_remove_one),
1684 };
1685
1686 MODULE_AUTHOR("Peer Chen, peer.chen@uli.com.tw");
1687 MODULE_DESCRIPTION("ULi M5261/M5263 fast ethernet driver");
1688 MODULE_LICENSE("GPL");
1689
1690 module_param(debug, int, 0644);
1691 module_param(mode, int, 0);
1692 module_param(cr6set, int, 0);
1693 MODULE_PARM_DESC(debug, "ULi M5261/M5263 enable debugging (0-1)");
1694 MODULE_PARM_DESC(mode, "ULi M5261/M5263: Bit 0: 10/100Mbps, bit 2: duplex, bit 8: HomePNA");
1695
1696 /*      Description:
1697  *      when user used insmod to add module, system invoked init_module()
1698  *      to register the services.
1699  */
1700
1701 static int __init uli526x_init_module(void)
1702 {
1703
1704         printk(version);
1705         printed_version = 1;
1706
1707         ULI526X_DBUG(0, "init_module() ", debug);
1708
1709         if (debug)
1710                 uli526x_debug = debug;  /* set debug flag */
1711         if (cr6set)
1712                 uli526x_cr6_user_set = cr6set;
1713
1714         switch (mode) {
1715         case ULI526X_10MHF:
1716         case ULI526X_100MHF:
1717         case ULI526X_10MFD:
1718         case ULI526X_100MFD:
1719                 uli526x_media_mode = mode;
1720                 break;
1721         default:
1722                 uli526x_media_mode = ULI526X_AUTO;
1723                 break;
1724         }
1725
1726         return pci_register_driver(&uli526x_driver);
1727 }
1728
1729
1730 /*
1731  *      Description:
1732  *      when user used rmmod to delete module, system invoked clean_module()
1733  *      to un-register all registered services.
1734  */
1735
1736 static void __exit uli526x_cleanup_module(void)
1737 {
1738         ULI526X_DBUG(0, "uli526x_clean_module() ", debug);
1739         pci_unregister_driver(&uli526x_driver);
1740 }
1741
1742 module_init(uli526x_init_module);
1743 module_exit(uli526x_cleanup_module);