include/asm-ppc/config.h

   1 /*
   2  * Copyright 2009 Freescale Semiconductor, Inc.
   3  *
   4  * This program is free software; you can redistribute it and/or
   5  * modify it under the terms of the GNU General Public License as
   6  * published by the Free Software Foundation; either version 2 of
   7  * the License, or (at your option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software
  16  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  17  * MA 02111-1307 USA
  18  *
  19  */
  20
  21 #ifndef _ASM_CONFIG_H_
  22 #define _ASM_CONFIG_H_
  23
  24 #ifndef CONFIG_MAX_MEM_MAPPED
  25 #if defined(CONFIG_4xx) || defined(CONFIG_E500) || defined(CONFIG_MPC86xx)
  26 #define CONFIG_MAX_MEM_MAPPED   ((phys_size_t)2 << 30)
  27 #else
  28 #define CONFIG_MAX_MEM_MAPPED   (256 << 20)
  29 #endif
  30 #endif
  31
  32 /* Check if boards need to enable FSL DMA engine for SDRAM init */
  33 #if !defined(CONFIG_FSL_DMA) && defined(CONFIG_DDR_ECC)
  34 #if (defined(CONFIG_MPC83xx) && defined(CONFIG_DDR_ECC_INIT_VIA_DMA)) || \
  35         ((defined(CONFIG_MPC85xx) || defined(CONFIG_MPC86xx)) && \
  36         !defined(CONFIG_ECC_INIT_VIA_DDRCONTROLLER))
  37 #define CONFIG_FSL_DMA
  38 #endif
  39 #endif
  40
  41 #if defined(CONFIG_MPC8572) || defined(CONFIG_P1020) || \
  42         defined(CONFIG_P2020) || defined(CONFIG_MPC8641)
  43 #define CONFIG_MAX_CPUS         2
  44 #elif defined(CONFIG_PPC_P4080)
  45 #define CONFIG_MAX_CPUS         8
  46 #else
  47 #define CONFIG_MAX_CPUS         1
  48 #endif
  49
  50 /*
  51  * Provide a default boot page translation virtual address that lines up with
  52  * Freescale's default e500 reset page.
  53  */
  54 #if (defined(CONFIG_E500) && defined(CONFIG_MP))
  55 #ifndef CONFIG_BPTR_VIRT_ADDR
  56 #define CONFIG_BPTR_VIRT_ADDR   0xfffff000
  57 #endif
  58 #endif
  59
  60 /* Enable TSEC2.0 for the platforms that have it if we are using TSEC */
  61 #if defined(CONFIG_TSEC_ENET) && \
  62     (defined(CONFIG_P1020) || defined(CONFIG_P1011))
  63 #define CONFIG_TSECV2
  64 #endif
  65
  66 /* Number of TLB CAM entries we have on FSL Book-E chips */
  67 #if defined(CONFIG_E500MC)
  68 #define CONFIG_SYS_NUM_TLBCAMS  64
  69 #elif defined(CONFIG_E500)
  70 #define CONFIG_SYS_NUM_TLBCAMS  16
  71 #endif
  72
  73 /* Relocation to SDRAM works on all PPC boards */
  74 #define CONFIG_RELOC_FIXUP_WORKS
  75
  76 #endif /* _ASM_CONFIG_H_ */