]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - include/configs/MPC8540ADS.h
Merge branch 'master' of git://git.denx.de/u-boot-at91
[karo-tx-uboot.git] / include / configs / MPC8540ADS.h
1 /*
2  * Copyright 2004 Freescale Semiconductor.
3  * (C) Copyright 2002,2003 Motorola,Inc.
4  * Xianghua Xiao <X.Xiao@motorola.com>
5  *
6  * See file CREDITS for list of people who contributed to this
7  * project.
8  *
9  * This program is free software; you can redistribute it and/or
10  * modify it under the terms of the GNU General Public License as
11  * published by the Free Software Foundation; either version 2 of
12  * the License, or (at your option) any later version.
13  *
14  * This program is distributed in the hope that it will be useful,
15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  * GNU General Public License for more details.
18  *
19  * You should have received a copy of the GNU General Public License
20  * along with this program; if not, write to the Free Software
21  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
22  * MA 02111-1307 USA
23  */
24
25 /*
26  * mpc8540ads board configuration file
27  *
28  * Please refer to doc/README.mpc85xx for more info.
29  *
30  * Make sure you change the MAC address and other network params first,
31  * search for CONFIG_ETHADDR, CONFIG_SERVERIP, etc in this file.
32  */
33
34 #ifndef __CONFIG_H
35 #define __CONFIG_H
36
37 /* High Level Configuration Options */
38 #define CONFIG_BOOKE            1       /* BOOKE */
39 #define CONFIG_E500             1       /* BOOKE e500 family */
40 #define CONFIG_MPC85xx          1       /* MPC8540/MPC8560 */
41 #define CONFIG_MPC8540          1       /* MPC8540 specific */
42 #define CONFIG_MPC8540ADS       1       /* MPC8540ADS board specific */
43
44 #ifndef CONFIG_HAS_FEC
45 #define CONFIG_HAS_FEC          1       /* 8540 has FEC */
46 #endif
47
48 #define CONFIG_PCI
49 #define CONFIG_SYS_PCI_64BIT    1       /* enable 64-bit PCI resources */
50 #define CONFIG_TSEC_ENET                /* tsec ethernet support */
51 #define CONFIG_ENV_OVERWRITE
52 #define CONFIG_FSL_LAW          1       /* Use common FSL init code */
53
54 /*
55  * sysclk for MPC85xx
56  *
57  * Two valid values are:
58  *    33000000
59  *    66000000
60  *
61  * Most PCI cards are still 33Mhz, so in the presence of PCI, 33MHz
62  * is likely the desired value here, so that is now the default.
63  * The board, however, can run at 66MHz.  In any event, this value
64  * must match the settings of some switches.  Details can be found
65  * in the README.mpc85xxads.
66  *
67  * XXX -- Can't we run at 66 MHz, anyway?  PCI should drop to
68  * 33MHz to accommodate, based on a PCI pin.
69  * Note that PCI-X won't work at 33MHz.
70  */
71
72 #ifndef CONFIG_SYS_CLK_FREQ
73 #define CONFIG_SYS_CLK_FREQ     33000000
74 #endif
75
76
77 /*
78  * These can be toggled for performance analysis, otherwise use default.
79  */
80 #define CONFIG_L2_CACHE                 /* toggle L2 cache */
81 #define CONFIG_BTB                      /* toggle branch predition */
82 #define CONFIG_ADDR_STREAMING           /* toggle addr streaming */
83
84 #define CONFIG_SYS_MEMTEST_START        0x00200000      /* memtest region */
85 #define CONFIG_SYS_MEMTEST_END          0x00400000
86
87
88 /*
89  * Base addresses -- Note these are effective addresses where the
90  * actual resources get mapped (not physical addresses)
91  */
92 #define CONFIG_SYS_CCSRBAR_DEFAULT      0xff700000      /* CCSRBAR Default */
93 #define CONFIG_SYS_CCSRBAR              0xe0000000      /* relocated CCSRBAR */
94 #define CONFIG_SYS_CCSRBAR_PHYS CONFIG_SYS_CCSRBAR      /* physical addr of CCSRBAR */
95 #define CONFIG_SYS_IMMR         CONFIG_SYS_CCSRBAR      /* PQII uses CONFIG_SYS_IMMR */
96
97 /* DDR Setup */
98 #define CONFIG_FSL_DDR1
99 #define CONFIG_SPD_EEPROM               /* Use SPD EEPROM for DDR setup*/
100 #define CONFIG_DDR_SPD
101 #undef CONFIG_FSL_DDR_INTERACTIVE
102
103 #define CONFIG_MEM_INIT_VALUE           0xDeadBeef
104
105 #define CONFIG_SYS_DDR_SDRAM_BASE       0x00000000      /* DDR is system memory*/
106 #define CONFIG_SYS_SDRAM_BASE           CONFIG_SYS_DDR_SDRAM_BASE
107
108 #define CONFIG_NUM_DDR_CONTROLLERS      1
109 #define CONFIG_DIMM_SLOTS_PER_CTLR      1
110 #define CONFIG_CHIP_SELECTS_PER_CTRL    (2 * CONFIG_DIMM_SLOTS_PER_CTLR)
111
112 /* I2C addresses of SPD EEPROMs */
113 #define SPD_EEPROM_ADDRESS      0x51    /* CTLR 0 DIMM 0 */
114
115 /* These are used when DDR doesn't use SPD. */
116 #define CONFIG_SYS_SDRAM_SIZE   128             /* DDR is 128MB */
117 #define CONFIG_SYS_DDR_CS0_BNDS 0x00000007      /* 0-128MB */
118 #define CONFIG_SYS_DDR_CS0_CONFIG       0x80000002
119 #define CONFIG_SYS_DDR_TIMING_1 0x37344321
120 #define CONFIG_SYS_DDR_TIMING_2 0x00000800      /* P9-45,may need tuning */
121 #define CONFIG_SYS_DDR_CONTROL          0xc2000000      /* unbuffered,no DYN_PWR */
122 #define CONFIG_SYS_DDR_MODE             0x00000062      /* DLL,normal,seq,4/2.5 */
123 #define CONFIG_SYS_DDR_INTERVAL 0x05200100      /* autocharge,no open page */
124
125 /*
126  * SDRAM on the Local Bus
127  */
128 #define CONFIG_SYS_LBC_SDRAM_BASE       0xf0000000      /* Localbus SDRAM */
129 #define CONFIG_SYS_LBC_SDRAM_SIZE       64              /* LBC SDRAM is 64MB */
130
131 #define CONFIG_SYS_FLASH_BASE           0xff000000      /* start of FLASH 16M */
132 #define CONFIG_SYS_BR0_PRELIM           0xff001801      /* port size 32bit */
133
134 #define CONFIG_SYS_OR0_PRELIM           0xff006ff7      /* 16MB Flash */
135 #define CONFIG_SYS_MAX_FLASH_BANKS      1               /* number of banks */
136 #define CONFIG_SYS_MAX_FLASH_SECT       64              /* sectors per device */
137 #undef  CONFIG_SYS_FLASH_CHECKSUM
138 #define CONFIG_SYS_FLASH_ERASE_TOUT     60000   /* Flash Erase Timeout (ms) */
139 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Flash Write Timeout (ms) */
140
141 #define CONFIG_SYS_MONITOR_BASE TEXT_BASE       /* start of monitor */
142
143 #if (CONFIG_SYS_MONITOR_BASE < CONFIG_SYS_FLASH_BASE)
144 #define CONFIG_SYS_RAMBOOT
145 #else
146 #undef  CONFIG_SYS_RAMBOOT
147 #endif
148
149 #define CONFIG_FLASH_CFI_DRIVER
150 #define CONFIG_SYS_FLASH_CFI
151 #define CONFIG_SYS_FLASH_EMPTY_INFO
152
153 #undef CONFIG_CLOCKS_IN_MHZ
154
155
156 /*
157  * Local Bus Definitions
158  */
159
160 /*
161  * Base Register 2 and Option Register 2 configure SDRAM.
162  * The SDRAM base address, CONFIG_SYS_LBC_SDRAM_BASE, is 0xf0000000.
163  *
164  * For BR2, need:
165  *    Base address of 0xf0000000 = BR[0:16] = 1111 0000 0000 0000 0
166  *    port-size = 32-bits = BR2[19:20] = 11
167  *    no parity checking = BR2[21:22] = 00
168  *    SDRAM for MSEL = BR2[24:26] = 011
169  *    Valid = BR[31] = 1
170  *
171  * 0    4    8    12   16   20   24   28
172  * 1111 0000 0000 0000 0001 1000 0110 0001 = f0001861
173  *
174  * FIXME: CONFIG_SYS_LBC_SDRAM_BASE should be masked and OR'ed into
175  * FIXME: the top 17 bits of BR2.
176  */
177
178 #define CONFIG_SYS_BR2_PRELIM           0xf0001861
179
180 /*
181  * The SDRAM size in MB, CONFIG_SYS_LBC_SDRAM_SIZE, is 64.
182  *
183  * For OR2, need:
184  *    64MB mask for AM, OR2[0:7] = 1111 1100
185  *                 XAM, OR2[17:18] = 11
186  *    9 columns OR2[19-21] = 010
187  *    13 rows   OR2[23-25] = 100
188  *    EAD set for extra time OR[31] = 1
189  *
190  * 0    4    8    12   16   20   24   28
191  * 1111 1100 0000 0000 0110 1001 0000 0001 = fc006901
192  */
193
194 #define CONFIG_SYS_OR2_PRELIM           0xfc006901
195
196 #define CONFIG_SYS_LBC_LCRR             0x00030004    /* LB clock ratio reg */
197 #define CONFIG_SYS_LBC_LBCR             0x00000000    /* LB config reg */
198 #define CONFIG_SYS_LBC_LSRT             0x20000000    /* LB sdram refresh timer */
199 #define CONFIG_SYS_LBC_MRTPR            0x20000000    /* LB refresh timer prescal*/
200
201 /*
202  * LSDMR masks
203  */
204 #define CONFIG_SYS_LBC_LSDMR_RFEN       (1 << (31 -  1))
205 #define CONFIG_SYS_LBC_LSDMR_BSMA1516   (3 << (31 - 10))
206 #define CONFIG_SYS_LBC_LSDMR_BSMA1617   (4 << (31 - 10))
207 #define CONFIG_SYS_LBC_LSDMR_RFCR5      (3 << (31 - 16))
208 #define CONFIG_SYS_LBC_LSDMR_RFCR16     (7 << (31 - 16))
209 #define CONFIG_SYS_LBC_LSDMR_PRETOACT3  (3 << (31 - 19))
210 #define CONFIG_SYS_LBC_LSDMR_PRETOACT7  (7 << (31 - 19))
211 #define CONFIG_SYS_LBC_LSDMR_ACTTORW3   (3 << (31 - 22))
212 #define CONFIG_SYS_LBC_LSDMR_ACTTORW7   (7 << (31 - 22))
213 #define CONFIG_SYS_LBC_LSDMR_ACTTORW6   (6 << (31 - 22))
214 #define CONFIG_SYS_LBC_LSDMR_BL8        (1 << (31 - 23))
215 #define CONFIG_SYS_LBC_LSDMR_WRC2       (2 << (31 - 27))
216 #define CONFIG_SYS_LBC_LSDMR_WRC4       (0 << (31 - 27))
217 #define CONFIG_SYS_LBC_LSDMR_BUFCMD     (1 << (31 - 29))
218 #define CONFIG_SYS_LBC_LSDMR_CL3        (3 << (31 - 31))
219
220 #define CONFIG_SYS_LBC_LSDMR_OP_NORMAL  (0 << (31 - 4))
221 #define CONFIG_SYS_LBC_LSDMR_OP_ARFRSH  (1 << (31 - 4))
222 #define CONFIG_SYS_LBC_LSDMR_OP_SRFRSH  (2 << (31 - 4))
223 #define CONFIG_SYS_LBC_LSDMR_OP_MRW     (3 << (31 - 4))
224 #define CONFIG_SYS_LBC_LSDMR_OP_PRECH   (4 << (31 - 4))
225 #define CONFIG_SYS_LBC_LSDMR_OP_PCHALL  (5 << (31 - 4))
226 #define CONFIG_SYS_LBC_LSDMR_OP_ACTBNK  (6 << (31 - 4))
227 #define CONFIG_SYS_LBC_LSDMR_OP_RWINV   (7 << (31 - 4))
228
229 #define CONFIG_SYS_LBC_LSDMR_COMMON     ( CONFIG_SYS_LBC_LSDMR_BSMA1516 \
230                                 | CONFIG_SYS_LBC_LSDMR_RFCR5            \
231                                 | CONFIG_SYS_LBC_LSDMR_PRETOACT3        \
232                                 | CONFIG_SYS_LBC_LSDMR_ACTTORW3 \
233                                 | CONFIG_SYS_LBC_LSDMR_BL8              \
234                                 | CONFIG_SYS_LBC_LSDMR_WRC2             \
235                                 | CONFIG_SYS_LBC_LSDMR_CL3              \
236                                 | CONFIG_SYS_LBC_LSDMR_RFEN             \
237                                 )
238
239 /*
240  * SDRAM Controller configuration sequence.
241  */
242 #define CONFIG_SYS_LBC_LSDMR_1          ( CONFIG_SYS_LBC_LSDMR_COMMON \
243                                 | CONFIG_SYS_LBC_LSDMR_OP_PCHALL)
244 #define CONFIG_SYS_LBC_LSDMR_2          ( CONFIG_SYS_LBC_LSDMR_COMMON \
245                                 | CONFIG_SYS_LBC_LSDMR_OP_ARFRSH)
246 #define CONFIG_SYS_LBC_LSDMR_3          ( CONFIG_SYS_LBC_LSDMR_COMMON \
247                                 | CONFIG_SYS_LBC_LSDMR_OP_ARFRSH)
248 #define CONFIG_SYS_LBC_LSDMR_4          ( CONFIG_SYS_LBC_LSDMR_COMMON \
249                                 | CONFIG_SYS_LBC_LSDMR_OP_MRW)
250 #define CONFIG_SYS_LBC_LSDMR_5          ( CONFIG_SYS_LBC_LSDMR_COMMON \
251                                 | CONFIG_SYS_LBC_LSDMR_OP_NORMAL)
252
253
254 /*
255  * 32KB, 8-bit wide for ADS config reg
256  */
257 #define CONFIG_SYS_BR4_PRELIM          0xf8000801
258 #define CONFIG_SYS_OR4_PRELIM           0xffffe1f1
259 #define CONFIG_SYS_BCSR         (CONFIG_SYS_BR4_PRELIM & 0xffff8000)
260
261 #define CONFIG_SYS_INIT_RAM_LOCK        1
262 #define CONFIG_SYS_INIT_RAM_ADDR        0xe4010000      /* Initial RAM address */
263 #define CONFIG_SYS_INIT_RAM_END 0x4000          /* End of used area in RAM */
264
265 #define CONFIG_SYS_GBL_DATA_SIZE        128             /* num bytes initial data */
266 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
267 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
268
269 #define CONFIG_SYS_MONITOR_LEN          (256 * 1024)    /* Reserve 256 kB for Mon */
270 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserved for malloc */
271
272 /* Serial Port */
273 #define CONFIG_CONS_INDEX     1
274 #undef  CONFIG_SERIAL_SOFTWARE_FIFO
275 #define CONFIG_SYS_NS16550
276 #define CONFIG_SYS_NS16550_SERIAL
277 #define CONFIG_SYS_NS16550_REG_SIZE    1
278 #define CONFIG_SYS_NS16550_CLK          get_bus_freq(0)
279
280 #define CONFIG_SYS_BAUDRATE_TABLE  \
281         {300, 600, 1200, 2400, 4800, 9600, 19200, 38400,115200}
282
283 #define CONFIG_SYS_NS16550_COM1        (CONFIG_SYS_CCSRBAR+0x4500)
284 #define CONFIG_SYS_NS16550_COM2        (CONFIG_SYS_CCSRBAR+0x4600)
285
286 /* Use the HUSH parser */
287 #define CONFIG_SYS_HUSH_PARSER
288 #ifdef  CONFIG_SYS_HUSH_PARSER
289 #define CONFIG_SYS_PROMPT_HUSH_PS2 "> "
290 #endif
291
292 /* pass open firmware flat tree */
293 #define CONFIG_OF_LIBFDT                1
294 #define CONFIG_OF_BOARD_SETUP           1
295 #define CONFIG_OF_STDOUT_VIA_ALIAS      1
296
297 #define CONFIG_SYS_64BIT_VSPRINTF       1
298 #define CONFIG_SYS_64BIT_STRTOUL        1
299
300 /*
301  * I2C
302  */
303 #define CONFIG_FSL_I2C          /* Use FSL common I2C driver */
304 #define CONFIG_HARD_I2C         /* I2C with hardware support*/
305 #undef  CONFIG_SOFT_I2C                 /* I2C bit-banged */
306 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address */
307 #define CONFIG_SYS_I2C_SLAVE            0x7F
308 #define CONFIG_SYS_I2C_NOPROBES        {0x69}   /* Don't probe these addrs */
309 #define CONFIG_SYS_I2C_OFFSET           0x3000
310
311 /* RapidIO MMU */
312 #define CONFIG_SYS_RIO_MEM_BASE 0xc0000000      /* base address */
313 #define CONFIG_SYS_RIO_MEM_PHYS CONFIG_SYS_RIO_MEM_BASE
314 #define CONFIG_SYS_RIO_MEM_SIZE 0x20000000      /* 128M */
315
316 /*
317  * General PCI
318  * Memory space is mapped 1-1, but I/O space must start from 0.
319  */
320 #define CONFIG_SYS_PCI1_MEM_BASE        0x80000000
321 #define CONFIG_SYS_PCI1_MEM_PHYS        CONFIG_SYS_PCI1_MEM_BASE
322 #define CONFIG_SYS_PCI1_MEM_SIZE        0x20000000      /* 512M */
323 #define CONFIG_SYS_PCI1_IO_BASE 0x00000000
324 #define CONFIG_SYS_PCI1_IO_PHYS 0xe2000000
325 #define CONFIG_SYS_PCI1_IO_SIZE 0x100000        /* 1M */
326
327 #if defined(CONFIG_PCI)
328
329 #define CONFIG_NET_MULTI
330 #define CONFIG_PCI_PNP                  /* do pci plug-and-play */
331
332 #undef CONFIG_EEPRO100
333 #undef CONFIG_TULIP
334
335 #if !defined(CONFIG_PCI_PNP)
336     #define PCI_ENET0_IOADDR    0xe0000000
337     #define PCI_ENET0_MEMADDR   0xe0000000
338     #define PCI_IDSEL_NUMBER    0x0c    /* slot0->3(IDSEL)=12->15 */
339 #endif
340
341 #undef CONFIG_PCI_SCAN_SHOW             /* show pci devices on startup */
342 #define CONFIG_SYS_PCI_SUBSYS_VENDORID 0x1057  /* Motorola */
343
344 #endif  /* CONFIG_PCI */
345
346
347 #if defined(CONFIG_TSEC_ENET)
348
349 #ifndef CONFIG_NET_MULTI
350 #define CONFIG_NET_MULTI        1
351 #endif
352
353 #define CONFIG_MII              1       /* MII PHY management */
354 #define CONFIG_TSEC1    1
355 #define CONFIG_TSEC1_NAME       "TSEC0"
356 #define CONFIG_TSEC2    1
357 #define CONFIG_TSEC2_NAME       "TSEC1"
358 #define TSEC1_PHY_ADDR          0
359 #define TSEC2_PHY_ADDR          1
360 #define TSEC1_PHYIDX            0
361 #define TSEC2_PHYIDX            0
362 #define TSEC1_FLAGS             TSEC_GIGABIT
363 #define TSEC2_FLAGS             TSEC_GIGABIT
364
365
366 #if CONFIG_HAS_FEC
367 #define CONFIG_MPC85XX_FEC      1
368 #define CONFIG_MPC85XX_FEC_NAME         "FEC"
369 #define FEC_PHY_ADDR            3
370 #define FEC_PHYIDX              0
371 #define FEC_FLAGS               0
372 #endif
373
374 /* Options are: TSEC[0-1], FEC */
375 #define CONFIG_ETHPRIME         "TSEC0"
376
377 #endif  /* CONFIG_TSEC_ENET */
378
379
380 /*
381  * Environment
382  */
383 #ifndef CONFIG_SYS_RAMBOOT
384   #define CONFIG_ENV_IS_IN_FLASH        1
385   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE + 0x40000)
386   #define CONFIG_ENV_SECT_SIZE  0x40000 /* 256K(one sector) for env */
387   #define CONFIG_ENV_SIZE               0x2000
388 #else
389   #define CONFIG_SYS_NO_FLASH           1       /* Flash is not usable now */
390   #define CONFIG_ENV_IS_NOWHERE 1       /* Store ENV in memory only */
391   #define CONFIG_ENV_ADDR               (CONFIG_SYS_MONITOR_BASE - 0x1000)
392   #define CONFIG_ENV_SIZE               0x2000
393 #endif
394
395 #define CONFIG_LOADS_ECHO       1       /* echo on for serial download */
396 #define CONFIG_SYS_LOADS_BAUD_CHANGE    1       /* allow baudrate change */
397
398
399 /*
400  * BOOTP options
401  */
402 #define CONFIG_BOOTP_BOOTFILESIZE
403 #define CONFIG_BOOTP_BOOTPATH
404 #define CONFIG_BOOTP_GATEWAY
405 #define CONFIG_BOOTP_HOSTNAME
406
407
408 /*
409  * Command line configuration.
410  */
411 #include <config_cmd_default.h>
412
413 #define CONFIG_CMD_PING
414 #define CONFIG_CMD_I2C
415 #define CONFIG_CMD_ELF
416 #define CONFIG_CMD_IRQ
417 #define CONFIG_CMD_SETEXPR
418
419 #if defined(CONFIG_PCI)
420     #define CONFIG_CMD_PCI
421 #endif
422
423 #if defined(CONFIG_SYS_RAMBOOT)
424     #undef CONFIG_CMD_ENV
425     #undef CONFIG_CMD_LOADS
426 #endif
427
428
429 #undef CONFIG_WATCHDOG                  /* watchdog disabled */
430
431 /*
432  * Miscellaneous configurable options
433  */
434 #define CONFIG_SYS_LONGHELP                     /* undef to save memory */
435 #define CONFIG_CMDLINE_EDITING          /* Command-line editing */
436 #define CONFIG_SYS_LOAD_ADDR    0x2000000       /* default load address */
437 #define CONFIG_SYS_PROMPT       "=> "           /* Monitor Command Prompt */
438
439 #if defined(CONFIG_CMD_KGDB)
440     #define CONFIG_SYS_CBSIZE   1024            /* Console I/O Buffer Size */
441 #else
442     #define CONFIG_SYS_CBSIZE   256             /* Console I/O Buffer Size */
443 #endif
444
445 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16) /* Print Buffer Size */
446 #define CONFIG_SYS_MAXARGS      16              /* max number of command args */
447 #define CONFIG_SYS_BARGSIZE     CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size */
448 #define CONFIG_SYS_HZ           1000            /* decrementer freq: 1ms ticks */
449
450 /*
451  * For booting Linux, the board info and command line data
452  * have to be in the first 8 MB of memory, since this is
453  * the maximum mapped by the Linux kernel during initialization.
454  */
455 #define CONFIG_SYS_BOOTMAPSZ    (8 << 20)       /* Initial Memory map for Linux*/
456
457 /*
458  * Internal Definitions
459  *
460  * Boot Flags
461  */
462 #define BOOTFLAG_COLD   0x01            /* Normal Power-On: Boot from FLASH */
463 #define BOOTFLAG_WARM   0x02            /* Software reboot */
464
465 #if defined(CONFIG_CMD_KGDB)
466 #define CONFIG_KGDB_BAUDRATE    230400  /* speed to run kgdb serial port */
467 #define CONFIG_KGDB_SER_INDEX   2       /* which serial port to use */
468 #endif
469
470
471 /*
472  * Environment Configuration
473  */
474
475 /* The mac addresses for all ethernet interface */
476 #if defined(CONFIG_TSEC_ENET)
477 #define CONFIG_HAS_ETH0
478 #define CONFIG_ETHADDR   00:E0:0C:00:00:FD
479 #define CONFIG_HAS_ETH1
480 #define CONFIG_ETH1ADDR  00:E0:0C:00:01:FD
481 #define CONFIG_HAS_ETH2
482 #define CONFIG_ETH2ADDR  00:E0:0C:00:02:FD
483 #endif
484
485 #define CONFIG_IPADDR    192.168.1.253
486
487 #define CONFIG_HOSTNAME         unknown
488 #define CONFIG_ROOTPATH         /nfsroot
489 #define CONFIG_BOOTFILE         your.uImage
490
491 #define CONFIG_SERVERIP  192.168.1.1
492 #define CONFIG_GATEWAYIP 192.168.1.1
493 #define CONFIG_NETMASK   255.255.255.0
494
495 #define CONFIG_LOADADDR  200000 /* default location for tftp and bootm */
496
497 #define CONFIG_BOOTDELAY 10     /* -1 disables auto-boot */
498 #undef  CONFIG_BOOTARGS         /* the boot command will set bootargs */
499
500 #define CONFIG_BAUDRATE 115200
501
502 #define CONFIG_EXTRA_ENV_SETTINGS                                       \
503    "netdev=eth0\0"                                                      \
504    "consoledev=ttyS0\0"                                                 \
505    "ramdiskaddr=1000000\0"                                              \
506    "ramdiskfile=your.ramdisk.u-boot\0"                                  \
507    "fdtaddr=400000\0"                                                   \
508    "fdtfile=your.fdt.dtb\0"
509
510 #define CONFIG_NFSBOOTCOMMAND                                           \
511    "setenv bootargs root=/dev/nfs rw "                                  \
512       "nfsroot=$serverip:$rootpath "                                    \
513       "ip=$ipaddr:$serverip:$gatewayip:$netmask:$hostname:$netdev:off " \
514       "console=$consoledev,$baudrate $othbootargs;"                     \
515    "tftp $loadaddr $bootfile;"                                          \
516    "tftp $fdtaddr $fdtfile;"                                            \
517    "bootm $loadaddr - $fdtaddr"
518
519 #define CONFIG_RAMBOOTCOMMAND \
520    "setenv bootargs root=/dev/ram rw "                                  \
521       "console=$consoledev,$baudrate $othbootargs;"                     \
522    "tftp $ramdiskaddr $ramdiskfile;"                                    \
523    "tftp $loadaddr $bootfile;"                                          \
524    "tftp $fdtaddr $fdtfile;"                                            \
525    "bootm $loadaddr $ramdiskaddr $fdtaddr"
526
527 #define CONFIG_BOOTCOMMAND  CONFIG_NFSBOOTCOMMAND
528
529 #endif  /* __CONFIG_H */