]> git.kernelconcepts.de Git - karo-tx-uboot.git/blob - include/configs/eXalion.h
Makefile: move all Power Architecture boards into boards.cfg
[karo-tx-uboot.git] / include / configs / eXalion.h
1 /*
2  * (C) Copyright 2001
3  * Wolfgang Denk, DENX Software Engineering, wd@denx.de.
4  *
5  * See file CREDITS for list of people who contributed to this
6  * project.
7  *
8  * This program is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU General Public License as
10  * published by the Free Software Foundation; either version 2 of
11  * the License, or (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
21  * MA 02111-1307 USA
22  */
23
24 /* ------------------------------------------------------------------------- */
25
26 /*
27  * board/config.h - configuration options, board specific
28  */
29
30 #ifndef __CONFIG_H
31 #define __CONFIG_H
32
33 /*
34  * High Level Configuration Options
35  * (easy to change)
36  */
37
38 #define CONFIG_MPC824X          1
39 /* #define CONFIG_MPC8240          1 */
40 #define CONFIG_MPC8245          1
41 #define CONFIG_EXALION          1
42
43 #define CONFIG_SYS_TEXT_BASE    0xFFF00000
44
45 #if defined (CONFIG_MPC8240)
46     /* #warning  ---------- eXalion with MPC8240 --------------- */
47 #elif defined (CONFIG_MPC8245)
48     /* #warning  ++++++++++ eXalion with MPC8245 +++++++++++++++ */
49 #elif defined (CONFIG_MPC8245) && defined (CONFIG_MPC8245)
50 #error #### Both types of MPC824x defined (CONFIG_8240 and CONFIG_8245)
51 #else
52 #error #### Specific type of MPC824x must be defined (i.e. CONFIG_MPC8240)
53 #endif
54 /* older kernels need clock in MHz newer in Hz */
55                                         /* #define CONFIG_CLOCKS_IN_MHZ 1 */ /* clocks passsed to Linux in MHz      */
56 #undef CONFIG_CLOCKS_IN_MHZ
57
58 #define CONFIG_BOOTDELAY        10
59
60
61                                                     /*#define CONFIG_DRAM_SPEED       66   */ /* MHz                         */
62
63 /*
64  * BOOTP options
65  */
66 #define CONFIG_BOOTP_BOOTFILESIZE
67 #define CONFIG_BOOTP_BOOTPATH
68 #define CONFIG_BOOTP_GATEWAY
69 #define CONFIG_BOOTP_HOSTNAME
70
71
72 /*
73  * Command line configuration.
74  */
75 #include <config_cmd_default.h>
76
77 #define CONFIG_CMD_FLASH
78 #define CONFIG_CMD_SDRAM
79 #define CONFIG_CMD_I2C
80 #define CONFIG_CMD_IDE
81 #define CONFIG_CMD_FAT
82 #define CONFIG_CMD_SAVEENV
83 #define CONFIG_CMD_PCI
84
85
86 /*-----------------------------------------------------------------------
87  * Miscellaneous configurable options
88  */
89 #define CONFIG_SYS_LONGHELP             1       /* undef to save memory         */
90 #define CONFIG_SYS_PROMPT               "=> "   /* Monitor Command Prompt       */
91 #define CONFIG_SYS_CBSIZE               256     /* Console I/O Buffer Size      */
92 #define CONFIG_SYS_PBSIZE (CONFIG_SYS_CBSIZE+sizeof(CONFIG_SYS_PROMPT)+16)      /* Print Buffer Size    */
93 #define CONFIG_SYS_MAXARGS              8       /* max number of command args   */
94 #define CONFIG_SYS_BARGSIZE             CONFIG_SYS_CBSIZE       /* Boot Argument Buffer Size    */
95 #define CONFIG_SYS_LOAD_ADDR            0x00100000      /* default load address         */
96
97 #define CONFIG_SYS_BAUDRATE_TABLE       { 9600, 19200, 38400, 57600, 115200 }
98
99 #define CONFIG_MISC_INIT_R      1
100
101 /*-----------------------------------------------------------------------
102  * Start addresses for the final memory configuration
103  * (Set up by the startup code)
104  * Please note that CONFIG_SYS_SDRAM_BASE _must_ start at 0
105  */
106 #define CONFIG_SYS_SDRAM_BASE           0x00000000
107 #define CONFIG_SYS_MAX_RAM_SIZE 0x10000000      /* 1 GBytes - initdram() will      */
108                                              /* return real value.              */
109
110 #define CONFIG_SYS_RESET_ADDRESS        0xFFF00100
111
112 #undef  CONFIG_SYS_RAMBOOT
113 #define CONFIG_SYS_MONITOR_LEN          (256 << 10)     /* Reserve 256 kB for Monitor       */
114 #define CONFIG_SYS_MONITOR_BASE CONFIG_SYS_TEXT_BASE
115
116 /*-----------------------------------------------------------------------
117  * Definitions for initial stack pointer and data area
118  */
119 #define CONFIG_SYS_INIT_DATA_SIZE       128
120
121 #define CONFIG_SYS_INIT_RAM_ADDR        0x40000000
122 #define CONFIG_SYS_INIT_RAM_END 0x1000
123 #define CONFIG_SYS_INIT_DATA_OFFSET     (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_INIT_DATA_SIZE)
124
125 #define CONFIG_SYS_GBL_DATA_SIZE         256    /* size in bytes reserved for initial data */
126 #define CONFIG_SYS_GBL_DATA_OFFSET      (CONFIG_SYS_INIT_RAM_END - CONFIG_SYS_GBL_DATA_SIZE)
127 #define CONFIG_SYS_INIT_SP_OFFSET       CONFIG_SYS_GBL_DATA_OFFSET
128
129
130 #if defined (CONFIG_MPC8240)
131 #define CONFIG_SYS_FLASH_BASE       0xFFE00000
132 #define CONFIG_SYS_FLASH_SIZE       (2 * 1024 * 1024)   /* onboard 2MByte flash     */
133 #elif defined (CONFIG_MPC8245)
134 #define CONFIG_SYS_FLASH_BASE       0xFFC00000
135 #define CONFIG_SYS_FLASH_SIZE       (4 * 1024 * 1024)   /* onboard 4MByte flash     */
136 #else
137 #error Specific type of MPC824x must be defined (i.e. CONFIG_MPC8240)
138 #endif
139
140 #define CONFIG_ENV_IS_IN_FLASH  1
141 #define CONFIG_ENV_SECT_SIZE    0x20000 /* Size of one Flash sector */
142 #define CONFIG_ENV_SIZE         CONFIG_ENV_SECT_SIZE    /* Use one Flash sector for enviroment  */
143 #define CONFIG_ENV_ADDR         0xFFFC0000
144 #define CONFIG_ENV_OFFSET               0       /* starting right at the beginning  */
145
146 #define CONFIG_SYS_MALLOC_LEN           (128 * 1024)    /* Reserve 128 kB for malloc()  */
147
148 #define CONFIG_SYS_ALT_MEMTEST          1       /* use real memory test     */
149 #define CONFIG_SYS_MEMTEST_START        0x00004000      /* memtest works on         */
150 #define CONFIG_SYS_MEMTEST_END          0x02000000      /* 0 ... 32 MB in DRAM      */
151
152 #define CONFIG_SYS_EUMB_ADDR            0xFC000000
153
154 /* #define CONFIG_SYS_ISA_MEM              0xFD000000 */
155 #define CONFIG_SYS_ISA_IO               0xFE000000
156
157 /*-----------------------------------------------------------------------
158  * FLASH organization
159  */
160 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* Max number of flash banks        */
161 #define CONFIG_SYS_MAX_FLASH_SECT       64      /* Max number of sectors per flash  */
162
163 #define CONFIG_SYS_FLASH_ERASE_TOUT     120000  /* Timeout for Flash Erase (in ms) */
164 #define CONFIG_SYS_FLASH_WRITE_TOUT     500     /* Timeout for Flash Write (in ms) */
165
166 #define FLASH_BASE0_PRELIM      CONFIG_SYS_FLASH_BASE
167 #define FLASH_BASE1_PRELIM      0
168
169
170 /*-----------------------------------------------------------------------
171  * FLASH and environment organization
172  */
173
174 #define CONFIG_SYS_FLASH_CFI            1       /* Flash is CFI conformant              */
175 #define CONFIG_FLASH_CFI_DRIVER 1       /* Use the common driver                */
176 #define CONFIG_SYS_MAX_FLASH_SECT       64      /* max number of sectors on one chip    */
177 #define CONFIG_SYS_MAX_FLASH_BANKS      1       /* max number of memory banks           */
178 #define CONFIG_SYS_FLASH_INCREMENT      0       /* there is only one bank               */
179 #define CONFIG_SYS_FLASH_PROTECTION     1       /* use hardware protection              */
180 #define CONFIG_SYS_FLASH_USE_BUFFER_WRITE 1     /* use buffered writes (20x faster)     */
181
182
183 /*-----------------------------------------------------------------------
184  * PCI stuff
185  */
186 #define CONFIG_PCI              1       /* include pci support          */
187 #undef  CONFIG_PCI_PNP
188
189 #define CONFIG_NET_MULTI        1       /* Multi ethernet cards support */
190
191 #define CONFIG_EEPRO100         1
192
193 #define PCI_ENET0_MEMADDR       0x80000000      /* Intel 82559ER */
194 #define PCI_ENET0_IOADDR        0x80000000
195 #define PCI_ENET1_MEMADDR       0x81000000      /* Intel 82559ER */
196 #define PCI_ENET1_IOADDR        0x81000000
197 #define PCI_ENET2_MEMADDR       0x82000000      /* Broadcom BCM569xx */
198 #define PCI_ENET2_IOADDR        0x82000000
199 #define PCI_ENET3_MEMADDR       0x83000000      /* Broadcom BCM56xx */
200 #define PCI_ENET3_IOADDR        0x83000000
201
202 /*-----------------------------------------------------------------------
203  * NS16550 Configuration
204  */
205 #define CONFIG_SYS_NS16550              1
206 #define CONFIG_SYS_NS16550_SERIAL       1
207
208 #define CONFIG_CONS_INDEX       1
209 #define CONFIG_BAUDRATE         38400
210
211 #define CONFIG_SYS_NS16550_REG_SIZE     1
212
213 #if (CONFIG_CONS_INDEX == 1)
214 #define CONFIG_SYS_NS16550_CLK          1843200 /* COM1 only !  */
215 #else
216 #define CONFIG_SYS_NS16550_CLK ({ extern ulong get_bus_freq (ulong); get_bus_freq (0); })
217 #endif
218
219 #define CONFIG_SYS_NS16550_COM1 (CONFIG_SYS_ISA_IO + 0x3F8)
220 #define CONFIG_SYS_NS16550_COM2 (CONFIG_SYS_EUMB_ADDR + 0x4500)
221 #define CONFIG_SYS_NS16550_COM3 (CONFIG_SYS_EUMB_ADDR + 0x4600)
222
223 /*-----------------------------------------------------------------------
224  * select i2c support configuration
225  *
226  * Supported configurations are {none, software, hardware} drivers.
227  * If the software driver is chosen, there are some additional
228  * configuration items that the driver uses to drive the port pins.
229  */
230 #define CONFIG_HARD_I2C         1       /* To enable I2C support        */
231 #undef  CONFIG_SOFT_I2C         /* I2C bit-banged               */
232 #define CONFIG_SYS_I2C_SPEED            400000  /* I2C speed and slave address  */
233 #define CONFIG_SYS_I2C_SLAVE            0x7F
234
235 /*-----------------------------------------------------------------------
236  * Low Level Configuration Settings
237  * (address mappings, register initial values, etc.)
238  * You should know what you are doing if you make changes here.
239  */
240 #define CONFIG_SYS_HZ                   1000
241
242 #define CONFIG_SYS_CLK_FREQ     33333333        /* external frequency to pll    */
243 #define CONFIG_PLL_PCI_TO_MEM_MULTIPLIER  2     /* for MPC8240 only             */
244
245                                        /*#define CONFIG_133MHZ_DRAM      1 */ /* For 133 MHZ DRAM only !!!!!!!!!!!    */
246
247 #if defined (CONFIG_MPC8245)
248 /* Bit-field values for PMCR2.                                                  */
249 #if defined (CONFIG_133MHZ_DRAM)
250 #define CONFIG_SYS_DLL_EXTEND           0x80    /* use DLL extended range - 133MHz only */
251 #define CONFIG_SYS_PCI_HOLD_DEL 0x20    /* delay and hold timing - 133MHz only  */
252 #endif
253
254 /* Bit-field values for MIOCR1.                                                 */
255 #if !defined (CONFIG_133MHZ_DRAM)
256 #define CONFIG_SYS_DLL_MAX_DELAY        0x04    /*  longer DLL delay line - 66MHz only  */
257 #endif
258 /* Bit-field values for MIOCR2.                                                 */
259 #define CONFIG_SYS_SDRAM_DSCD           0x20    /* SDRAM data in sample clock delay     */
260                                         /*      - note bottom 3 bits MUST be 0  */
261 #endif
262
263 /* Bit-field values for MCCR1.                                                  */
264 #define CONFIG_SYS_ROMNAL               7       /*rom/flash next access time            */
265 #define CONFIG_SYS_ROMFAL              11       /*rom/flash access time                 */
266
267 /* Bit-field values for MCCR2.                                                  */
268 #define CONFIG_SYS_TSWAIT               0x5     /* Transaction Start Wait States timer  */
269 #if defined (CONFIG_133MHZ_DRAM)
270 #define CONFIG_SYS_REFINT               1300    /* no of clock cycles between CBR       */
271 #else  /* refresh cycles */
272 #define CONFIG_SYS_REFINT               750
273 #endif
274
275 /* Burst To Precharge. Bits of this value go to MCCR3 and MCCR4.                */
276 #if defined (CONFIG_133MHZ_DRAM)
277 #define CONFIG_SYS_BSTOPRE              1023
278 #else
279 #define CONFIG_SYS_BSTOPRE              250
280 #endif
281
282 /* Bit-field values for MCCR3.                                                  */
283 /* the following are for SDRAM only                                             */
284
285 #if defined (CONFIG_133MHZ_DRAM)
286 #define CONFIG_SYS_REFREC               9       /* Refresh to activate interval         */
287 #else
288 #define CONFIG_SYS_REFREC               5       /* Refresh to activate interval         */
289 #endif
290 #if defined (CONFIG_MPC8240)
291 #define CONFIG_SYS_RDLAT                2       /* data latency from read command       */
292 #endif
293
294 /* Bit-field values for MCCR4.  */
295 #if defined (CONFIG_133MHZ_DRAM)
296 #define CONFIG_SYS_PRETOACT             3       /* Precharge to activate interval       */
297 #define CONFIG_SYS_ACTTOPRE             7       /* Activate to Precharge interval       */
298 #define CONFIG_SYS_ACTORW               5       /* Activate to R/W                      */
299 #define CONFIG_SYS_SDMODE_CAS_LAT       3       /* SDMODE CAS latency                   */
300 #else
301 #if 0
302 #define CONFIG_SYS_PRETOACT             2       /* Precharge to activate interval       */
303 #define CONFIG_SYS_ACTTOPRE             3       /* Activate to Precharge interval       */
304 #define CONFIG_SYS_ACTORW               3       /* Activate to R/W                      */
305 #define CONFIG_SYS_SDMODE_CAS_LAT       2       /* SDMODE CAS latency                   */
306 #endif
307 #define CONFIG_SYS_PRETOACT             2       /* Precharge to activate interval       */
308 #define CONFIG_SYS_ACTTOPRE             5       /* Activate to Precharge interval       */
309 #define CONFIG_SYS_ACTORW               3       /* Activate to R/W                      */
310 #define CONFIG_SYS_SDMODE_CAS_LAT       3       /* SDMODE CAS latency                   */
311 #endif
312 #define CONFIG_SYS_SDMODE_WRAP          0       /* SDMODE wrap type                     */
313 #define CONFIG_SYS_SDMODE_BURSTLEN      2       /* SDMODE Burst length 2=4, 3=8         */
314 #define CONFIG_SYS_REGDIMM              0
315 #if defined (CONFIG_MPC8240)
316 #define CONFIG_SYS_REGISTERD_TYPE_BUFFER   0
317 #elif defined (CONFIG_MPC8245)
318 #define CONFIG_SYS_REGISTERD_TYPE_BUFFER   1
319 #define CONFIG_SYS_EXTROM                   0
320 #else
321 #error Specific type of MPC824x must be defined (i.e. CONFIG_MPC8240)
322 #endif
323
324
325 /*-----------------------------------------------------------------------
326  memory bank settings
327  * only bits 20-29 are actually used from these vales to set the
328  * start/end address the upper two bits will be 0, and the lower 20
329  * bits will be set to 0x00000 for a start address, or 0xfffff for an
330  * end address
331  */
332 #define CONFIG_SYS_BANK0_START          0x00000000
333 #define CONFIG_SYS_BANK0_END            (CONFIG_SYS_MAX_RAM_SIZE - 1)
334 #define CONFIG_SYS_BANK0_ENABLE 1
335 #define CONFIG_SYS_BANK1_START          0x3ff00000
336 #define CONFIG_SYS_BANK1_END            0x3fffffff
337 #define CONFIG_SYS_BANK1_ENABLE 0
338 #define CONFIG_SYS_BANK2_START          0x3ff00000
339 #define CONFIG_SYS_BANK2_END            0x3fffffff
340 #define CONFIG_SYS_BANK2_ENABLE 0
341 #define CONFIG_SYS_BANK3_START          0x3ff00000
342 #define CONFIG_SYS_BANK3_END            0x3fffffff
343 #define CONFIG_SYS_BANK3_ENABLE 0
344 #define CONFIG_SYS_BANK4_START          0x00000000
345 #define CONFIG_SYS_BANK4_END            0x00000000
346 #define CONFIG_SYS_BANK4_ENABLE 0
347 #define CONFIG_SYS_BANK5_START          0x00000000
348 #define CONFIG_SYS_BANK5_END            0x00000000
349 #define CONFIG_SYS_BANK5_ENABLE 0
350 #define CONFIG_SYS_BANK6_START          0x00000000
351 #define CONFIG_SYS_BANK6_END            0x00000000
352 #define CONFIG_SYS_BANK6_ENABLE 0
353 #define CONFIG_SYS_BANK7_START          0x00000000
354 #define CONFIG_SYS_BANK7_END            0x00000000
355 #define CONFIG_SYS_BANK7_ENABLE 0
356
357 /*-----------------------------------------------------------------------
358  * Memory bank enable bitmask, specifying which of the banks defined above
359  are actually present. MSB is for bank #7, LSB is for bank #0.
360  */
361 #define CONFIG_SYS_BANK_ENABLE          0x01
362
363 #if defined (CONFIG_MPC8240)
364 #define CONFIG_SYS_ODCR         0xDF    /* configures line driver impedances,   */
365                                         /* see 8240 book for bit definitions    */
366 #elif defined (CONFIG_MPC8245)
367 #if defined (CONFIG_133MHZ_DRAM)
368 #define CONFIG_SYS_ODCR         0xFE    /* configures line driver impedances - 133MHz   */
369 #else
370 #define CONFIG_SYS_ODCR         0xDE    /* configures line driver impedances - 66MHz    */
371 #endif
372 #else
373 #error Specific type of MPC824x must be defined (i.e. CONFIG_MPC8240)
374 #endif
375
376 #define CONFIG_SYS_PGMAX                0x32    /* how long the 8240 retains the        */
377                                         /* currently accessed page in memory    */
378                                         /* see 8240 book for details            */
379
380 /*-----------------------------------------------------------------------
381  * Block Address Translation (BAT) register settings.
382  */
383 /* SDRAM 0 - 256MB */
384 #define CONFIG_SYS_IBAT0L       (CONFIG_SYS_SDRAM_BASE | BATL_PP_10 | BATL_MEMCOHERENCE)
385 #define CONFIG_SYS_IBAT0U       (CONFIG_SYS_SDRAM_BASE | BATU_BL_256M | BATU_VS | BATU_VP)
386
387 /* stack in DCACHE @ 1GB (no backing mem) */
388 #define CONFIG_SYS_IBAT1L       (CONFIG_SYS_INIT_RAM_ADDR | BATL_PP_10 | BATL_MEMCOHERENCE)
389 #define CONFIG_SYS_IBAT1U       (CONFIG_SYS_INIT_RAM_ADDR | BATU_BL_128K | BATU_VS | BATU_VP)
390
391 /* PCI memory */
392 #define CONFIG_SYS_IBAT2L       (0x80000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
393 #define CONFIG_SYS_IBAT2U       (0x80000000 | BATU_BL_256M | BATU_VS | BATU_VP)
394
395 /* Flash, config addrs, etc */
396 #define CONFIG_SYS_IBAT3L       (0xF0000000 | BATL_PP_10 | BATL_CACHEINHIBIT)
397 #define CONFIG_SYS_IBAT3U       (0xF0000000 | BATU_BL_256M | BATU_VS | BATU_VP)
398
399 #define CONFIG_SYS_DBAT0L       CONFIG_SYS_IBAT0L
400 #define CONFIG_SYS_DBAT0U       CONFIG_SYS_IBAT0U
401 #define CONFIG_SYS_DBAT1L       CONFIG_SYS_IBAT1L
402 #define CONFIG_SYS_DBAT1U       CONFIG_SYS_IBAT1U
403 #define CONFIG_SYS_DBAT2L       CONFIG_SYS_IBAT2L
404 #define CONFIG_SYS_DBAT2U       CONFIG_SYS_IBAT2U
405 #define CONFIG_SYS_DBAT3L       CONFIG_SYS_IBAT3L
406 #define CONFIG_SYS_DBAT3U       CONFIG_SYS_IBAT3U
407
408
409 /*-----------------------------------------------------------------------
410  * Cache Configuration
411  */
412 #define CONFIG_SYS_CACHELINE_SIZE       32
413 #if defined(CONFIG_CMD_KGDB)
414 #  define CONFIG_SYS_CACHELINE_SHIFT    5       /* log base 2 of the above value */
415 #endif
416
417
418 /*-----------------------------------------------------------------------
419  * Internal Definitions
420  *
421  * Boot Flags
422  */
423 #define BOOTFLAG_COLD           0x01    /* Normal Power-On: Boot from FLASH     */
424 #define BOOTFLAG_WARM           0x02    /* Software reboot                      */
425
426
427 /* values according to the manual */
428 #define CONFIG_DRAM_50MHZ       1
429 #define CONFIG_SDRAM_50MHZ
430
431 #undef  NR_8259_INTS
432 #define NR_8259_INTS            1
433
434 /*-----------------------------------------------------------------------
435  * IDE/ATA stuff
436  */
437 #define CONFIG_SYS_IDE_MAXBUS       1   /* max. 2 IDE busses    */
438 #define CONFIG_SYS_IDE_MAXDEVICE   (CONFIG_SYS_IDE_MAXBUS*1)    /* max. 2 drives per IDE bus */
439
440 #define CONFIG_SYS_ATA_BASE_ADDR   CONFIG_SYS_ISA_IO    /* base address */
441 #define CONFIG_SYS_ATA_IDE0_OFFSET 0x01F0       /* ide0 offste */
442 #define CONFIG_SYS_ATA_IDE1_OFFSET 0x0170       /* ide1 offset */
443 #define CONFIG_SYS_ATA_DATA_OFFSET 0    /* data reg offset  */
444 #define CONFIG_SYS_ATA_REG_OFFSET  0    /* reg offset */
445 #define CONFIG_SYS_ATA_ALT_OFFSET  0x200        /* alternate register offset */
446
447 #define CONFIG_ATAPI
448
449 #undef  CONFIG_IDE_8xx_DIRECT   /* no pcmcia interface required */
450 #undef  CONFIG_IDE_LED          /* no led for ide supported     */
451 #undef  CONFIG_IDE_RESET        /* reset for ide supported...    */
452 #undef  CONFIG_IDE_RESET_ROUTINE        /* with a special reset function */
453
454 /*-----------------------------------------------------------------------
455  * DISK Partition support
456  */
457 #define CONFIG_DOS_PARTITION
458
459 /*-----------------------------------------------------------------------
460  * For booting Linux, the board info and command line data
461  * have to be in the first 8 MB of memory, since this is
462  * the maximum mapped by the Linux kernel during initialization.
463  */
464 #define CONFIG_SYS_BOOTMAPSZ            (8 << 20)       /* Initial Memory map for Linux */
465
466 #endif /* __CONFIG_H */