arch/s390/include/asm/pgtable.h

   1 /*
   2  *  S390 version
   3  *    Copyright IBM Corp. 1999, 2000
   4  *    Author(s): Hartmut Penner (hp@de.ibm.com)
   5  *               Ulrich Weigand (weigand@de.ibm.com)
   6  *               Martin Schwidefsky (schwidefsky@de.ibm.com)
   7  *
   8  *  Derived from "include/asm-i386/pgtable.h"
   9  */
  10
  11 #ifndef _ASM_S390_PGTABLE_H
  12 #define _ASM_S390_PGTABLE_H
  13
  14 /*
  15  * The Linux memory management assumes a three-level page table setup. For
  16  * s390 31 bit we "fold" the mid level into the top-level page table, so
  17  * that we physically have the same two-level page table as the s390 mmu
  18  * expects in 31 bit mode. For s390 64 bit we use three of the five levels
  19  * the hardware provides (region first and region second tables are not
  20  * used).
  21  *
  22  * The "pgd_xxx()" functions are trivial for a folded two-level
  23  * setup: the pgd is never bad, and a pmd always exists (as it's folded
  24  * into the pgd entry)
  25  *
  26  * This file contains the functions and defines necessary to modify and use
  27  * the S390 page table tree.
  28  */
  29 #ifndef __ASSEMBLY__
  30 #include <linux/sched.h>
  31 #include <linux/mm_types.h>
  32 #include <linux/page-flags.h>
  33 #include <asm/bug.h>
  34 #include <asm/page.h>
  35
  36 extern pgd_t swapper_pg_dir[] __attribute__ ((aligned (4096)));
  37 extern void paging_init(void);
  38 extern void vmem_map_init(void);
  39
  40 /*
  41  * The S390 doesn't have any external MMU info: the kernel page
  42  * tables contain all the necessary information.
  43  */
  44 #define update_mmu_cache(vma, address, ptep)     do { } while (0)
  45 #define update_mmu_cache_pmd(vma, address, ptep) do { } while (0)
  46
  47 /*
  48  * ZERO_PAGE is a global shared page that is always zero; used
  49  * for zero-mapped memory areas etc..
  50  */
  51
  52 extern unsigned long empty_zero_page;
  53 extern unsigned long zero_page_mask;
  54
  55 #define ZERO_PAGE(vaddr) \
  56         (virt_to_page((void *)(empty_zero_page + \
  57          (((unsigned long)(vaddr)) &zero_page_mask))))
  58 #define __HAVE_COLOR_ZERO_PAGE
  59
  60 /* TODO: s390 cannot support io_remap_pfn_range... */
  61 #define io_remap_pfn_range(vma, vaddr, pfn, size, prot)                \
  62         remap_pfn_range(vma, vaddr, pfn, size, prot)
  63
  64 #endif /* !__ASSEMBLY__ */
  65
  66 /*
  67  * PMD_SHIFT determines the size of the area a second-level page
  68  * table can map
  69  * PGDIR_SHIFT determines what a third-level page table entry can map
  70  */
  71 #ifndef CONFIG_64BIT
  72 # define PMD_SHIFT      20
  73 # define PUD_SHIFT      20
  74 # define PGDIR_SHIFT    20
  75 #else /* CONFIG_64BIT */
  76 # define PMD_SHIFT      20
  77 # define PUD_SHIFT      31
  78 # define PGDIR_SHIFT    42
  79 #endif /* CONFIG_64BIT */
  80
  81 #define PMD_SIZE        (1UL << PMD_SHIFT)
  82 #define PMD_MASK        (~(PMD_SIZE-1))
  83 #define PUD_SIZE        (1UL << PUD_SHIFT)
  84 #define PUD_MASK        (~(PUD_SIZE-1))
  85 #define PGDIR_SIZE      (1UL << PGDIR_SHIFT)
  86 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
  87
  88 /*
  89  * entries per page directory level: the S390 is two-level, so
  90  * we don't really have any PMD directory physically.
  91  * for S390 segment-table entries are combined to one PGD
  92  * that leads to 1024 pte per pgd
  93  */
  94 #define PTRS_PER_PTE    256
  95 #ifndef CONFIG_64BIT
  96 #define PTRS_PER_PMD    1
  97 #define PTRS_PER_PUD    1
  98 #else /* CONFIG_64BIT */
  99 #define PTRS_PER_PMD    2048
 100 #define PTRS_PER_PUD    2048
 101 #endif /* CONFIG_64BIT */
 102 #define PTRS_PER_PGD    2048
 103
 104 #define FIRST_USER_ADDRESS  0
 105
 106 #define pte_ERROR(e) \
 107         printk("%s:%d: bad pte %p.\n", __FILE__, __LINE__, (void *) pte_val(e))
 108 #define pmd_ERROR(e) \
 109         printk("%s:%d: bad pmd %p.\n", __FILE__, __LINE__, (void *) pmd_val(e))
 110 #define pud_ERROR(e) \
 111         printk("%s:%d: bad pud %p.\n", __FILE__, __LINE__, (void *) pud_val(e))
 112 #define pgd_ERROR(e) \
 113         printk("%s:%d: bad pgd %p.\n", __FILE__, __LINE__, (void *) pgd_val(e))
 114
 115 #ifndef __ASSEMBLY__
 116 /*
 117  * The vmalloc and module area will always be on the topmost area of the kernel
 118  * mapping. We reserve 96MB (31bit) / 128GB (64bit) for vmalloc and modules.
 119  * On 64 bit kernels we have a 2GB area at the top of the vmalloc area where
 120  * modules will reside. That makes sure that inter module branches always
 121  * happen without trampolines and in addition the placement within a 2GB frame
 122  * is branch prediction unit friendly.
 123  */
 124 extern unsigned long VMALLOC_START;
 125 extern unsigned long VMALLOC_END;
 126 extern struct page *vmemmap;
 127
 128 #define VMEM_MAX_PHYS ((unsigned long) vmemmap)
 129
 130 #ifdef CONFIG_64BIT
 131 extern unsigned long MODULES_VADDR;
 132 extern unsigned long MODULES_END;
 133 #define MODULES_VADDR   MODULES_VADDR
 134 #define MODULES_END     MODULES_END
 135 #define MODULES_LEN     (1UL << 31)
 136 #endif
 137
 138 /*
 139  * A 31 bit pagetable entry of S390 has following format:
 140  *  |   PFRA          |    |  OS  |
 141  * 0                   0IP0
 142  * 00000000001111111111222222222233
 143  * 01234567890123456789012345678901
 144  *
 145  * I Page-Invalid Bit:    Page is not available for address-translation
 146  * P Page-Protection Bit: Store access not possible for page
 147  *
 148  * A 31 bit segmenttable entry of S390 has following format:
 149  *  |   P-table origin      |  |PTL
 150  * 0                         IC
 151  * 00000000001111111111222222222233
 152  * 01234567890123456789012345678901
 153  *
 154  * I Segment-Invalid Bit:    Segment is not available for address-translation
 155  * C Common-Segment Bit:     Segment is not private (PoP 3-30)
 156  * PTL Page-Table-Length:    Page-table length (PTL+1*16 entries -> up to 256)
 157  *
 158  * The 31 bit segmenttable origin of S390 has following format:
 159  *
 160  *  |S-table origin   |     | STL |
 161  * X                   **GPS
 162  * 00000000001111111111222222222233
 163  * 01234567890123456789012345678901
 164  *
 165  * X Space-Switch event:
 166  * G Segment-Invalid Bit:     *
 167  * P Private-Space Bit:       Segment is not private (PoP 3-30)
 168  * S Storage-Alteration:
 169  * STL Segment-Table-Length:  Segment-table length (STL+1*16 entries -> up to 2048)
 170  *
 171  * A 64 bit pagetable entry of S390 has following format:
 172  * |                     PFRA                         |0IPC|  OS  |
 173  * 0000000000111111111122222222223333333333444444444455555555556666
 174  * 0123456789012345678901234567890123456789012345678901234567890123
 175  *
 176  * I Page-Invalid Bit:    Page is not available for address-translation
 177  * P Page-Protection Bit: Store access not possible for page
 178  * C Change-bit override: HW is not required to set change bit
 179  *
 180  * A 64 bit segmenttable entry of S390 has following format:
 181  * |        P-table origin                              |      TT
 182  * 0000000000111111111122222222223333333333444444444455555555556666
 183  * 0123456789012345678901234567890123456789012345678901234567890123
 184  *
 185  * I Segment-Invalid Bit:    Segment is not available for address-translation
 186  * C Common-Segment Bit:     Segment is not private (PoP 3-30)
 187  * P Page-Protection Bit: Store access not possible for page
 188  * TT Type 00
 189  *
 190  * A 64 bit region table entry of S390 has following format:
 191  * |        S-table origin                             |   TF  TTTL
 192  * 0000000000111111111122222222223333333333444444444455555555556666
 193  * 0123456789012345678901234567890123456789012345678901234567890123
 194  *
 195  * I Segment-Invalid Bit:    Segment is not available for address-translation
 196  * TT Type 01
 197  * TF
 198  * TL Table length
 199  *
 200  * The 64 bit regiontable origin of S390 has following format:
 201  * |      region table origon                          |       DTTL
 202  * 0000000000111111111122222222223333333333444444444455555555556666
 203  * 0123456789012345678901234567890123456789012345678901234567890123
 204  *
 205  * X Space-Switch event:
 206  * G Segment-Invalid Bit:
 207  * P Private-Space Bit:
 208  * S Storage-Alteration:
 209  * R Real space
 210  * TL Table-Length:
 211  *
 212  * A storage key has the following format:
 213  * | ACC |F|R|C|0|
 214  *  0   3 4 5 6 7
 215  * ACC: access key
 216  * F  : fetch protection bit
 217  * R  : referenced bit
 218  * C  : changed bit
 219  */
 220
 221 /* Hardware bits in the page table entry */
 222 #define _PAGE_CO        0x100           /* HW Change-bit override */
 223 #define _PAGE_RO        0x200           /* HW read-only bit  */
 224 #define _PAGE_INVALID   0x400           /* HW invalid bit    */
 225
 226 /* Software bits in the page table entry */
 227 #define _PAGE_SWT       0x001           /* SW pte type bit t */
 228 #define _PAGE_SWX       0x002           /* SW pte type bit x */
 229 #define _PAGE_SWC       0x004           /* SW pte changed bit */
 230 #define _PAGE_SWR       0x008           /* SW pte referenced bit */
 231 #define _PAGE_SWW       0x010           /* SW pte write bit */
 232 #define _PAGE_SPECIAL   0x020           /* SW associated with special page */
 233 #define __HAVE_ARCH_PTE_SPECIAL
 234
 235 /* Set of bits not changed in pte_modify */
 236 #define _PAGE_CHG_MASK          (PAGE_MASK | _PAGE_SPECIAL | _PAGE_CO | \
 237                                  _PAGE_SWC | _PAGE_SWR)
 238
 239 /* Six different types of pages. */
 240 #define _PAGE_TYPE_EMPTY        0x400
 241 #define _PAGE_TYPE_NONE         0x401
 242 #define _PAGE_TYPE_SWAP         0x403
 243 #define _PAGE_TYPE_FILE         0x601   /* bit 0x002 is used for offset !! */
 244 #define _PAGE_TYPE_RO           0x200
 245 #define _PAGE_TYPE_RW           0x000
 246
 247 /*
 248  * Only four types for huge pages, using the invalid bit and protection bit
 249  * of a segment table entry.
 250  */
 251 #define _HPAGE_TYPE_EMPTY       0x020   /* _SEGMENT_ENTRY_INV */
 252 #define _HPAGE_TYPE_NONE        0x220
 253 #define _HPAGE_TYPE_RO          0x200   /* _SEGMENT_ENTRY_RO  */
 254 #define _HPAGE_TYPE_RW          0x000
 255
 256 /*
 257  * PTE type bits are rather complicated. handle_pte_fault uses pte_present,
 258  * pte_none and pte_file to find out the pte type WITHOUT holding the page
 259  * table lock. ptep_clear_flush on the other hand uses ptep_clear_flush to
 260  * invalidate a given pte. ipte sets the hw invalid bit and clears all tlbs
 261  * for the page. The page table entry is set to _PAGE_TYPE_EMPTY afterwards.
 262  * This change is done while holding the lock, but the intermediate step
 263  * of a previously valid pte with the hw invalid bit set can be observed by
 264  * handle_pte_fault. That makes it necessary that all valid pte types with
 265  * the hw invalid bit set must be distinguishable from the four pte types
 266  * empty, none, swap and file.
 267  *
 268  *                      irxt  ipte  irxt
 269  * _PAGE_TYPE_EMPTY     1000   ->   1000
 270  * _PAGE_TYPE_NONE      1001   ->   1001
 271  * _PAGE_TYPE_SWAP      1011   ->   1011
 272  * _PAGE_TYPE_FILE      11?1   ->   11?1
 273  * _PAGE_TYPE_RO        0100   ->   1100
 274  * _PAGE_TYPE_RW        0000   ->   1000
 275  *
 276  * pte_none is true for bits combinations 1000, 1010, 1100, 1110
 277  * pte_present is true for bits combinations 0000, 0010, 0100, 0110, 1001
 278  * pte_file is true for bits combinations 1101, 1111
 279  * swap pte is 1011 and 0001, 0011, 0101, 0111 are invalid.
 280  */
 281
 282 #ifndef CONFIG_64BIT
 283
 284 /* Bits in the segment table address-space-control-element */
 285 #define _ASCE_SPACE_SWITCH      0x80000000UL    /* space switch event       */
 286 #define _ASCE_ORIGIN_MASK       0x7ffff000UL    /* segment table origin     */
 287 #define _ASCE_PRIVATE_SPACE     0x100   /* private space control            */
 288 #define _ASCE_ALT_EVENT         0x80    /* storage alteration event control */
 289 #define _ASCE_TABLE_LENGTH      0x7f    /* 128 x 64 entries = 8k            */
 290
 291 /* Bits in the segment table entry */
 292 #define _SEGMENT_ENTRY_ORIGIN   0x7fffffc0UL    /* page table origin        */
 293 #define _SEGMENT_ENTRY_RO       0x200   /* page protection bit              */
 294 #define _SEGMENT_ENTRY_INV      0x20    /* invalid segment table entry      */
 295 #define _SEGMENT_ENTRY_COMMON   0x10    /* common segment bit               */
 296 #define _SEGMENT_ENTRY_PTL      0x0f    /* page table length                */
 297
 298 #define _SEGMENT_ENTRY          (_SEGMENT_ENTRY_PTL)
 299 #define _SEGMENT_ENTRY_EMPTY    (_SEGMENT_ENTRY_INV)
 300
 301 /* Page status table bits for virtualization */
 302 #define PGSTE_ACC_BITS  0xf0000000UL
 303 #define PGSTE_FP_BIT    0x08000000UL
 304 #define PGSTE_PCL_BIT   0x00800000UL
 305 #define PGSTE_HR_BIT    0x00400000UL
 306 #define PGSTE_HC_BIT    0x00200000UL
 307 #define PGSTE_GR_BIT    0x00040000UL
 308 #define PGSTE_GC_BIT    0x00020000UL
 309 #define PGSTE_UR_BIT    0x00008000UL
 310 #define PGSTE_UC_BIT    0x00004000UL    /* user dirty (migration) */
 311 #define PGSTE_IN_BIT    0x00002000UL    /* IPTE notify bit */
 312
 313 #else /* CONFIG_64BIT */
 314
 315 /* Bits in the segment/region table address-space-control-element */
 316 #define _ASCE_ORIGIN            ~0xfffUL/* segment table origin             */
 317 #define _ASCE_PRIVATE_SPACE     0x100   /* private space control            */
 318 #define _ASCE_ALT_EVENT         0x80    /* storage alteration event control */
 319 #define _ASCE_SPACE_SWITCH      0x40    /* space switch event               */
 320 #define _ASCE_REAL_SPACE        0x20    /* real space control               */
 321 #define _ASCE_TYPE_MASK         0x0c    /* asce table type mask             */
 322 #define _ASCE_TYPE_REGION1      0x0c    /* region first table type          */
 323 #define _ASCE_TYPE_REGION2      0x08    /* region second table type         */
 324 #define _ASCE_TYPE_REGION3      0x04    /* region third table type          */
 325 #define _ASCE_TYPE_SEGMENT      0x00    /* segment table type               */
 326 #define _ASCE_TABLE_LENGTH      0x03    /* region table length              */
 327
 328 /* Bits in the region table entry */
 329 #define _REGION_ENTRY_ORIGIN    ~0xfffUL/* region/segment table origin      */
 330 #define _REGION_ENTRY_RO        0x200   /* region protection bit            */
 331 #define _REGION_ENTRY_INV       0x20    /* invalid region table entry       */
 332 #define _REGION_ENTRY_TYPE_MASK 0x0c    /* region/segment table type mask   */
 333 #define _REGION_ENTRY_TYPE_R1   0x0c    /* region first table type          */
 334 #define _REGION_ENTRY_TYPE_R2   0x08    /* region second table type         */
 335 #define _REGION_ENTRY_TYPE_R3   0x04    /* region third table type          */
 336 #define _REGION_ENTRY_LENGTH    0x03    /* region third length              */
 337
 338 #define _REGION1_ENTRY          (_REGION_ENTRY_TYPE_R1 | _REGION_ENTRY_LENGTH)
 339 #define _REGION1_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R1 | _REGION_ENTRY_INV)
 340 #define _REGION2_ENTRY          (_REGION_ENTRY_TYPE_R2 | _REGION_ENTRY_LENGTH)
 341 #define _REGION2_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R2 | _REGION_ENTRY_INV)
 342 #define _REGION3_ENTRY          (_REGION_ENTRY_TYPE_R3 | _REGION_ENTRY_LENGTH)
 343 #define _REGION3_ENTRY_EMPTY    (_REGION_ENTRY_TYPE_R3 | _REGION_ENTRY_INV)
 344
 345 #define _REGION3_ENTRY_LARGE    0x400   /* RTTE-format control, large page  */
 346 #define _REGION3_ENTRY_RO       0x200   /* page protection bit              */
 347 #define _REGION3_ENTRY_CO       0x100   /* change-recording override        */
 348
 349 /* Bits in the segment table entry */
 350 #define _SEGMENT_ENTRY_ORIGIN_LARGE ~0xfffffUL /* large page address        */
 351 #define _SEGMENT_ENTRY_ORIGIN   ~0x7ffUL/* segment table origin             */
 352 #define _SEGMENT_ENTRY_RO       0x200   /* page protection bit              */
 353 #define _SEGMENT_ENTRY_INV      0x20    /* invalid segment table entry      */
 354
 355 #define _SEGMENT_ENTRY          (0)
 356 #define _SEGMENT_ENTRY_EMPTY    (_SEGMENT_ENTRY_INV)
 357
 358 #define _SEGMENT_ENTRY_LARGE    0x400   /* STE-format control, large page   */
 359 #define _SEGMENT_ENTRY_CO       0x100   /* change-recording override   */
 360 #define _SEGMENT_ENTRY_SPLIT_BIT 0      /* THP splitting bit number */
 361 #define _SEGMENT_ENTRY_SPLIT    (1UL << _SEGMENT_ENTRY_SPLIT_BIT)
 362
 363 /* Set of bits not changed in pmd_modify */
 364 #define _SEGMENT_CHG_MASK       (_SEGMENT_ENTRY_ORIGIN | _SEGMENT_ENTRY_LARGE \
 365                                  | _SEGMENT_ENTRY_SPLIT | _SEGMENT_ENTRY_CO)
 366
 367 /* Page status table bits for virtualization */
 368 #define PGSTE_ACC_BITS  0xf000000000000000UL
 369 #define PGSTE_FP_BIT    0x0800000000000000UL
 370 #define PGSTE_PCL_BIT   0x0080000000000000UL
 371 #define PGSTE_HR_BIT    0x0040000000000000UL
 372 #define PGSTE_HC_BIT    0x0020000000000000UL
 373 #define PGSTE_GR_BIT    0x0004000000000000UL
 374 #define PGSTE_GC_BIT    0x0002000000000000UL
 375 #define PGSTE_UR_BIT    0x0000800000000000UL
 376 #define PGSTE_UC_BIT    0x0000400000000000UL    /* user dirty (migration) */
 377 #define PGSTE_IN_BIT    0x0000200000000000UL    /* IPTE notify bit */
 378
 379 #endif /* CONFIG_64BIT */
 380
 381 /*
 382  * A user page table pointer has the space-switch-event bit, the
 383  * private-space-control bit and the storage-alteration-event-control
 384  * bit set. A kernel page table pointer doesn't need them.
 385  */
 386 #define _ASCE_USER_BITS         (_ASCE_SPACE_SWITCH | _ASCE_PRIVATE_SPACE | \
 387                                  _ASCE_ALT_EVENT)
 388
 389 /*
 390  * Page protection definitions.
 391  */
 392 #define PAGE_NONE       __pgprot(_PAGE_TYPE_NONE)
 393 #define PAGE_RO         __pgprot(_PAGE_TYPE_RO)
 394 #define PAGE_RW         __pgprot(_PAGE_TYPE_RO | _PAGE_SWW)
 395 #define PAGE_RWC        __pgprot(_PAGE_TYPE_RW | _PAGE_SWW | _PAGE_SWC)
 396
 397 #define PAGE_KERNEL     PAGE_RWC
 398 #define PAGE_SHARED     PAGE_KERNEL
 399 #define PAGE_COPY       PAGE_RO
 400
 401 /*
 402  * On s390 the page table entry has an invalid bit and a read-only bit.
 403  * Read permission implies execute permission and write permission
 404  * implies read permission.
 405  */
 406          /*xwr*/
 407 #define __P000  PAGE_NONE
 408 #define __P001  PAGE_RO
 409 #define __P010  PAGE_RO
 410 #define __P011  PAGE_RO
 411 #define __P100  PAGE_RO
 412 #define __P101  PAGE_RO
 413 #define __P110  PAGE_RO
 414 #define __P111  PAGE_RO
 415
 416 #define __S000  PAGE_NONE
 417 #define __S001  PAGE_RO
 418 #define __S010  PAGE_RW
 419 #define __S011  PAGE_RW
 420 #define __S100  PAGE_RO
 421 #define __S101  PAGE_RO
 422 #define __S110  PAGE_RW
 423 #define __S111  PAGE_RW
 424
 425 /*
 426  * Segment entry (large page) protection definitions.
 427  */
 428 #define SEGMENT_NONE    __pgprot(_HPAGE_TYPE_NONE)
 429 #define SEGMENT_RO      __pgprot(_HPAGE_TYPE_RO)
 430 #define SEGMENT_RW      __pgprot(_HPAGE_TYPE_RW)
 431
 432 static inline int mm_exclusive(struct mm_struct *mm)
 433 {
 434         return likely(mm == current->active_mm &&
 435                       atomic_read(&mm->context.attach_count) <= 1);
 436 }
 437
 438 static inline int mm_has_pgste(struct mm_struct *mm)
 439 {
 440 #ifdef CONFIG_PGSTE
 441         if (unlikely(mm->context.has_pgste))
 442                 return 1;
 443 #endif
 444         return 0;
 445 }
 446 /*
 447  * pgd/pmd/pte query functions
 448  */
 449 #ifndef CONFIG_64BIT
 450
 451 static inline int pgd_present(pgd_t pgd) { return 1; }
 452 static inline int pgd_none(pgd_t pgd)    { return 0; }
 453 static inline int pgd_bad(pgd_t pgd)     { return 0; }
 454
 455 static inline int pud_present(pud_t pud) { return 1; }
 456 static inline int pud_none(pud_t pud)    { return 0; }
 457 static inline int pud_large(pud_t pud)   { return 0; }
 458 static inline int pud_bad(pud_t pud)     { return 0; }
 459
 460 #else /* CONFIG_64BIT */
 461
 462 static inline int pgd_present(pgd_t pgd)
 463 {
 464         if ((pgd_val(pgd) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R2)
 465                 return 1;
 466         return (pgd_val(pgd) & _REGION_ENTRY_ORIGIN) != 0UL;
 467 }
 468
 469 static inline int pgd_none(pgd_t pgd)
 470 {
 471         if ((pgd_val(pgd) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R2)
 472                 return 0;
 473         return (pgd_val(pgd) & _REGION_ENTRY_INV) != 0UL;
 474 }
 475
 476 static inline int pgd_bad(pgd_t pgd)
 477 {
 478         /*
 479          * With dynamic page table levels the pgd can be a region table
 480          * entry or a segment table entry. Check for the bit that are
 481          * invalid for either table entry.
 482          */
 483         unsigned long mask =
 484                 ~_SEGMENT_ENTRY_ORIGIN & ~_REGION_ENTRY_INV &
 485                 ~_REGION_ENTRY_TYPE_MASK & ~_REGION_ENTRY_LENGTH;
 486         return (pgd_val(pgd) & mask) != 0;
 487 }
 488
 489 static inline int pud_present(pud_t pud)
 490 {
 491         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R3)
 492                 return 1;
 493         return (pud_val(pud) & _REGION_ENTRY_ORIGIN) != 0UL;
 494 }
 495
 496 static inline int pud_none(pud_t pud)
 497 {
 498         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) < _REGION_ENTRY_TYPE_R3)
 499                 return 0;
 500         return (pud_val(pud) & _REGION_ENTRY_INV) != 0UL;
 501 }
 502
 503 static inline int pud_large(pud_t pud)
 504 {
 505         if ((pud_val(pud) & _REGION_ENTRY_TYPE_MASK) != _REGION_ENTRY_TYPE_R3)
 506                 return 0;
 507         return !!(pud_val(pud) & _REGION3_ENTRY_LARGE);
 508 }
 509
 510 static inline int pud_bad(pud_t pud)
 511 {
 512         /*
 513          * With dynamic page table levels the pud can be a region table
 514          * entry or a segment table entry. Check for the bit that are
 515          * invalid for either table entry.
 516          */
 517         unsigned long mask =
 518                 ~_SEGMENT_ENTRY_ORIGIN & ~_REGION_ENTRY_INV &
 519                 ~_REGION_ENTRY_TYPE_MASK & ~_REGION_ENTRY_LENGTH;
 520         return (pud_val(pud) & mask) != 0;
 521 }
 522
 523 #endif /* CONFIG_64BIT */
 524
 525 static inline int pmd_present(pmd_t pmd)
 526 {
 527         unsigned long mask = _SEGMENT_ENTRY_INV | _SEGMENT_ENTRY_RO;
 528         return (pmd_val(pmd) & mask) == _HPAGE_TYPE_NONE ||
 529                !(pmd_val(pmd) & _SEGMENT_ENTRY_INV);
 530 }
 531
 532 static inline int pmd_none(pmd_t pmd)
 533 {
 534         return (pmd_val(pmd) & _SEGMENT_ENTRY_INV) &&
 535                !(pmd_val(pmd) & _SEGMENT_ENTRY_RO);
 536 }
 537
 538 static inline int pmd_large(pmd_t pmd)
 539 {
 540 #ifdef CONFIG_64BIT
 541         return !!(pmd_val(pmd) & _SEGMENT_ENTRY_LARGE);
 542 #else
 543         return 0;
 544 #endif
 545 }
 546
 547 static inline int pmd_bad(pmd_t pmd)
 548 {
 549         unsigned long mask = ~_SEGMENT_ENTRY_ORIGIN & ~_SEGMENT_ENTRY_INV;
 550         return (pmd_val(pmd) & mask) != _SEGMENT_ENTRY;
 551 }
 552
 553 #define __HAVE_ARCH_PMDP_SPLITTING_FLUSH
 554 extern void pmdp_splitting_flush(struct vm_area_struct *vma,
 555                                  unsigned long addr, pmd_t *pmdp);
 556
 557 #define  __HAVE_ARCH_PMDP_SET_ACCESS_FLAGS
 558 extern int pmdp_set_access_flags(struct vm_area_struct *vma,
 559                                  unsigned long address, pmd_t *pmdp,
 560                                  pmd_t entry, int dirty);
 561
 562 #define __HAVE_ARCH_PMDP_CLEAR_YOUNG_FLUSH
 563 extern int pmdp_clear_flush_young(struct vm_area_struct *vma,
 564                                   unsigned long address, pmd_t *pmdp);
 565
 566 #define __HAVE_ARCH_PMD_WRITE
 567 static inline int pmd_write(pmd_t pmd)
 568 {
 569         return (pmd_val(pmd) & _SEGMENT_ENTRY_RO) == 0;
 570 }
 571
 572 static inline int pmd_young(pmd_t pmd)
 573 {
 574         return 0;
 575 }
 576
 577 static inline int pte_none(pte_t pte)
 578 {
 579         return (pte_val(pte) & _PAGE_INVALID) && !(pte_val(pte) & _PAGE_SWT);
 580 }
 581
 582 static inline int pte_present(pte_t pte)
 583 {
 584         unsigned long mask = _PAGE_RO | _PAGE_INVALID | _PAGE_SWT | _PAGE_SWX;
 585         return (pte_val(pte) & mask) == _PAGE_TYPE_NONE ||
 586                 (!(pte_val(pte) & _PAGE_INVALID) &&
 587                  !(pte_val(pte) & _PAGE_SWT));
 588 }
 589
 590 static inline int pte_file(pte_t pte)
 591 {
 592         unsigned long mask = _PAGE_RO | _PAGE_INVALID | _PAGE_SWT;
 593         return (pte_val(pte) & mask) == _PAGE_TYPE_FILE;
 594 }
 595
 596 static inline int pte_special(pte_t pte)
 597 {
 598         return (pte_val(pte) & _PAGE_SPECIAL);
 599 }
 600
 601 #define __HAVE_ARCH_PTE_SAME
 602 static inline int pte_same(pte_t a, pte_t b)
 603 {
 604         return pte_val(a) == pte_val(b);
 605 }
 606
 607 static inline pgste_t pgste_get_lock(pte_t *ptep)
 608 {
 609         unsigned long new = 0;
 610 #ifdef CONFIG_PGSTE
 611         unsigned long old;
 612
 613         preempt_disable();
 614         asm(
 615                 "       lg      %0,%2\n"
 616                 "0:     lgr     %1,%0\n"
 617                 "       nihh    %0,0xff7f\n"    /* clear PCL bit in old */
 618                 "       oihh    %1,0x0080\n"    /* set PCL bit in new */
 619                 "       csg     %0,%1,%2\n"
 620                 "       jl      0b\n"
 621                 : "=&d" (old), "=&d" (new), "=Q" (ptep[PTRS_PER_PTE])
 622                 : "Q" (ptep[PTRS_PER_PTE]) : "cc");
 623 #endif
 624         return __pgste(new);
 625 }
 626
 627 static inline void pgste_set_unlock(pte_t *ptep, pgste_t pgste)
 628 {
 629 #ifdef CONFIG_PGSTE
 630         asm(
 631                 "       nihh    %1,0xff7f\n"    /* clear PCL bit */
 632                 "       stg     %1,%0\n"
 633                 : "=Q" (ptep[PTRS_PER_PTE])
 634                 : "d" (pgste_val(pgste)), "Q" (ptep[PTRS_PER_PTE]) : "cc");
 635         preempt_enable();
 636 #endif
 637 }
 638
 639 static inline pgste_t pgste_update_all(pte_t *ptep, pgste_t pgste)
 640 {
 641 #ifdef CONFIG_PGSTE
 642         unsigned long address, bits;
 643         unsigned char skey;
 644
 645         if (!pte_present(*ptep))
 646                 return pgste;
 647         address = pte_val(*ptep) & PAGE_MASK;
 648         skey = page_get_storage_key(address);
 649         bits = skey & (_PAGE_CHANGED | _PAGE_REFERENCED);
 650         /* Clear page changed & referenced bit in the storage key */
 651         if (bits & _PAGE_CHANGED)
 652                 page_set_storage_key(address, skey ^ bits, 0);
 653         else if (bits)
 654                 page_reset_referenced(address);
 655         /* Transfer page changed & referenced bit to guest bits in pgste */
 656         pgste_val(pgste) |= bits << 48;         /* GR bit & GC bit */
 657         /* Get host changed & referenced bits from pgste */
 658         bits |= (pgste_val(pgste) & (PGSTE_HR_BIT | PGSTE_HC_BIT)) >> 52;
 659         /* Transfer page changed & referenced bit to kvm user bits */
 660         pgste_val(pgste) |= bits << 45;         /* PGSTE_UR_BIT & PGSTE_UC_BIT */
 661         /* Clear relevant host bits in pgste. */
 662         pgste_val(pgste) &= ~(PGSTE_HR_BIT | PGSTE_HC_BIT);
 663         pgste_val(pgste) &= ~(PGSTE_ACC_BITS | PGSTE_FP_BIT);
 664         /* Copy page access key and fetch protection bit to pgste */
 665         pgste_val(pgste) |=
 666                 (unsigned long) (skey & (_PAGE_ACC_BITS | _PAGE_FP_BIT)) << 56;
 667         /* Transfer referenced bit to pte */
 668         pte_val(*ptep) |= (bits & _PAGE_REFERENCED) << 1;
 669 #endif
 670         return pgste;
 671
 672 }
 673
 674 static inline pgste_t pgste_update_young(pte_t *ptep, pgste_t pgste)
 675 {
 676 #ifdef CONFIG_PGSTE
 677         int young;
 678
 679         if (!pte_present(*ptep))
 680                 return pgste;
 681         /* Get referenced bit from storage key */
 682         young = page_reset_referenced(pte_val(*ptep) & PAGE_MASK);
 683         if (young)
 684                 pgste_val(pgste) |= PGSTE_GR_BIT;
 685         /* Get host referenced bit from pgste */
 686         if (pgste_val(pgste) & PGSTE_HR_BIT) {
 687                 pgste_val(pgste) &= ~PGSTE_HR_BIT;
 688                 young = 1;
 689         }
 690         /* Transfer referenced bit to kvm user bits and pte */
 691         if (young) {
 692                 pgste_val(pgste) |= PGSTE_UR_BIT;
 693                 pte_val(*ptep) |= _PAGE_SWR;
 694         }
 695 #endif
 696         return pgste;
 697 }
 698
 699 static inline void pgste_set_key(pte_t *ptep, pgste_t pgste, pte_t entry)
 700 {
 701 #ifdef CONFIG_PGSTE
 702         unsigned long address;
 703         unsigned long okey, nkey;
 704
 705         if (!pte_present(entry))
 706                 return;
 707         address = pte_val(entry) & PAGE_MASK;
 708         okey = nkey = page_get_storage_key(address);
 709         nkey &= ~(_PAGE_ACC_BITS | _PAGE_FP_BIT);
 710         /* Set page access key and fetch protection bit from pgste */
 711         nkey |= (pgste_val(pgste) & (PGSTE_ACC_BITS | PGSTE_FP_BIT)) >> 56;
 712         if (okey != nkey)
 713                 page_set_storage_key(address, nkey, 0);
 714 #endif
 715 }
 716
 717 static inline void pgste_set_pte(pte_t *ptep, pte_t entry)
 718 {
 719         if (!MACHINE_HAS_ESOP && (pte_val(entry) & _PAGE_SWW)) {
 720                 /*
 721                  * Without enhanced suppression-on-protection force
 722                  * the dirty bit on for all writable ptes.
 723                  */
 724                 pte_val(entry) |= _PAGE_SWC;
 725                 pte_val(entry) &= ~_PAGE_RO;
 726         }
 727         *ptep = entry;
 728 }
 729
 730 /**
 731  * struct gmap_struct - guest address space
 732  * @mm: pointer to the parent mm_struct
 733  * @table: pointer to the page directory
 734  * @asce: address space control element for gmap page table
 735  * @crst_list: list of all crst tables used in the guest address space
 736  */
 737 struct gmap {
 738         struct list_head list;
 739         struct mm_struct *mm;
 740         unsigned long *table;
 741         unsigned long asce;
 742         struct list_head crst_list;
 743 };
 744
 745 /**
 746  * struct gmap_rmap - reverse mapping for segment table entries
 747  * @gmap: pointer to the gmap_struct
 748  * @entry: pointer to a segment table entry
 749  * @vmaddr: virtual address in the guest address space
 750  */
 751 struct gmap_rmap {
 752         struct list_head list;
 753         struct gmap *gmap;
 754         unsigned long *entry;
 755         unsigned long vmaddr;
 756 };
 757
 758 /**
 759  * struct gmap_pgtable - gmap information attached to a page table
 760  * @vmaddr: address of the 1MB segment in the process virtual memory
 761  * @mapper: list of segment table entries mapping a page table
 762  */
 763 struct gmap_pgtable {
 764         unsigned long vmaddr;
 765         struct list_head mapper;
 766 };
 767
 768 /**
 769  * struct gmap_notifier - notify function block for page invalidation
 770  * @notifier_call: address of callback function
 771  */
 772 struct gmap_notifier {
 773         struct list_head list;
 774         void (*notifier_call)(struct gmap *gmap, unsigned long address);
 775 };
 776
 777 struct gmap *gmap_alloc(struct mm_struct *mm);
 778 void gmap_free(struct gmap *gmap);
 779 void gmap_enable(struct gmap *gmap);
 780 void gmap_disable(struct gmap *gmap);
 781 int gmap_map_segment(struct gmap *gmap, unsigned long from,
 782                      unsigned long to, unsigned long len);
 783 int gmap_unmap_segment(struct gmap *gmap, unsigned long to, unsigned long len);
 784 unsigned long __gmap_translate(unsigned long address, struct gmap *);
 785 unsigned long gmap_translate(unsigned long address, struct gmap *);
 786 unsigned long __gmap_fault(unsigned long address, struct gmap *);
 787 unsigned long gmap_fault(unsigned long address, struct gmap *);
 788 void gmap_discard(unsigned long from, unsigned long to, struct gmap *);
 789
 790 void gmap_register_ipte_notifier(struct gmap_notifier *);
 791 void gmap_unregister_ipte_notifier(struct gmap_notifier *);
 792 int gmap_ipte_notify(struct gmap *, unsigned long start, unsigned long len);
 793 void gmap_do_ipte_notify(struct mm_struct *, unsigned long addr, pte_t *);
 794
 795 static inline pgste_t pgste_ipte_notify(struct mm_struct *mm,
 796                                         unsigned long addr,
 797                                         pte_t *ptep, pgste_t pgste)
 798 {
 799 #ifdef CONFIG_PGSTE
 800         if (pgste_val(pgste) & PGSTE_IN_BIT) {
 801                 pgste_val(pgste) &= ~PGSTE_IN_BIT;
 802                 gmap_do_ipte_notify(mm, addr, ptep);
 803         }
 804 #endif
 805         return pgste;
 806 }
 807
 808 /*
 809  * Certain architectures need to do special things when PTEs
 810  * within a page table are directly modified.  Thus, the following
 811  * hook is made available.
 812  */
 813 static inline void set_pte_at(struct mm_struct *mm, unsigned long addr,
 814                               pte_t *ptep, pte_t entry)
 815 {
 816         pgste_t pgste;
 817
 818         if (mm_has_pgste(mm)) {
 819                 pgste = pgste_get_lock(ptep);
 820                 pgste_set_key(ptep, pgste, entry);
 821                 pgste_set_pte(ptep, entry);
 822                 pgste_set_unlock(ptep, pgste);
 823         } else {
 824                 if (!(pte_val(entry) & _PAGE_INVALID) && MACHINE_HAS_EDAT1)
 825                         pte_val(entry) |= _PAGE_CO;
 826                 *ptep = entry;
 827         }
 828 }
 829
 830 /*
 831  * query functions pte_write/pte_dirty/pte_young only work if
 832  * pte_present() is true. Undefined behaviour if not..
 833  */
 834 static inline int pte_write(pte_t pte)
 835 {
 836         return (pte_val(pte) & _PAGE_SWW) != 0;
 837 }
 838
 839 static inline int pte_dirty(pte_t pte)
 840 {
 841         return (pte_val(pte) & _PAGE_SWC) != 0;
 842 }
 843
 844 static inline int pte_young(pte_t pte)
 845 {
 846 #ifdef CONFIG_PGSTE
 847         if (pte_val(pte) & _PAGE_SWR)
 848                 return 1;
 849 #endif
 850         return 0;
 851 }
 852
 853 /*
 854  * pgd/pmd/pte modification functions
 855  */
 856
 857 static inline void pgd_clear(pgd_t *pgd)
 858 {
 859 #ifdef CONFIG_64BIT
 860         if ((pgd_val(*pgd) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R2)
 861                 pgd_val(*pgd) = _REGION2_ENTRY_EMPTY;
 862 #endif
 863 }
 864
 865 static inline void pud_clear(pud_t *pud)
 866 {
 867 #ifdef CONFIG_64BIT
 868         if ((pud_val(*pud) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R3)
 869                 pud_val(*pud) = _REGION3_ENTRY_EMPTY;
 870 #endif
 871 }
 872
 873 static inline void pmd_clear(pmd_t *pmdp)
 874 {
 875         pmd_val(*pmdp) = _SEGMENT_ENTRY_EMPTY;
 876 }
 877
 878 static inline void pte_clear(struct mm_struct *mm, unsigned long addr, pte_t *ptep)
 879 {
 880         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
 881 }
 882
 883 /*
 884  * The following pte modification functions only work if
 885  * pte_present() is true. Undefined behaviour if not..
 886  */
 887 static inline pte_t pte_modify(pte_t pte, pgprot_t newprot)
 888 {
 889         pte_val(pte) &= _PAGE_CHG_MASK;
 890         pte_val(pte) |= pgprot_val(newprot);
 891         if ((pte_val(pte) & _PAGE_SWC) && (pte_val(pte) & _PAGE_SWW))
 892                 pte_val(pte) &= ~_PAGE_RO;
 893         return pte;
 894 }
 895
 896 static inline pte_t pte_wrprotect(pte_t pte)
 897 {
 898         pte_val(pte) &= ~_PAGE_SWW;
 899         /* Do not clobber _PAGE_TYPE_NONE pages!  */
 900         if (!(pte_val(pte) & _PAGE_INVALID))
 901                 pte_val(pte) |= _PAGE_RO;
 902         return pte;
 903 }
 904
 905 static inline pte_t pte_mkwrite(pte_t pte)
 906 {
 907         pte_val(pte) |= _PAGE_SWW;
 908         if (pte_val(pte) & _PAGE_SWC)
 909                 pte_val(pte) &= ~_PAGE_RO;
 910         return pte;
 911 }
 912
 913 static inline pte_t pte_mkclean(pte_t pte)
 914 {
 915         pte_val(pte) &= ~_PAGE_SWC;
 916         /* Do not clobber _PAGE_TYPE_NONE pages!  */
 917         if (!(pte_val(pte) & _PAGE_INVALID))
 918                 pte_val(pte) |= _PAGE_RO;
 919         return pte;
 920 }
 921
 922 static inline pte_t pte_mkdirty(pte_t pte)
 923 {
 924         pte_val(pte) |= _PAGE_SWC;
 925         if (pte_val(pte) & _PAGE_SWW)
 926                 pte_val(pte) &= ~_PAGE_RO;
 927         return pte;
 928 }
 929
 930 static inline pte_t pte_mkold(pte_t pte)
 931 {
 932 #ifdef CONFIG_PGSTE
 933         pte_val(pte) &= ~_PAGE_SWR;
 934 #endif
 935         return pte;
 936 }
 937
 938 static inline pte_t pte_mkyoung(pte_t pte)
 939 {
 940         return pte;
 941 }
 942
 943 static inline pte_t pte_mkspecial(pte_t pte)
 944 {
 945         pte_val(pte) |= _PAGE_SPECIAL;
 946         return pte;
 947 }
 948
 949 #ifdef CONFIG_HUGETLB_PAGE
 950 static inline pte_t pte_mkhuge(pte_t pte)
 951 {
 952         pte_val(pte) |= (_SEGMENT_ENTRY_LARGE | _SEGMENT_ENTRY_CO);
 953         return pte;
 954 }
 955 #endif
 956
 957 /*
 958  * Get (and clear) the user dirty bit for a pte.
 959  */
 960 static inline int ptep_test_and_clear_user_dirty(struct mm_struct *mm,
 961                                                  pte_t *ptep)
 962 {
 963         pgste_t pgste;
 964         int dirty = 0;
 965
 966         if (mm_has_pgste(mm)) {
 967                 pgste = pgste_get_lock(ptep);
 968                 pgste = pgste_update_all(ptep, pgste);
 969                 dirty = !!(pgste_val(pgste) & PGSTE_UC_BIT);
 970                 pgste_val(pgste) &= ~PGSTE_UC_BIT;
 971                 pgste_set_unlock(ptep, pgste);
 972                 return dirty;
 973         }
 974         return dirty;
 975 }
 976
 977 /*
 978  * Get (and clear) the user referenced bit for a pte.
 979  */
 980 static inline int ptep_test_and_clear_user_young(struct mm_struct *mm,
 981                                                  pte_t *ptep)
 982 {
 983         pgste_t pgste;
 984         int young = 0;
 985
 986         if (mm_has_pgste(mm)) {
 987                 pgste = pgste_get_lock(ptep);
 988                 pgste = pgste_update_young(ptep, pgste);
 989                 young = !!(pgste_val(pgste) & PGSTE_UR_BIT);
 990                 pgste_val(pgste) &= ~PGSTE_UR_BIT;
 991                 pgste_set_unlock(ptep, pgste);
 992         }
 993         return young;
 994 }
 995
 996 #define __HAVE_ARCH_PTEP_TEST_AND_CLEAR_YOUNG
 997 static inline int ptep_test_and_clear_young(struct vm_area_struct *vma,
 998                                             unsigned long addr, pte_t *ptep)
 999 {
1000         pgste_t pgste;
1001         pte_t pte;
1002
1003         if (mm_has_pgste(vma->vm_mm)) {
1004                 pgste = pgste_get_lock(ptep);
1005                 pgste = pgste_update_young(ptep, pgste);
1006                 pte = *ptep;
1007                 *ptep = pte_mkold(pte);
1008                 pgste_set_unlock(ptep, pgste);
1009                 return pte_young(pte);
1010         }
1011         return 0;
1012 }
1013
1014 #define __HAVE_ARCH_PTEP_CLEAR_YOUNG_FLUSH
1015 static inline int ptep_clear_flush_young(struct vm_area_struct *vma,
1016                                          unsigned long address, pte_t *ptep)
1017 {
1018         /* No need to flush TLB
1019          * On s390 reference bits are in storage key and never in TLB
1020          * With virtualization we handle the reference bit, without we
1021          * we can simply return */
1022         return ptep_test_and_clear_young(vma, address, ptep);
1023 }
1024
1025 static inline void __ptep_ipte(unsigned long address, pte_t *ptep)
1026 {
1027         if (!(pte_val(*ptep) & _PAGE_INVALID)) {
1028 #ifndef CONFIG_64BIT
1029                 /* pto must point to the start of the segment table */
1030                 pte_t *pto = (pte_t *) (((unsigned long) ptep) & 0x7ffffc00);
1031 #else
1032                 /* ipte in zarch mode can do the math */
1033                 pte_t *pto = ptep;
1034 #endif
1035                 asm volatile(
1036                         "       ipte    %2,%3"
1037                         : "=m" (*ptep) : "m" (*ptep),
1038                           "a" (pto), "a" (address));
1039         }
1040 }
1041
1042 /*
1043  * This is hard to understand. ptep_get_and_clear and ptep_clear_flush
1044  * both clear the TLB for the unmapped pte. The reason is that
1045  * ptep_get_and_clear is used in common code (e.g. change_pte_range)
1046  * to modify an active pte. The sequence is
1047  *   1) ptep_get_and_clear
1048  *   2) set_pte_at
1049  *   3) flush_tlb_range
1050  * On s390 the tlb needs to get flushed with the modification of the pte
1051  * if the pte is active. The only way how this can be implemented is to
1052  * have ptep_get_and_clear do the tlb flush. In exchange flush_tlb_range
1053  * is a nop.
1054  */
1055 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR
1056 static inline pte_t ptep_get_and_clear(struct mm_struct *mm,
1057                                        unsigned long address, pte_t *ptep)
1058 {
1059         pgste_t pgste;
1060         pte_t pte;
1061
1062         mm->context.flush_mm = 1;
1063         if (mm_has_pgste(mm)) {
1064                 pgste = pgste_get_lock(ptep);
1065                 pgste = pgste_ipte_notify(mm, address, ptep, pgste);
1066         }
1067
1068         pte = *ptep;
1069         if (!mm_exclusive(mm))
1070                 __ptep_ipte(address, ptep);
1071         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1072
1073         if (mm_has_pgste(mm)) {
1074                 pgste = pgste_update_all(&pte, pgste);
1075                 pgste_set_unlock(ptep, pgste);
1076         }
1077         return pte;
1078 }
1079
1080 #define __HAVE_ARCH_PTEP_MODIFY_PROT_TRANSACTION
1081 static inline pte_t ptep_modify_prot_start(struct mm_struct *mm,
1082                                            unsigned long address,
1083                                            pte_t *ptep)
1084 {
1085         pgste_t pgste;
1086         pte_t pte;
1087
1088         mm->context.flush_mm = 1;
1089         if (mm_has_pgste(mm)) {
1090                 pgste = pgste_get_lock(ptep);
1091                 pgste_ipte_notify(mm, address, ptep, pgste);
1092         }
1093
1094         pte = *ptep;
1095         if (!mm_exclusive(mm))
1096                 __ptep_ipte(address, ptep);
1097         return pte;
1098 }
1099
1100 static inline void ptep_modify_prot_commit(struct mm_struct *mm,
1101                                            unsigned long address,
1102                                            pte_t *ptep, pte_t pte)
1103 {
1104         if (mm_has_pgste(mm)) {
1105                 pgste_set_pte(ptep, pte);
1106                 pgste_set_unlock(ptep, *(pgste_t *)(ptep + PTRS_PER_PTE));
1107         } else
1108                 *ptep = pte;
1109 }
1110
1111 #define __HAVE_ARCH_PTEP_CLEAR_FLUSH
1112 static inline pte_t ptep_clear_flush(struct vm_area_struct *vma,
1113                                      unsigned long address, pte_t *ptep)
1114 {
1115         pgste_t pgste;
1116         pte_t pte;
1117
1118         if (mm_has_pgste(vma->vm_mm)) {
1119                 pgste = pgste_get_lock(ptep);
1120                 pgste = pgste_ipte_notify(vma->vm_mm, address, ptep, pgste);
1121         }
1122
1123         pte = *ptep;
1124         __ptep_ipte(address, ptep);
1125         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1126
1127         if (mm_has_pgste(vma->vm_mm)) {
1128                 pgste = pgste_update_all(&pte, pgste);
1129                 pgste_set_unlock(ptep, pgste);
1130         }
1131         return pte;
1132 }
1133
1134 /*
1135  * The batched pte unmap code uses ptep_get_and_clear_full to clear the
1136  * ptes. Here an optimization is possible. tlb_gather_mmu flushes all
1137  * tlbs of an mm if it can guarantee that the ptes of the mm_struct
1138  * cannot be accessed while the batched unmap is running. In this case
1139  * full==1 and a simple pte_clear is enough. See tlb.h.
1140  */
1141 #define __HAVE_ARCH_PTEP_GET_AND_CLEAR_FULL
1142 static inline pte_t ptep_get_and_clear_full(struct mm_struct *mm,
1143                                             unsigned long address,
1144                                             pte_t *ptep, int full)
1145 {
1146         pgste_t pgste;
1147         pte_t pte;
1148
1149         if (mm_has_pgste(mm)) {
1150                 pgste = pgste_get_lock(ptep);
1151                 if (!full)
1152                         pgste = pgste_ipte_notify(mm, address, ptep, pgste);
1153         }
1154
1155         pte = *ptep;
1156         if (!full)
1157                 __ptep_ipte(address, ptep);
1158         pte_val(*ptep) = _PAGE_TYPE_EMPTY;
1159
1160         if (mm_has_pgste(mm)) {
1161                 pgste = pgste_update_all(&pte, pgste);
1162                 pgste_set_unlock(ptep, pgste);
1163         }
1164         return pte;
1165 }
1166
1167 #define __HAVE_ARCH_PTEP_SET_WRPROTECT
1168 static inline pte_t ptep_set_wrprotect(struct mm_struct *mm,
1169                                        unsigned long address, pte_t *ptep)
1170 {
1171         pgste_t pgste;
1172         pte_t pte = *ptep;
1173
1174         if (pte_write(pte)) {
1175                 mm->context.flush_mm = 1;
1176                 if (mm_has_pgste(mm)) {
1177                         pgste = pgste_get_lock(ptep);
1178                         pgste = pgste_ipte_notify(mm, address, ptep, pgste);
1179                 }
1180
1181                 if (!mm_exclusive(mm))
1182                         __ptep_ipte(address, ptep);
1183                 pte = pte_wrprotect(pte);
1184
1185                 if (mm_has_pgste(mm)) {
1186                         pgste_set_pte(ptep, pte);
1187                         pgste_set_unlock(ptep, pgste);
1188                 } else
1189                         *ptep = pte;
1190         }
1191         return pte;
1192 }
1193
1194 #define __HAVE_ARCH_PTEP_SET_ACCESS_FLAGS
1195 static inline int ptep_set_access_flags(struct vm_area_struct *vma,
1196                                         unsigned long address, pte_t *ptep,
1197                                         pte_t entry, int dirty)
1198 {
1199         pgste_t pgste;
1200
1201         if (pte_same(*ptep, entry))
1202                 return 0;
1203         if (mm_has_pgste(vma->vm_mm)) {
1204                 pgste = pgste_get_lock(ptep);
1205                 pgste = pgste_ipte_notify(vma->vm_mm, address, ptep, pgste);
1206         }
1207
1208         __ptep_ipte(address, ptep);
1209
1210         if (mm_has_pgste(vma->vm_mm)) {
1211                 pgste_set_pte(ptep, entry);
1212                 pgste_set_unlock(ptep, pgste);
1213         } else
1214                 *ptep = entry;
1215         return 1;
1216 }
1217
1218 /*
1219  * Conversion functions: convert a page and protection to a page entry,
1220  * and a page entry and page directory to the page they refer to.
1221  */
1222 static inline pte_t mk_pte_phys(unsigned long physpage, pgprot_t pgprot)
1223 {
1224         pte_t __pte;
1225         pte_val(__pte) = physpage + pgprot_val(pgprot);
1226         return __pte;
1227 }
1228
1229 static inline pte_t mk_pte(struct page *page, pgprot_t pgprot)
1230 {
1231         unsigned long physpage = page_to_phys(page);
1232         pte_t __pte = mk_pte_phys(physpage, pgprot);
1233
1234         if ((pte_val(__pte) & _PAGE_SWW) && PageDirty(page)) {
1235                 pte_val(__pte) |= _PAGE_SWC;
1236                 pte_val(__pte) &= ~_PAGE_RO;
1237         }
1238         return __pte;
1239 }
1240
1241 #define pgd_index(address) (((address) >> PGDIR_SHIFT) & (PTRS_PER_PGD-1))
1242 #define pud_index(address) (((address) >> PUD_SHIFT) & (PTRS_PER_PUD-1))
1243 #define pmd_index(address) (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1))
1244 #define pte_index(address) (((address) >> PAGE_SHIFT) & (PTRS_PER_PTE-1))
1245
1246 #define pgd_offset(mm, address) ((mm)->pgd + pgd_index(address))
1247 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
1248
1249 #ifndef CONFIG_64BIT
1250
1251 #define pmd_deref(pmd) (pmd_val(pmd) & _SEGMENT_ENTRY_ORIGIN)
1252 #define pud_deref(pmd) ({ BUG(); 0UL; })
1253 #define pgd_deref(pmd) ({ BUG(); 0UL; })
1254
1255 #define pud_offset(pgd, address) ((pud_t *) pgd)
1256 #define pmd_offset(pud, address) ((pmd_t *) pud + pmd_index(address))
1257
1258 #else /* CONFIG_64BIT */
1259
1260 #define pmd_deref(pmd) (pmd_val(pmd) & _SEGMENT_ENTRY_ORIGIN)
1261 #define pud_deref(pud) (pud_val(pud) & _REGION_ENTRY_ORIGIN)
1262 #define pgd_deref(pgd) (pgd_val(pgd) & _REGION_ENTRY_ORIGIN)
1263
1264 static inline pud_t *pud_offset(pgd_t *pgd, unsigned long address)
1265 {
1266         pud_t *pud = (pud_t *) pgd;
1267         if ((pgd_val(*pgd) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R2)
1268                 pud = (pud_t *) pgd_deref(*pgd);
1269         return pud  + pud_index(address);
1270 }
1271
1272 static inline pmd_t *pmd_offset(pud_t *pud, unsigned long address)
1273 {
1274         pmd_t *pmd = (pmd_t *) pud;
1275         if ((pud_val(*pud) & _REGION_ENTRY_TYPE_MASK) == _REGION_ENTRY_TYPE_R3)
1276                 pmd = (pmd_t *) pud_deref(*pud);
1277         return pmd + pmd_index(address);
1278 }
1279
1280 #endif /* CONFIG_64BIT */
1281
1282 #define pfn_pte(pfn,pgprot) mk_pte_phys(__pa((pfn) << PAGE_SHIFT),(pgprot))
1283 #define pte_pfn(x) (pte_val(x) >> PAGE_SHIFT)
1284 #define pte_page(x) pfn_to_page(pte_pfn(x))
1285
1286 #define pmd_page(pmd) pfn_to_page(pmd_val(pmd) >> PAGE_SHIFT)
1287
1288 /* Find an entry in the lowest level page table.. */
1289 #define pte_offset(pmd, addr) ((pte_t *) pmd_deref(*(pmd)) + pte_index(addr))
1290 #define pte_offset_kernel(pmd, address) pte_offset(pmd,address)
1291 #define pte_offset_map(pmd, address) pte_offset_kernel(pmd, address)
1292 #define pte_unmap(pte) do { } while (0)
1293
1294 static inline void __pmd_idte(unsigned long address, pmd_t *pmdp)
1295 {
1296         unsigned long sto = (unsigned long) pmdp -
1297                             pmd_index(address) * sizeof(pmd_t);
1298
1299         if (!(pmd_val(*pmdp) & _SEGMENT_ENTRY_INV)) {
1300                 asm volatile(
1301                         "       .insn   rrf,0xb98e0000,%2,%3,0,0"
1302                         : "=m" (*pmdp)
1303                         : "m" (*pmdp), "a" (sto),
1304                           "a" ((address & HPAGE_MASK))
1305                         : "cc"
1306                 );
1307         }
1308 }
1309
1310 #if defined(CONFIG_TRANSPARENT_HUGEPAGE) || defined(CONFIG_HUGETLB_PAGE)
1311 static inline unsigned long massage_pgprot_pmd(pgprot_t pgprot)
1312 {
1313         /*
1314          * pgprot is PAGE_NONE, PAGE_RO, or PAGE_RW (see __Pxxx / __Sxxx)
1315          * Convert to segment table entry format.
1316          */
1317         if (pgprot_val(pgprot) == pgprot_val(PAGE_NONE))
1318                 return pgprot_val(SEGMENT_NONE);
1319         if (pgprot_val(pgprot) == pgprot_val(PAGE_RO))
1320                 return pgprot_val(SEGMENT_RO);
1321         return pgprot_val(SEGMENT_RW);
1322 }
1323
1324 static inline pmd_t pmd_modify(pmd_t pmd, pgprot_t newprot)
1325 {
1326         pmd_val(pmd) &= _SEGMENT_CHG_MASK;
1327         pmd_val(pmd) |= massage_pgprot_pmd(newprot);
1328         return pmd;
1329 }
1330
1331 static inline pmd_t mk_pmd_phys(unsigned long physpage, pgprot_t pgprot)
1332 {
1333         pmd_t __pmd;
1334         pmd_val(__pmd) = physpage + massage_pgprot_pmd(pgprot);
1335         return __pmd;
1336 }
1337
1338 static inline pmd_t pmd_mkwrite(pmd_t pmd)
1339 {
1340         /* Do not clobber _HPAGE_TYPE_NONE pages! */
1341         if (!(pmd_val(pmd) & _SEGMENT_ENTRY_INV))
1342                 pmd_val(pmd) &= ~_SEGMENT_ENTRY_RO;
1343         return pmd;
1344 }
1345 #endif /* CONFIG_TRANSPARENT_HUGEPAGE || CONFIG_HUGETLB_PAGE */
1346
1347 #ifdef CONFIG_TRANSPARENT_HUGEPAGE
1348
1349 #define __HAVE_ARCH_PGTABLE_DEPOSIT
1350 extern void pgtable_trans_huge_deposit(struct mm_struct *mm, pgtable_t pgtable);
1351
1352 #define __HAVE_ARCH_PGTABLE_WITHDRAW
1353 extern pgtable_t pgtable_trans_huge_withdraw(struct mm_struct *mm);
1354
1355 static inline int pmd_trans_splitting(pmd_t pmd)
1356 {
1357         return pmd_val(pmd) & _SEGMENT_ENTRY_SPLIT;
1358 }
1359
1360 static inline void set_pmd_at(struct mm_struct *mm, unsigned long addr,
1361                               pmd_t *pmdp, pmd_t entry)
1362 {
1363         if (!(pmd_val(entry) & _SEGMENT_ENTRY_INV) && MACHINE_HAS_EDAT1)
1364                 pmd_val(entry) |= _SEGMENT_ENTRY_CO;
1365         *pmdp = entry;
1366 }
1367
1368 static inline pmd_t pmd_mkhuge(pmd_t pmd)
1369 {
1370         pmd_val(pmd) |= _SEGMENT_ENTRY_LARGE;
1371         return pmd;
1372 }
1373
1374 static inline pmd_t pmd_wrprotect(pmd_t pmd)
1375 {
1376         pmd_val(pmd) |= _SEGMENT_ENTRY_RO;
1377         return pmd;
1378 }
1379
1380 static inline pmd_t pmd_mkdirty(pmd_t pmd)
1381 {
1382         /* No dirty bit in the segment table entry. */
1383         return pmd;
1384 }
1385
1386 static inline pmd_t pmd_mkold(pmd_t pmd)
1387 {
1388         /* No referenced bit in the segment table entry. */
1389         return pmd;
1390 }
1391
1392 static inline pmd_t pmd_mkyoung(pmd_t pmd)
1393 {
1394         /* No referenced bit in the segment table entry. */
1395         return pmd;
1396 }
1397
1398 #define __HAVE_ARCH_PMDP_TEST_AND_CLEAR_YOUNG
1399 static inline int pmdp_test_and_clear_young(struct vm_area_struct *vma,
1400                                             unsigned long address, pmd_t *pmdp)
1401 {
1402         unsigned long pmd_addr = pmd_val(*pmdp) & HPAGE_MASK;
1403         long tmp, rc;
1404         int counter;
1405
1406         rc = 0;
1407         if (MACHINE_HAS_RRBM) {
1408                 counter = PTRS_PER_PTE >> 6;
1409                 asm volatile(
1410                         "0:     .insn   rre,0xb9ae0000,%0,%3\n" /* rrbm */
1411                         "       ogr     %1,%0\n"
1412                         "       la      %3,0(%4,%3)\n"
1413                         "       brct    %2,0b\n"
1414                         : "=&d" (tmp), "+&d" (rc), "+d" (counter),
1415                           "+a" (pmd_addr)
1416                         : "a" (64 * 4096UL) : "cc");
1417                 rc = !!rc;
1418         } else {
1419                 counter = PTRS_PER_PTE;
1420                 asm volatile(
1421                         "0:     rrbe    0,%2\n"
1422                         "       la      %2,0(%3,%2)\n"
1423                         "       brc     12,1f\n"
1424                         "       lhi     %0,1\n"
1425                         "1:     brct    %1,0b\n"
1426                         : "+d" (rc), "+d" (counter), "+a" (pmd_addr)
1427                         : "a" (4096UL) : "cc");
1428         }
1429         return rc;
1430 }
1431
1432 #define __HAVE_ARCH_PMDP_GET_AND_CLEAR
1433 static inline pmd_t pmdp_get_and_clear(struct mm_struct *mm,
1434                                        unsigned long address, pmd_t *pmdp)
1435 {
1436         pmd_t pmd = *pmdp;
1437
1438         __pmd_idte(address, pmdp);
1439         pmd_clear(pmdp);
1440         return pmd;
1441 }
1442
1443 #define __HAVE_ARCH_PMDP_CLEAR_FLUSH
1444 static inline pmd_t pmdp_clear_flush(struct vm_area_struct *vma,
1445                                      unsigned long address, pmd_t *pmdp)
1446 {
1447         return pmdp_get_and_clear(vma->vm_mm, address, pmdp);
1448 }
1449
1450 #define __HAVE_ARCH_PMDP_INVALIDATE
1451 static inline void pmdp_invalidate(struct vm_area_struct *vma,
1452                                    unsigned long address, pmd_t *pmdp)
1453 {
1454         __pmd_idte(address, pmdp);
1455 }
1456
1457 #define __HAVE_ARCH_PMDP_SET_WRPROTECT
1458 static inline void pmdp_set_wrprotect(struct mm_struct *mm,
1459                                       unsigned long address, pmd_t *pmdp)
1460 {
1461         pmd_t pmd = *pmdp;
1462
1463         if (pmd_write(pmd)) {
1464                 __pmd_idte(address, pmdp);
1465                 set_pmd_at(mm, address, pmdp, pmd_wrprotect(pmd));
1466         }
1467 }
1468
1469 #define pfn_pmd(pfn, pgprot)    mk_pmd_phys(__pa((pfn) << PAGE_SHIFT), (pgprot))
1470 #define mk_pmd(page, pgprot)    pfn_pmd(page_to_pfn(page), (pgprot))
1471
1472 static inline int pmd_trans_huge(pmd_t pmd)
1473 {
1474         return pmd_val(pmd) & _SEGMENT_ENTRY_LARGE;
1475 }
1476
1477 static inline int has_transparent_hugepage(void)
1478 {
1479         return MACHINE_HAS_HPAGE ? 1 : 0;
1480 }
1481
1482 static inline unsigned long pmd_pfn(pmd_t pmd)
1483 {
1484         return pmd_val(pmd) >> PAGE_SHIFT;
1485 }
1486 #endif /* CONFIG_TRANSPARENT_HUGEPAGE */
1487
1488 /*
1489  * 31 bit swap entry format:
1490  * A page-table entry has some bits we have to treat in a special way.
1491  * Bits 0, 20 and bit 23 have to be zero, otherwise an specification
1492  * exception will occur instead of a page translation exception. The
1493  * specifiation exception has the bad habit not to store necessary
1494  * information in the lowcore.
1495  * Bit 21 and bit 22 are the page invalid bit and the page protection
1496  * bit. We set both to indicate a swapped page.
1497  * Bit 30 and 31 are used to distinguish the different page types. For
1498  * a swapped page these bits need to be zero.
1499  * This leaves the bits 1-19 and bits 24-29 to store type and offset.
1500  * We use the 5 bits from 25-29 for the type and the 20 bits from 1-19
1501  * plus 24 for the offset.
1502  * 0|     offset        |0110|o|type |00|
1503  * 0 0000000001111111111 2222 2 22222 33
1504  * 0 1234567890123456789 0123 4 56789 01
1505  *
1506  * 64 bit swap entry format:
1507  * A page-table entry has some bits we have to treat in a special way.
1508  * Bits 52 and bit 55 have to be zero, otherwise an specification
1509  * exception will occur instead of a page translation exception. The
1510  * specifiation exception has the bad habit not to store necessary
1511  * information in the lowcore.
1512  * Bit 53 and bit 54 are the page invalid bit and the page protection
1513  * bit. We set both to indicate a swapped page.
1514  * Bit 62 and 63 are used to distinguish the different page types. For
1515  * a swapped page these bits need to be zero.
1516  * This leaves the bits 0-51 and bits 56-61 to store type and offset.
1517  * We use the 5 bits from 57-61 for the type and the 53 bits from 0-51
1518  * plus 56 for the offset.
1519  * |                      offset                        |0110|o|type |00|
1520  *  0000000000111111111122222222223333333333444444444455 5555 5 55566 66
1521  *  0123456789012345678901234567890123456789012345678901 2345 6 78901 23
1522  */
1523 #ifndef CONFIG_64BIT
1524 #define __SWP_OFFSET_MASK (~0UL >> 12)
1525 #else
1526 #define __SWP_OFFSET_MASK (~0UL >> 11)
1527 #endif
1528 static inline pte_t mk_swap_pte(unsigned long type, unsigned long offset)
1529 {
1530         pte_t pte;
1531         offset &= __SWP_OFFSET_MASK;
1532         pte_val(pte) = _PAGE_TYPE_SWAP | ((type & 0x1f) << 2) |
1533                 ((offset & 1UL) << 7) | ((offset & ~1UL) << 11);
1534         return pte;
1535 }
1536
1537 #define __swp_type(entry)       (((entry).val >> 2) & 0x1f)
1538 #define __swp_offset(entry)     (((entry).val >> 11) | (((entry).val >> 7) & 1))
1539 #define __swp_entry(type,offset) ((swp_entry_t) { pte_val(mk_swap_pte((type),(offset))) })
1540
1541 #define __pte_to_swp_entry(pte) ((swp_entry_t) { pte_val(pte) })
1542 #define __swp_entry_to_pte(x)   ((pte_t) { (x).val })
1543
1544 #ifndef CONFIG_64BIT
1545 # define PTE_FILE_MAX_BITS      26
1546 #else /* CONFIG_64BIT */
1547 # define PTE_FILE_MAX_BITS      59
1548 #endif /* CONFIG_64BIT */
1549
1550 #define pte_to_pgoff(__pte) \
1551         ((((__pte).pte >> 12) << 7) + (((__pte).pte >> 1) & 0x7f))
1552
1553 #define pgoff_to_pte(__off) \
1554         ((pte_t) { ((((__off) & 0x7f) << 1) + (((__off) >> 7) << 12)) \
1555                    | _PAGE_TYPE_FILE })
1556
1557 #endif /* !__ASSEMBLY__ */
1558
1559 #define kern_addr_valid(addr)   (1)
1560
1561 extern int vmem_add_mapping(unsigned long start, unsigned long size);
1562 extern int vmem_remove_mapping(unsigned long start, unsigned long size);
1563 extern int s390_enable_sie(void);
1564
1565 /*
1566  * No page table caches to initialise
1567  */
1568 static inline void pgtable_cache_init(void) { }
1569 static inline void check_pgt_cache(void) { }
1570
1571 #include <asm-generic/pgtable.h>
1572
1573 #endif /* _S390_PAGE_H */