packages/devs/eth/arm/iq80321/v2_0/include/devs_eth_iq80321.inl

   1 //==========================================================================
   2 //
   3 //      devs/eth/arm/iq80321/include/devs_eth_arm_iq80321.inl
   4 //
   5 //      IQ80321 ethernet I/O definitions.
   6 //
   7 //==========================================================================
   8 //####ECOSGPLCOPYRIGHTBEGIN####
   9 // -------------------------------------------
  10 // This file is part of eCos, the Embedded Configurable Operating System.
  11 // Copyright (C) 1998, 1999, 2000, 2001, 2002 Red Hat, Inc.
  12 //
  13 // eCos is free software; you can redistribute it and/or modify it under
  14 // the terms of the GNU General Public License as published by the Free
  15 // Software Foundation; either version 2 or (at your option) any later version.
  16 //
  17 // eCos is distributed in the hope that it will be useful, but WITHOUT ANY
  18 // WARRANTY; without even the implied warranty of MERCHANTABILITY or
  19 // FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  20 // for more details.
  21 //
  22 // You should have received a copy of the GNU General Public License along
  23 // with eCos; if not, write to the Free Software Foundation, Inc.,
  24 // 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA.
  25 //
  26 // As a special exception, if other files instantiate templates or use macros
  27 // or inline functions from this file, or you compile this file and link it
  28 // with other works to produce a work based on this file, this file does not
  29 // by itself cause the resulting work to be covered by the GNU General Public
  30 // License. However the source code for this file must still be made available
  31 // in accordance with section (3) of the GNU General Public License.
  32 //
  33 // This exception does not invalidate any other reasons why a work based on
  34 // this file might be covered by the GNU General Public License.
  35 //
  36 // Alternative licenses for eCos may be arranged by contacting Red Hat, Inc.
  37 // at http://sources.redhat.com/ecos/ecos-license/
  38 // -------------------------------------------
  39 //####ECOSGPLCOPYRIGHTEND####
  40 //==========================================================================
  41 //#####DESCRIPTIONBEGIN####
  42 //
  43 // Author(s):   msalter
  44 // Contributors:msalter
  45 // Date:        2002-01-10
  46 // Purpose:     IQ80321 ethernet defintions
  47 //####DESCRIPTIONEND####
  48 //==========================================================================
  49
  50 #include <cyg/hal/hal_intr.h>           // CYGNUM_HAL_INTERRUPT_ETHERNET
  51 #include <cyg/hal/hal_cache.h>          // HAL_DCACHE_LINE_SIZE
  52 #include <cyg/hal/plf_io.h>             // CYGARC_UNCACHED_ADDRESS
  53
  54 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80321_I82544_ETH0
  55
  56 // Use auto speed detection
  57 #define CYGHWR_DEVS_ETH_INTEL_I82544_USE_ASD
  58
  59 #define CYGHWR_INTEL_I82544_PCI_VIRT_TO_BUS( _x_ ) ((cyg_uint32)CYGARC_VIRT_TO_BUS(_x_))
  60 #define CYGHWR_INTEL_I82544_PCI_BUS_TO_VIRT( _x_ ) ((cyg_uint32)CYGARC_BUS_TO_VIRT(_x_))
  61
  62 #define MAX_PACKET_SIZE   1536
  63 #define SIZEOF_DESCRIPTOR 16
  64
  65 #define CYGHWR_INTEL_I82544_PCI_MEM_MAP_SIZE \
  66   (((MAX_PACKET_SIZE + SIZEOF_DESCRIPTOR) * \
  67      (MAX_TX_DESCRIPTORS + MAX_RX_DESCRIPTORS)) + 64)
  68
  69 static char pci_mem_buffer[CYGHWR_INTEL_I82544_PCI_MEM_MAP_SIZE + HAL_DCACHE_LINE_SIZE];
  70
  71 #define CYGHWR_INTEL_I82544_PCI_MEM_MAP_BASE \
  72   (CYGARC_UNCACHED_ADDRESS(((unsigned)pci_mem_buffer + HAL_DCACHE_LINE_SIZE - 1) & ~(HAL_DCACHE_LINE_SIZE - 1)))
  73
  74 static I82544 i82544_eth0_priv_data = {
  75 #ifdef CYGSEM_DEVS_ETH_ARM_IQ80321_I82544_ETH0_SET_ESA
  76     hardwired_esa: 1,
  77     mac_address: CYGDAT_DEVS_ETH_ARM_IQ80321_I82544_ETH0_ESA
  78 #else
  79     hardwired_esa: 0,
  80 #endif
  81 };
  82
  83 ETH_DRV_SC(i82544_sc0,
  84            &i82544_eth0_priv_data,      // Driver specific data
  85            CYGDAT_DEVS_ETH_ARM_IQ80321_I82544_ETH0_NAME, // Name for device
  86            i82544_start,
  87            i82544_stop,
  88            i82544_ioctl,
  89            i82544_can_send,
  90            i82544_send,
  91            i82544_recv,
  92            i82544_deliver,
  93            i82544_poll,
  94            i82544_int_vector
  95     );
  96
  97 NETDEVTAB_ENTRY(i82544_netdev0,
  98                 "i82544_" CYGDAT_DEVS_ETH_ARM_IQ80321_I82544_ETH0_NAME,
  99                 i82544_init,
 100                 &i82544_sc0);
 101
 102 #endif // CYGPKG_DEVS_ETH_ARM_IQ80321_I82544_ETH0
 103
 104
 105 // These arrays are used for sanity checking of pointers
 106 I82544 *
 107 i82544_priv_array[CYGNUM_DEVS_ETH_INTEL_I82544_DEV_COUNT] = {
 108 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80321_I82544_ETH0
 109     &i82544_eth0_priv_data,
 110 #endif
 111 };
 112
 113 #ifdef CYGDBG_USE_ASSERTS
 114 // These are only used when assertions are enabled
 115 cyg_netdevtab_entry_t *
 116 i82544_netdev_array[CYGNUM_DEVS_ETH_INTEL_I82544_DEV_COUNT] = {
 117 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80321_I82544_ETH0
 118     &i82544_netdev0,
 119 #endif
 120 };
 121
 122 struct eth_drv_sc *
 123 i82544_sc_array[CYGNUM_DEVS_ETH_INTEL_I82544_DEV_COUNT] = {
 124 #ifdef CYGPKG_DEVS_ETH_ARM_IQ80321_I82544_ETH0
 125     &i82544_sc0,
 126 #endif
 127 };
 128 #endif // CYGDBG_USE_ASSERTS
 129
 130 // EOF devs_eth_arm_iq80321.inl