arch/arm/cpu/armv7/keystone/init.c

   1 /*
   2  * Keystone2: Architecture initialization
   3  *
   4  * (C) Copyright 2012-2014
   5  *     Texas Instruments Incorporated, <www.ti.com>
   6  *
   7  * SPDX-License-Identifier:     GPL-2.0+
   8  */
   9
  10 #include <common.h>
  11 #include <ns16550.h>
  12 #include <asm/io.h>
  13 #include <asm/arch/msmc.h>
  14 #include <asm/arch/clock.h>
  15 #include <asm/arch/hardware.h>
  16
  17 void chip_configuration_unlock(void)
  18 {
  19         __raw_writel(KS2_KICK0_MAGIC, KS2_KICK0);
  20         __raw_writel(KS2_KICK1_MAGIC, KS2_KICK1);
  21 }
  22
  23 int arch_cpu_init(void)
  24 {
  25         chip_configuration_unlock();
  26         icache_enable();
  27
  28         msmc_share_all_segments(8);  /* TETRIS */
  29         msmc_share_all_segments(9);  /* NETCP */
  30         msmc_share_all_segments(10); /* QM PDSP */
  31         msmc_share_all_segments(11); /* PCIE 0 */
  32 #ifdef CONFIG_SOC_K2E
  33         msmc_share_all_segments(13); /* PCIE 1 */
  34 #endif
  35
  36         /*
  37          * just initialise the COM2 port so that TI specific
  38          * UART register PWREMU_MGMT is initialized. Linux UART
  39          * driver doesn't handle this.
  40          */
  41         NS16550_init((NS16550_t)(CONFIG_SYS_NS16550_COM2),
  42                      CONFIG_SYS_NS16550_CLK / 16 / CONFIG_BAUDRATE);
  43
  44         return 0;
  45 }
  46
  47 void reset_cpu(ulong addr)
  48 {
  49         volatile u32 *rstctrl = (volatile u32 *)(KS2_RSTCTRL);
  50         u32 tmp;
  51
  52         tmp = *rstctrl & KS2_RSTCTRL_MASK;
  53         *rstctrl = tmp | KS2_RSTCTRL_KEY;
  54
  55         *rstctrl &= KS2_RSTCTRL_SWRST;
  56
  57         for (;;)
  58                 ;
  59 }
  60
  61 void enable_caches(void)
  62 {
  63 #ifndef CONFIG_SYS_DCACHE_OFF
  64         /* Enable D-cache. I-cache is already enabled in start.S */
  65         dcache_enable();
  66 #endif
  67 }