arch/arm/include/asm/arch-arm720t/netarm_mem_module.h

   1 /*
   2  * include/asm-armnommu/arch-netarm/netarm_mem_module.h
   3  *
   4  * Copyright (C) 2005
   5  * Art Shipkowski, Videon Central, Inc., <art@videon-central.com>
   6  *
   7  * Copyright (C) 2000, 2001 NETsilicon, Inc.
   8  * Copyright (C) 2000, 2001 Red Hat, Inc.
   9  *
  10  * This software is copyrighted by Red Hat. LICENSEE agrees that
  11  * it will not delete this copyright notice, trademarks or protective
  12  * notices from any copy made by LICENSEE.
  13  *
  14  * This software is provided "AS-IS" and any express or implied
  15  * warranties or conditions, including but not limited to any
  16  * implied warranties of merchantability and fitness for a particular
  17  * purpose regarding this software. In no event shall Red Hat
  18  * be liable for any indirect, consequential, or incidental damages,
  19  * loss of profits or revenue, loss of use or data, or interruption
  20  * of business, whether the alleged damages are labeled in contract,
  21  * tort, or indemnity.
  22  *
  23  * This program is free software; you can redistribute it and/or modify
  24  * it under the terms of the GNU General Public License as published by
  25  * the Free Software Foundation; either version 2 of the License, or
  26  * (at your option) any later version.
  27  *
  28  * You should have received a copy of the GNU General Public License
  29  * along with this program; if not, write to the Free Software
  30  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  31  *
  32  * author(s) : Joe deBlaquiere
  33  *
  34  * Modified to support NS7520 by Art Shipkowski.
  35  */
  36
  37 #ifndef __NETARM_MEM_MODULE_REGISTERS_H
  38 #define __NETARM_MEM_MODULE_REGISTERS_H
  39
  40 /* GEN unit register offsets */
  41
  42 #define NETARM_MEM_MODULE_BASE          (0xFFC00000)
  43
  44 #define NETARM_MEM_MODULE_CONFIG        (0x00)
  45 #define NETARM_MEM_CS0_BASE_ADDR        (0x10)
  46 #define NETARM_MEM_CS0_OPTIONS          (0x14)
  47 #define NETARM_MEM_CS1_BASE_ADDR        (0x20)
  48 #define NETARM_MEM_CS1_OPTIONS          (0x24)
  49 #define NETARM_MEM_CS2_BASE_ADDR        (0x30)
  50 #define NETARM_MEM_CS2_OPTIONS          (0x34)
  51 #define NETARM_MEM_CS3_BASE_ADDR        (0x40)
  52 #define NETARM_MEM_CS3_OPTIONS          (0x44)
  53 #define NETARM_MEM_CS4_BASE_ADDR        (0x50)
  54 #define NETARM_MEM_CS4_OPTIONS          (0x54)
  55
  56 /* select bitfield defintions */
  57
  58 /* Module Configuration Register ( 0xFFC0_0000 ) */
  59
  60 #define NETARM_MEM_CFG_REFR_COUNT_MASK  (0xFF000000)
  61 #define NETARM_MEM_CFG_REFRESH_EN       (0x00800000)
  62
  63 #define NETARM_MEM_CFG_REFR_CYCLE_8CLKS (0x00000000)
  64 #define NETARM_MEM_CFG_REFR_CYCLE_6CLKS (0x00200000)
  65 #define NETARM_MEM_CFG_REFR_CYCLE_5CLKS (0x00400000)
  66 #define NETARM_MEM_CFG_REFR_CYCLE_4CLKS (0x00600000)
  67
  68 #define NETARM_MEM_CFG_PORTC_AMUX       (0x00100000)
  69
  70 #define NETARM_MEM_CFG_A27_ADDR         (0x00080000)
  71 #define NETARM_MEM_CFG_A27_CS0OE        (0x00000000)
  72
  73 #define NETARM_MEM_CFG_A26_ADDR         (0x00040000)
  74 #define NETARM_MEM_CFG_A26_CS0WE        (0x00000000)
  75
  76 #define NETARM_MEM_CFG_A25_ADDR         (0x00020000)
  77 #define NETARM_MEM_CFG_A25_BLAST        (0x00000000)
  78
  79 #define NETARM_MEM_CFG_PORTC_AMUX2      (0x00010000)
  80
  81
  82 /* range on this period is about 1 to 275 usec (with 18.432MHz clock)   */
  83 /* the expression will round down, so make sure to reverse it to verify */
  84 /* it is what you want. period = [( count + 1 ) * 20] / Fcrystal        */
  85 /* (note: Fxtal = Fcrystal/5, see HWRefGuide sections 8.2.5 and 11.3.2) */
  86
  87 #define NETARM_MEM_REFR_PERIOD_USEC(p)  (NETARM_MEM_CFG_REFR_COUNT_MASK & \
  88                                          (((((NETARM_XTAL_FREQ/(1000))*p)/(20000) \
  89                                             ) - (1) ) << (24)))
  90
  91 #if 0
  92 /* range on this period is about 1 to 275 usec (with 18.432MHz clock) */
  93 /* the expression will round down, so make sure to reverse it toverify */
  94 /* it is what you want. period = [( count + 1 ) * 4] / Fxtal          */
  95
  96 #define NETARM_MEM_REFR_PERIOD_USEC(p)  (NETARM_MEM_CFG_REFR_COUNT_MASK & \
  97                                          (((((NETARM_XTAL_FREQ/(1000))*p)/(4000) \
  98                                             ) - (1) ) << (24)))
  99 #endif
 100
 101 /* Base Address Registers (0xFFC0_00X0) */
 102
 103 #define NETARM_MEM_BAR_BASE_MASK        (0xFFFFF000)
 104
 105 /* macro to define base */
 106
 107 #define NETARM_MEM_BAR_BASE(x)          ((x) & NETARM_MEM_BAR_BASE_MASK)
 108
 109 #define NETARM_MEM_BAR_DRAM_FP          (0x00000000)
 110 #define NETARM_MEM_BAR_DRAM_EDO         (0x00000100)
 111 #define NETARM_MEM_BAR_DRAM_SYNC        (0x00000200)
 112
 113 #define NETARM_MEM_BAR_DRAM_MUX_INT     (0x00000000)
 114 #define NETARM_MEM_BAR_DRAM_MUX_EXT     (0x00000080)
 115
 116 #define NETARM_MEM_BAR_DRAM_MUX_BAL     (0x00000000)
 117 #define NETARM_MEM_BAR_DRAM_MUX_UNBAL   (0x00000020)
 118
 119 #define NETARM_MEM_BAR_1BCLK_IDLE       (0x00000010)
 120
 121 #define NETARM_MEM_BAR_DRAM_SEL         (0x00000008)
 122
 123 #define NETARM_MEM_BAR_BURST_EN         (0x00000004)
 124
 125 #define NETARM_MEM_BAR_WRT_PROT         (0x00000002)
 126
 127 #define NETARM_MEM_BAR_VALID            (0x00000001)
 128
 129 /* Option Registers (0xFFC0_00X4) */
 130
 131 /* macro to define which bits of the base are significant */
 132
 133 #define NETARM_MEM_OPT_BASE_USE(x)      ((x) & NETARM_MEM_BAR_BASE_MASK)
 134
 135 #define NETARM_MEM_OPT_WAIT_MASK        (0x00000F00)
 136
 137 #define NETARM_MEM_OPT_WAIT_STATES(x)   (((x) << 8 ) & NETARM_MEM_OPT_WAIT_MASK )
 138
 139 #define NETARM_MEM_OPT_BCYC_1           (0x00000000)
 140 #define NETARM_MEM_OPT_BCYC_2           (0x00000040)
 141 #define NETARM_MEM_OPT_BCYC_3           (0x00000080)
 142 #define NETARM_MEM_OPT_BCYC_4           (0x000000C0)
 143
 144 #define NETARM_MEM_OPT_BSIZE_2          (0x00000000)
 145 #define NETARM_MEM_OPT_BSIZE_4          (0x00000010)
 146 #define NETARM_MEM_OPT_BSIZE_8          (0x00000020)
 147 #define NETARM_MEM_OPT_BSIZE_16         (0x00000030)
 148
 149 #define NETARM_MEM_OPT_32BIT            (0x00000000)
 150 #define NETARM_MEM_OPT_16BIT            (0x00000004)
 151 #define NETARM_MEM_OPT_8BIT             (0x00000008)
 152 #define NETARM_MEM_OPT_32BIT_EXT_ACK    (0x0000000C)
 153
 154 #define NETARM_MEM_OPT_BUS_SIZE_MASK    (0x0000000C)
 155
 156 #define NETARM_MEM_OPT_READ_ASYNC       (0x00000000)
 157 #define NETARM_MEM_OPT_READ_SYNC        (0x00000002)
 158
 159 #define NETARM_MEM_OPT_WRITE_ASYNC      (0x00000000)
 160 #define NETARM_MEM_OPT_WRITE_SYNC       (0x00000001)
 161
 162 #ifdef CONFIG_NETARM_NS7520
 163 /* The NS7520 has a second options register for each chip select */
 164 #define NETARM_MEM_CS0_OPTIONS_B  (0x18)
 165 #define NETARM_MEM_CS1_OPTIONS_B  (0x28)
 166 #define NETARM_MEM_CS2_OPTIONS_B  (0x38)
 167 #define NETARM_MEM_CS3_OPTIONS_B  (0x48)
 168 #define NETARM_MEM_CS4_OPTIONS_B  (0x58)
 169
 170 /* Option B Registers (0xFFC0_00x8) */
 171 #define NETARM_MEM_OPTB_SYNC_1_STAGE    (0x00000001)
 172 #define NETARM_MEM_OPTB_SYNC_2_STAGE    (0x00000002)
 173 #define NETARM_MEM_OPTB_BCYC_PLUS0      (0x00000000)
 174 #define NETARM_MEM_OPTB_BCYC_PLUS4      (0x00000004)
 175 #define NETARM_MEM_OPTB_BCYC_PLUS8      (0x00000008)
 176 #define NETARM_MEM_OPTB_BCYC_PLUS12     (0x0000000C)
 177
 178 #define NETARM_MEM_OPTB_WAIT_PLUS0      (0x00000000)
 179 #define NETARM_MEM_OPTB_WAIT_PLUS16     (0x00000010)
 180 #define NETARM_MEM_OPTB_WAIT_PLUS32     (0x00000020)
 181 #define NETARM_MEM_OPTB_WAIT_PLUS48     (0x00000030)
 182 #endif
 183
 184 #endif