arch/arm/include/asm/arch-mx6/clock.h

   1 /*
   2  * (C) Copyright 2009
   3  * Stefano Babic, DENX Software Engineering, sbabic@denx.de.
   4  *
   5  * SPDX-License-Identifier:     GPL-2.0+
   6  */
   7
   8 #ifndef __ASM_ARCH_CLOCK_H
   9 #define __ASM_ARCH_CLOCK_H
  10
  11 #include <common.h>
  12
  13 #ifdef CONFIG_SYS_MX6_HCLK
  14 #define MXC_HCLK        CONFIG_SYS_MX6_HCLK
  15 #else
  16 #define MXC_HCLK        24000000
  17 #endif
  18
  19 #ifdef CONFIG_SYS_MX6_CLK32
  20 #define MXC_CLK32       CONFIG_SYS_MX6_CLK32
  21 #else
  22 #define MXC_CLK32       32768
  23 #endif
  24
  25 enum mxc_clock {
  26         MXC_ARM_CLK = 0,
  27         MXC_PER_CLK,
  28         MXC_AHB_CLK,
  29         MXC_IPG_CLK,
  30         MXC_IPG_PERCLK,
  31         MXC_UART_CLK,
  32         MXC_CSPI_CLK,
  33         MXC_AXI_CLK,
  34         MXC_EMI_SLOW_CLK,
  35         MXC_DDR_CLK,
  36         MXC_ESDHC_CLK,
  37         MXC_ESDHC2_CLK,
  38         MXC_ESDHC3_CLK,
  39         MXC_ESDHC4_CLK,
  40         MXC_SATA_CLK,
  41         MXC_NFC_CLK,
  42         MXC_I2C_CLK,
  43 #ifdef CONFIG_VIDEO_MXS
  44         MXC_LCDIF_CLK,
  45 #endif
  46 };
  47
  48 enum enet_freq {
  49         ENET_25MHZ,
  50         ENET_50MHZ,
  51         ENET_100MHZ,
  52         ENET_125MHZ,
  53 };
  54
  55 struct clk {
  56         const char *name;
  57         int id;
  58         /* Source clock this clk depends on */
  59         struct clk *parent;
  60         /* Secondary clock to enable/disable with this clock */
  61         struct clk *secondary;
  62         /* Current clock rate */
  63         unsigned long rate;
  64         /* Reference count of clock enable/disable */
  65         __s8 usecount;
  66         /* Register bit position for clock's enable/disable control. */
  67         u8 enable_shift;
  68         /* Register address for clock's enable/disable control. */
  69         void *enable_reg;
  70         u32 flags;
  71         /*
  72          * Function ptr to recalculate the clock's rate based on parent
  73          * clock's rate
  74          */
  75         void (*recalc) (struct clk *);
  76         /*
  77          * Function ptr to set the clock to a new rate. The rate must match a
  78          * supported rate returned from round_rate. Leave blank if clock is not
  79         * programmable
  80          */
  81         int (*set_rate) (struct clk *, unsigned long);
  82         /*
  83          * Function ptr to round the requested clock rate to the nearest
  84          * supported rate that is less than or equal to the requested rate.
  85          */
  86         unsigned long (*round_rate) (struct clk *, unsigned long);
  87         /*
  88          * Function ptr to enable the clock. Leave blank if clock can not
  89          * be gated.
  90          */
  91         int (*enable) (struct clk *);
  92         /*
  93          * Function ptr to disable the clock. Leave blank if clock can not
  94          * be gated.
  95          */
  96         void (*disable) (struct clk *);
  97         /* Function ptr to set the parent clock of the clock. */
  98         int (*set_parent) (struct clk *, struct clk *);
  99 };
 100
 101 u32 imx_get_uartclk(void);
 102 u32 imx_get_fecclk(void);
 103 unsigned int mxc_get_clock(enum mxc_clock clk);
 104 int mxc_set_clock(u32 ref, u32 freq, enum mxc_clock clk);
 105 void setup_gpmi_io_clk(u32 cfg);
 106 void hab_caam_clock_enable(unsigned char enable);
 107 void enable_ocotp_clk(unsigned char enable);
 108 void enable_usboh3_clk(unsigned char enable);
 109 void enable_uart_clk(unsigned char enable);
 110 int enable_usdhc_clk(unsigned char enable, unsigned bus_num);
 111 int enable_sata_clock(void);
 112 void disable_sata_clock(void);
 113 int enable_pcie_clock(void);
 114 int enable_i2c_clk(unsigned char enable, unsigned i2c_num);
 115 int enable_spi_clk(unsigned char enable, unsigned spi_num);
 116 void enable_ipu_clock(void);
 117 int enable_fec_anatop_clock(enum enet_freq freq);
 118 void enable_enet_clk(unsigned char enable);
 119 void enable_qspi_clk(int qspi_num);
 120 void enable_thermal_clk(void);
 121 void ipu_clk_enable(void);
 122 void ipu_clk_disable(void);
 123 void ipu_di_clk_enable(int di);
 124 void ipu_di_clk_disable(int di);
 125 void ldb_clk_enable(int ldb);
 126 void ldb_clk_disable(int ldb);
 127 #ifdef CONFIG_VIDEO_MXS
 128 void lcdif_clk_enable(void);
 129 void lcdif_clk_disable(void);
 130 #endif
 131 #endif /* __ASM_ARCH_CLOCK_H */