arch/arm/include/asm/arch-orion5x/orion5x.h

   1 /*
   2  * Copyright (C) 2010 Albert ARIBAUD <albert.u.boot@aribaud.net>
   3  *
   4  * Based on original Kirkwood support which is
   5  * (C) Copyright 2009
   6  * Marvell Semiconductor <www.marvell.com>
   7  * Written-by: Prafulla Wadaskar <prafulla@marvell.com>
   8  *
   9  * Header file for Marvell's Orion SoC with Feroceon CPU core.
  10  *
  11  * See file CREDITS for list of people who contributed to this
  12  * project.
  13  *
  14  * This program is free software; you can redistribute it and/or
  15  * modify it under the terms of the GNU General Public License as
  16  * published by the Free Software Foundation; either version 2 of
  17  * the License, or (at your option) any later version.
  18  *
  19  * This program is distributed in the hope that it will be useful,
  20  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  21  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  22  * GNU General Public License for more details.
  23  *
  24  * You should have received a copy of the GNU General Public License
  25  * along with this program; if not, write to the Free Software
  26  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston,
  27  * MA 02110-1301 USA
  28  */
  29
  30 #ifndef _ASM_ARCH_ORION5X_H
  31 #define _ASM_ARCH_ORION5X_H
  32
  33 #if defined(CONFIG_FEROCEON)
  34
  35 /* SOC specific definations */
  36 #define ORION5X_REGISTER(x)                     (ORION5X_REGS_PHY_BASE + x)
  37
  38 /* Documented registers */
  39 #define ORION5X_DRAM_BASE                       (ORION5X_REGISTER(0x01500))
  40 #define ORION5X_TWSI_BASE                       (ORION5X_REGISTER(0x11000))
  41 #define ORION5X_UART0_BASE                      (ORION5X_REGISTER(0x12000))
  42 #define ORION5X_UART1_BASE                      (ORION5X_REGISTER(0x12100))
  43 #define ORION5X_MPP_BASE                        (ORION5X_REGISTER(0x10000))
  44 #define ORION5X_GPIO_BASE                       (ORION5X_REGISTER(0x10100))
  45 #define ORION5X_CPU_WIN_BASE                    (ORION5X_REGISTER(0x20000))
  46 #define ORION5X_CPU_REG_BASE                    (ORION5X_REGISTER(0x20100))
  47 #define ORION5X_TIMER_BASE                      (ORION5X_REGISTER(0x20300))
  48 #define ORION5X_REG_PCI_BASE                    (ORION5X_REGISTER(0x30000))
  49 #define ORION5X_REG_PCIE_BASE                   (ORION5X_REGISTER(0x40000))
  50 #define ORION5X_USB20_PORT0_BASE                (ORION5X_REGISTER(0x50000))
  51 #define ORION5X_USB20_PORT1_BASE                (ORION5X_REGISTER(0xA0000))
  52 #define ORION5X_EGIGA_BASE                      (ORION5X_REGISTER(0x72000))
  53 #define ORION5X_SATA_BASE                       (ORION5X_REGISTER(0x80000))
  54 #define ORION5X_SATA_PORT0_OFFSET               0x2000
  55 #define ORION5X_SATA_PORT1_OFFSET               0x4000
  56
  57 /* Orion5x GbE controller has a single port */
  58 #define MAX_MVGBE_DEVS  1
  59 #define MVGBE0_BASE     ORION5X_EGIGA_BASE
  60
  61 /* Orion5x USB Host controller is port 1 */
  62 #define MVUSB0_BASE                     ORION5X_USB20_HOST_PORT_BASE
  63 #define MVUSB0_CPU_ATTR_DRAM_CS0        ORION5X_ATTR_DRAM_CS0
  64 #define MVUSB0_CPU_ATTR_DRAM_CS1        ORION5X_ATTR_DRAM_CS1
  65 #define MVUSB0_CPU_ATTR_DRAM_CS2        ORION5X_ATTR_DRAM_CS2
  66 #define MVUSB0_CPU_ATTR_DRAM_CS3        ORION5X_ATTR_DRAM_CS3
  67
  68 /* Kirkwood CPU memory windows */
  69 #define MVCPU_WIN_CTRL_DATA     ORION5X_CPU_WIN_CTRL_DATA
  70 #define MVCPU_WIN_ENABLE        ORION5X_WIN_ENABLE
  71 #define MVCPU_WIN_DISABLE       ORION5X_WIN_DISABLE
  72
  73 #define CONFIG_MAX_RAM_BANK_SIZE                (64*1024*1024)
  74
  75 /* include here SoC variants. 5181, 5281, 6183 should go here when
  76    adding support for them, and this comment should then be updated. */
  77 #if defined(CONFIG_88F5182)
  78 #include <asm/arch/mv88f5182.h>
  79 #else
  80 #error "SOC Name not defined"
  81 #endif
  82 #endif /* CONFIG_FEROCEON */
  83 #endif /* _ASM_ARCH_ORION5X_H */