f51f44a54a24315d1159c2647b84a5d4ba86aacc
[karo-tx-uboot.git] / arch / arm / include / asm / arch-tegra124 / pinmux.h
1 /*
2  * (C) Copyright 2013
3  * NVIDIA Corporation <www.nvidia.com>
4  *
5  * SPDX-License-Identifier:     GPL-2.0+
6  */
7
8 #ifndef _TEGRA124_PINMUX_H_
9 #define _TEGRA124_PINMUX_H_
10
11 /*
12  * Pin groups which we adjust. There are three basic attributes of each pin
13  * group which use this enum:
14  *
15  *      - function
16  *      - pullup / pulldown
17  *      - tristate or normal
18  */
19 enum pmux_pingrp {
20         PINGRP_ULPI_DATA0 = 0,  /* offset 0x3000 */
21         PINGRP_ULPI_DATA1,
22         PINGRP_ULPI_DATA2,
23         PINGRP_ULPI_DATA3,
24         PINGRP_ULPI_DATA4,
25         PINGRP_ULPI_DATA5,
26         PINGRP_ULPI_DATA6,
27         PINGRP_ULPI_DATA7,
28         PINGRP_ULPI_CLK,
29         PINGRP_ULPI_DIR,
30         PINGRP_ULPI_NXT,
31         PINGRP_ULPI_STP,
32         PINGRP_DAP3_FS,
33         PINGRP_DAP3_DIN,
34         PINGRP_DAP3_DOUT,
35         PINGRP_DAP3_SCLK,
36         PINGRP_GPIO_PV0,
37         PINGRP_GPIO_PV1,
38         PINGRP_SDMMC1_CLK,
39         PINGRP_SDMMC1_CMD,
40         PINGRP_SDMMC1_DAT3,
41         PINGRP_SDMMC1_DAT2,
42         PINGRP_SDMMC1_DAT1,
43         PINGRP_SDMMC1_DAT0,
44         PINGRP_CLK2_OUT = PINGRP_SDMMC1_DAT0 + 3,
45         PINGRP_CLK2_REQ,
46         PINGRP_HDMI_INT = PINGRP_CLK2_REQ + 41,
47         PINGRP_DDC_SCL,
48         PINGRP_DDC_SDA,
49         PINGRP_UART2_RXD = PINGRP_DDC_SDA + 19,
50         PINGRP_UART2_TXD,
51         PINGRP_UART2_RTS_N,
52         PINGRP_UART2_CTS_N,
53         PINGRP_UART3_TXD,
54         PINGRP_UART3_RXD,
55         PINGRP_UART3_CTS_N,
56         PINGRP_UART3_RTS_N,
57         PINGRP_GPIO_PU0,
58         PINGRP_GPIO_PU1,
59         PINGRP_GPIO_PU2,
60         PINGRP_GPIO_PU3,
61         PINGRP_GPIO_PU4,
62         PINGRP_GPIO_PU5,
63         PINGRP_GPIO_PU6,
64         PINGRP_GEN1_I2C_SDA,
65         PINGRP_GEN1_I2C_SCL,
66         PINGRP_DAP4_FS,
67         PINGRP_DAP4_DIN,
68         PINGRP_DAP4_DOUT,
69         PINGRP_DAP4_SCLK,
70         PINGRP_CLK3_OUT,
71         PINGRP_CLK3_REQ,
72         /* Renamed on Tegra124, from GMI_xx to GPIO_Pxx */
73         PINGRP_GPIO_PC7,                        /* offset 0x31c0 */
74         PINGRP_GPIO_PI5,
75         PINGRP_GPIO_PI7,
76         PINGRP_GPIO_PK0,
77         PINGRP_GPIO_PK1,
78         PINGRP_GPIO_PJ0,
79         PINGRP_GPIO_PJ2,
80         PINGRP_GPIO_PK3,
81         PINGRP_GPIO_PK4,
82         PINGRP_GPIO_PK2,
83         PINGRP_GPIO_PI3,
84         PINGRP_GPIO_PI6,
85         PINGRP_GPIO_PG0,
86         PINGRP_GPIO_PG1,
87         PINGRP_GPIO_PG2,
88         PINGRP_GPIO_PG3,
89         PINGRP_GPIO_PG4,
90         PINGRP_GPIO_PG5,
91         PINGRP_GPIO_PG6,
92         PINGRP_GPIO_PG7,
93         PINGRP_GPIO_PH0,
94         PINGRP_GPIO_PH1,
95         PINGRP_GPIO_PH2,
96         PINGRP_GPIO_PH3,
97         PINGRP_GPIO_PH4,
98         PINGRP_GPIO_PH5,
99         PINGRP_GPIO_PH6,
100         PINGRP_GPIO_PH7,
101         PINGRP_GPIO_PJ7,
102         PINGRP_GPIO_PB0,
103         PINGRP_GPIO_PB1,
104         PINGRP_GPIO_PK7,
105         PINGRP_GPIO_PI0,
106         PINGRP_GPIO_PI1,
107         PINGRP_GPIO_PI2,
108         PINGRP_GPIO_PI4,                        /* offset 0x324c */
109         PINGRP_GEN2_I2C_SCL,
110         PINGRP_GEN2_I2C_SDA,
111         PINGRP_SDMMC4_CLK,
112         PINGRP_SDMMC4_CMD,
113         PINGRP_SDMMC4_DAT0,
114         PINGRP_SDMMC4_DAT1,
115         PINGRP_SDMMC4_DAT2,
116         PINGRP_SDMMC4_DAT3,
117         PINGRP_SDMMC4_DAT4,
118         PINGRP_SDMMC4_DAT5,
119         PINGRP_SDMMC4_DAT6,
120         PINGRP_SDMMC4_DAT7,
121         PINGRP_CAM_MCLK = PINGRP_SDMMC4_DAT7 + 2,
122         PINGRP_GPIO_PCC1,
123         PINGRP_GPIO_PBB0,
124         PINGRP_CAM_I2C_SCL,
125         PINGRP_CAM_I2C_SDA,
126         PINGRP_GPIO_PBB3,
127         PINGRP_GPIO_PBB4,
128         PINGRP_GPIO_PBB5,
129         PINGRP_GPIO_PBB6,
130         PINGRP_GPIO_PBB7,
131         PINGRP_GPIO_PCC2,
132         PINGRP_JTAG_RTCK,
133         PINGRP_PWR_I2C_SCL,
134         PINGRP_PWR_I2C_SDA,
135         PINGRP_KB_ROW0,
136         PINGRP_KB_ROW1,
137         PINGRP_KB_ROW2,
138         PINGRP_KB_ROW3,
139         PINGRP_KB_ROW4,
140         PINGRP_KB_ROW5,
141         PINGRP_KB_ROW6,
142         PINGRP_KB_ROW7,
143         PINGRP_KB_ROW8,
144         PINGRP_KB_ROW9,
145         PINGRP_KB_ROW10,
146         PINGRP_KB_ROW11,
147         PINGRP_KB_ROW12,
148         PINGRP_KB_ROW13,
149         PINGRP_KB_ROW14,
150         PINGRP_KB_ROW15,
151         PINGRP_KB_COL0,                         /* offset 0x32fc */
152         PINGRP_KB_COL1,
153         PINGRP_KB_COL2,
154         PINGRP_KB_COL3,
155         PINGRP_KB_COL4,
156         PINGRP_KB_COL5,
157         PINGRP_KB_COL6,
158         PINGRP_KB_COL7,
159         PINGRP_CLK_32K_OUT,
160         PINGRP_CORE_PWR_REQ = PINGRP_CLK_32K_OUT + 2,   /* offset 0x3324 */
161         PINGRP_CPU_PWR_REQ,
162         PINGRP_PWR_INT_N,
163         PINGRP_CLK_32K_IN,
164         PINGRP_OWR,
165         PINGRP_DAP1_FS,
166         PINGRP_DAP1_DIN,
167         PINGRP_DAP1_DOUT,
168         PINGRP_DAP1_SCLK,
169         PINGRP_CLK1_REQ,
170         PINGRP_CLK1_OUT,
171         PINGRP_SPDIF_IN,
172         PINGRP_SPDIF_OUT,
173         PINGRP_DAP2_FS,
174         PINGRP_DAP2_DIN,
175         PINGRP_DAP2_DOUT,
176         PINGRP_DAP2_SCLK,
177         PINGRP_DVFS_PWM,
178         PINGRP_GPIO_X1_AUD,
179         PINGRP_GPIO_X3_AUD,
180         PINGRP_DVFS_CLK,
181         PINGRP_GPIO_X4_AUD,
182         PINGRP_GPIO_X5_AUD,
183         PINGRP_GPIO_X6_AUD,
184         PINGRP_GPIO_X7_AUD,
185         PINGRP_SDMMC3_CLK = PINGRP_GPIO_X7_AUD + 3,
186         PINGRP_SDMMC3_CMD,
187         PINGRP_SDMMC3_DAT0,
188         PINGRP_SDMMC3_DAT1,
189         PINGRP_SDMMC3_DAT2,
190         PINGRP_SDMMC3_DAT3,
191         PINGRP_PEX_L0_RST = PINGRP_SDMMC3_DAT3 + 6, /* offset 0x33bc */
192         PINGRP_PEX_L0_CLKREQ,
193         PINGRP_PEX_WAKE,
194         PINGRP_PEX_L1_RST = PINGRP_PEX_WAKE + 2,
195         PINGRP_PEX_L1_CLKREQ,
196         PINGRP_HDMI_CEC = PINGRP_PEX_L1_CLKREQ + 4, /* offset 0x33e0 */
197         PINGRP_SDMMC1_WP_N,
198         PINGRP_SDMMC3_CD_N,
199         PINGRP_GPIO_W2_AUD,
200         PINGRP_GPIO_W3_AUD,
201         PINGRP_USB_VBUS_EN0,
202         PINGRP_USB_VBUS_EN1,
203         PINGRP_SDMMC3_CLK_LB_IN,
204         PINGRP_SDMMC3_CLK_LB_OUT,
205         PINGRP_GMI_CLK_LB,
206         PINGRP_RESET_OUT_N,
207         PINGRP_KB_ROW16,                        /* offset 0x340c */
208         PINGRP_KB_ROW17,
209         PINGRP_USB_VBUS_EN2,
210         PINGRP_GPIO_PFF2,
211         PINGRP_DP_HPD,                          /* last reg offset = 0x3430 */
212         PINGRP_COUNT,
213 };
214
215 enum pdrive_pingrp {
216         PDRIVE_PINGROUP_AO1 = 0, /* offset 0x868 */
217         PDRIVE_PINGROUP_AO2,
218         PDRIVE_PINGROUP_AT1,
219         PDRIVE_PINGROUP_AT2,
220         PDRIVE_PINGROUP_AT3,
221         PDRIVE_PINGROUP_AT4,
222         PDRIVE_PINGROUP_AT5,
223         PDRIVE_PINGROUP_CDEV1,
224         PDRIVE_PINGROUP_CDEV2,
225         PDRIVE_PINGROUP_DAP1 = 10,      /* offset 0x890 */
226         PDRIVE_PINGROUP_DAP2,
227         PDRIVE_PINGROUP_DAP3,
228         PDRIVE_PINGROUP_DAP4,
229         PDRIVE_PINGROUP_DBG,
230         PDRIVE_PINGROUP_SDIO3 = 18,     /* offset 0x8B0 */
231         PDRIVE_PINGROUP_SPI,
232         PDRIVE_PINGROUP_UAA,
233         PDRIVE_PINGROUP_UAB,
234         PDRIVE_PINGROUP_UART2,
235         PDRIVE_PINGROUP_UART3,
236         PDRIVE_PINGROUP_SDIO1 = 33,     /* offset 0x8EC */
237         PDRIVE_PINGROUP_DDC = 37,       /* offset 0x8FC */
238         PDRIVE_PINGROUP_GMA,
239         PDRIVE_PINGROUP_GME = 42,       /* offset 0x910 */
240         PDRIVE_PINGROUP_GMF,
241         PDRIVE_PINGROUP_GMG,
242         PDRIVE_PINGROUP_GMH,
243         PDRIVE_PINGROUP_OWR,
244         PDRIVE_PINGROUP_UAD,
245         PDRIVE_PINGROUP_DEV3 = 49,      /* offset 0x92c */
246         PDRIVE_PINGROUP_CEC = 52,       /* offset 0x938 */
247         PDRIVE_PINGROUP_AT6 = 75,       /* offset 0x994 */
248         PDRIVE_PINGROUP_DAP5,
249         PDRIVE_PINGROUP_VBUS,
250         PDRIVE_PINGROUP_AO3,
251         PDRIVE_PINGROUP_HVC,
252         PDRIVE_PINGROUP_SDIO4,
253         PDRIVE_PINGROUP_AO0,
254         PDRIVE_PINGROUP_COUNT,
255 };
256
257 /*
258  * Functions which can be assigned to each of the pin groups. The values here
259  * bear no relation to the values programmed into pinmux registers and are
260  * purely a convenience. The translation is done through a table search.
261  */
262 enum pmux_func {
263         PMUX_FUNC_AHB_CLK,
264         PMUX_FUNC_APB_CLK,
265         PMUX_FUNC_AUDIO_SYNC,
266         PMUX_FUNC_CRT,
267         PMUX_FUNC_DAP1,
268         PMUX_FUNC_DAP2,
269         PMUX_FUNC_DAP3,
270         PMUX_FUNC_DAP4,
271         PMUX_FUNC_DAP5,
272         PMUX_FUNC_DISPA,
273         PMUX_FUNC_DISPB,
274         PMUX_FUNC_EMC_TEST0_DLL,
275         PMUX_FUNC_EMC_TEST1_DLL,
276         PMUX_FUNC_GMI,
277         PMUX_FUNC_GMI_INT,
278         PMUX_FUNC_HDMI,
279         PMUX_FUNC_I2C1,
280         PMUX_FUNC_I2C2,
281         PMUX_FUNC_I2C3,
282         PMUX_FUNC_IDE,
283         PMUX_FUNC_KBC,
284         PMUX_FUNC_MIO,
285         PMUX_FUNC_MIPI_HS,
286         PMUX_FUNC_NAND,
287         PMUX_FUNC_OSC,
288         PMUX_FUNC_OWR,
289         PMUX_FUNC_PCIE,
290         PMUX_FUNC_PLLA_OUT,
291         PMUX_FUNC_PLLC_OUT1,
292         PMUX_FUNC_PLLM_OUT1,
293         PMUX_FUNC_PLLP_OUT2,
294         PMUX_FUNC_PLLP_OUT3,
295         PMUX_FUNC_PLLP_OUT4,
296         PMUX_FUNC_PWM,
297         PMUX_FUNC_PWR_INTR,
298         PMUX_FUNC_PWR_ON,
299         PMUX_FUNC_RTCK,
300         PMUX_FUNC_SDMMC1,
301         PMUX_FUNC_SDMMC2,
302         PMUX_FUNC_SDMMC3,
303         PMUX_FUNC_SDMMC4,
304         PMUX_FUNC_SFLASH,
305         PMUX_FUNC_SPDIF,
306         PMUX_FUNC_SPI1,
307         PMUX_FUNC_SPI2,
308         PMUX_FUNC_SPI2_ALT,
309         PMUX_FUNC_SPI3,
310         PMUX_FUNC_SPI4,
311         PMUX_FUNC_TRACE,
312         PMUX_FUNC_TWC,
313         PMUX_FUNC_UARTA,
314         PMUX_FUNC_UARTB,
315         PMUX_FUNC_UARTC,
316         PMUX_FUNC_UARTD,
317         PMUX_FUNC_UARTE,
318         PMUX_FUNC_ULPI,
319         PMUX_FUNC_VI,
320         PMUX_FUNC_VI_SENSOR_CLK,
321         PMUX_FUNC_XIO,
322         /* End of Tegra2 MUX selectors */
323         PMUX_FUNC_BLINK,
324         PMUX_FUNC_CEC,
325         PMUX_FUNC_CLK12,
326         PMUX_FUNC_DAP,
327         PMUX_FUNC_DAPSDMMC2,
328         PMUX_FUNC_DDR,
329         PMUX_FUNC_DEV3,
330         PMUX_FUNC_DTV,
331         PMUX_FUNC_VI_ALT1,
332         PMUX_FUNC_VI_ALT2,
333         PMUX_FUNC_VI_ALT3,
334         PMUX_FUNC_EMC_DLL,
335         PMUX_FUNC_EXTPERIPH1,
336         PMUX_FUNC_EXTPERIPH2,
337         PMUX_FUNC_EXTPERIPH3,
338         PMUX_FUNC_GMI_ALT,
339         PMUX_FUNC_HDA,
340         PMUX_FUNC_HSI,
341         PMUX_FUNC_I2C4,
342         PMUX_FUNC_I2C5,
343         PMUX_FUNC_I2CPWR,
344         PMUX_FUNC_I2S0,
345         PMUX_FUNC_I2S1,
346         PMUX_FUNC_I2S2,
347         PMUX_FUNC_I2S3,
348         PMUX_FUNC_I2S4,
349         PMUX_FUNC_NAND_ALT,
350         PMUX_FUNC_POPSDIO4,
351         PMUX_FUNC_POPSDMMC4,
352         PMUX_FUNC_PWM0,
353         PMUX_FUNC_PWM1,
354         PMUX_FUNC_PWM2,
355         PMUX_FUNC_PWM3,
356         PMUX_FUNC_SATA,
357         PMUX_FUNC_SPI5,
358         PMUX_FUNC_SPI6,
359         PMUX_FUNC_SYSCLK,
360         PMUX_FUNC_VGP1,
361         PMUX_FUNC_VGP2,
362         PMUX_FUNC_VGP3,
363         PMUX_FUNC_VGP4,
364         PMUX_FUNC_VGP5,
365         PMUX_FUNC_VGP6,
366         /* End of Tegra3 MUX selectors */
367         PMUX_FUNC_USB,
368         PMUX_FUNC_SOC,
369         PMUX_FUNC_CPU,
370         PMUX_FUNC_CLK,
371         PMUX_FUNC_PWRON,
372         PMUX_FUNC_PMI,
373         PMUX_FUNC_CLDVFS,
374         PMUX_FUNC_RESET_OUT_N,
375         /* End of Tegra114 MUX selectors */
376
377         PMUX_FUNC_MAX,
378
379         PMUX_FUNC_INVALID = 0x4000,
380         PMUX_FUNC_RSVD1 = 0x8000,
381         PMUX_FUNC_RSVD2 = 0x8001,
382         PMUX_FUNC_RSVD3 = 0x8002,
383         PMUX_FUNC_RSVD4 = 0x8003,
384 };
385
386 /* return 1 if a pmux_func is in range */
387 #define pmux_func_isvalid(func) \
388         ((((func) >= 0) && ((func) < PMUX_FUNC_MAX)) || \
389         (((func) >= PMUX_FUNC_RSVD1) && ((func) <= PMUX_FUNC_RSVD4)))
390
391 /* return 1 if a pingrp is in range */
392 #define pmux_pingrp_isvalid(pin) (((pin) >= 0) && ((pin) < PINGRP_COUNT))
393
394 /* The pullup/pulldown state of a pin group */
395 enum pmux_pull {
396         PMUX_PULL_NORMAL = 0,
397         PMUX_PULL_DOWN,
398         PMUX_PULL_UP,
399 };
400 /* return 1 if a pin_pupd_is in range */
401 #define pmux_pin_pupd_isvalid(pupd) (((pupd) >= PMUX_PULL_NORMAL) && \
402                                 ((pupd) <= PMUX_PULL_UP))
403
404 /* Defines whether a pin group is tristated or in normal operation */
405 enum pmux_tristate {
406         PMUX_TRI_NORMAL = 0,
407         PMUX_TRI_TRISTATE = 1,
408 };
409 /* return 1 if a pin_tristate_is in range */
410 #define pmux_pin_tristate_isvalid(tristate) \
411         (((tristate) >= PMUX_TRI_NORMAL) && \
412         ((tristate) <= PMUX_TRI_TRISTATE))
413
414 enum pmux_pin_io {
415         PMUX_PIN_OUTPUT = 0,
416         PMUX_PIN_INPUT = 1,
417         PMUX_PIN_NONE,
418 };
419 /* return 1 if a pin_io_is in range */
420 #define pmux_pin_io_isvalid(io) (((io) >= PMUX_PIN_OUTPUT) && \
421                                 ((io) <= PMUX_PIN_INPUT))
422
423 enum pmux_pin_lock {
424         PMUX_PIN_LOCK_DEFAULT = 0,
425         PMUX_PIN_LOCK_DISABLE,
426         PMUX_PIN_LOCK_ENABLE,
427 };
428 /* return 1 if a pin_lock is in range */
429 #define pmux_pin_lock_isvalid(lock) (((lock) >= PMUX_PIN_LOCK_DEFAULT) && \
430                                 ((lock) <= PMUX_PIN_LOCK_ENABLE))
431
432 enum pmux_pin_od {
433         PMUX_PIN_OD_DEFAULT = 0,
434         PMUX_PIN_OD_DISABLE,
435         PMUX_PIN_OD_ENABLE,
436 };
437 /* return 1 if a pin_od is in range */
438 #define pmux_pin_od_isvalid(od) (((od) >= PMUX_PIN_OD_DEFAULT) && \
439                                 ((od) <= PMUX_PIN_OD_ENABLE))
440
441 enum pmux_pin_ioreset {
442         PMUX_PIN_IO_RESET_DEFAULT = 0,
443         PMUX_PIN_IO_RESET_DISABLE,
444         PMUX_PIN_IO_RESET_ENABLE,
445 };
446 /* return 1 if a pin_ioreset_is in range */
447 #define pmux_pin_ioreset_isvalid(ioreset) \
448                                 (((ioreset) >= PMUX_PIN_IO_RESET_DEFAULT) && \
449                                 ((ioreset) <= PMUX_PIN_IO_RESET_ENABLE))
450
451 enum pmux_pin_rcv_sel {
452         PMUX_PIN_RCV_SEL_DEFAULT = 0,
453         PMUX_PIN_RCV_SEL_NORMAL,
454         PMUX_PIN_RCV_SEL_HIGH,
455 };
456 /* return 1 if a pin_rcv_sel_is in range */
457 #define pmux_pin_rcv_sel_isvalid(rcv_sel) \
458                                 (((rcv_sel) >= PMUX_PIN_RCV_SEL_DEFAULT) && \
459                                 ((rcv_sel) <= PMUX_PIN_RCV_SEL_HIGH))
460
461 /* Available power domains used by pin groups */
462 enum pmux_vddio {
463         PMUX_VDDIO_BB = 0,
464         PMUX_VDDIO_LCD,
465         PMUX_VDDIO_VI,
466         PMUX_VDDIO_UART,
467         PMUX_VDDIO_DDR,
468         PMUX_VDDIO_NAND,
469         PMUX_VDDIO_SYS,
470         PMUX_VDDIO_AUDIO,
471         PMUX_VDDIO_SD,
472         PMUX_VDDIO_CAM,
473         PMUX_VDDIO_GMI,
474         PMUX_VDDIO_PEXCTL,
475         PMUX_VDDIO_SDMMC1,
476         PMUX_VDDIO_SDMMC3,
477         PMUX_VDDIO_SDMMC4,
478
479         PMUX_VDDIO_NONE
480 };
481
482 #define PGRP_SLWF_NONE  -1
483 #define PGRP_SLWF_MAX   3
484 #define PGRP_SLWR_NONE  PGRP_SLWF_NONE
485 #define PGRP_SLWR_MAX   PGRP_SLWF_MAX
486
487 #define PGRP_DRVUP_NONE -1
488 #define PGRP_DRVUP_MAX  127
489 #define PGRP_DRVDN_NONE PGRP_DRVUP_NONE
490 #define PGRP_DRVDN_MAX  PGRP_DRVUP_MAX
491
492 #define PGRP_SCHMT_NONE -1
493 #define PGRP_HSM_NONE   PGRP_SCHMT_NONE
494
495 /* return 1 if a padgrp is in range */
496 #define pmux_padgrp_isvalid(pd) (((pd) >= 0) && ((pd) < PDRIVE_PINGROUP_COUNT))
497
498 /* return 1 if a slew-rate rising/falling edge value is in range */
499 #define pmux_pad_slw_isvalid(slw) (((slw) == PGRP_SLWF_NONE) || \
500                                 (((slw) >= 0) && ((slw) <= PGRP_SLWF_MAX)))
501
502 /* return 1 if a driver output pull-up/down strength code value is in range */
503 #define pmux_pad_drv_isvalid(drv) (((drv) == PGRP_DRVUP_NONE) || \
504                                 (((drv) >= 0) && ((drv) <= PGRP_DRVUP_MAX)))
505
506 /* return 1 if a low-power mode value is in range */
507 #define pmux_pad_lpmd_isvalid(lpm) (((lpm) == PGRP_LPMD_NONE) || \
508                                 (((lpm) >= 0) && ((lpm) <= PGRP_LPMD_X)))
509
510 /* Defines a pin group cfg's low-power mode select */
511 enum pgrp_lpmd {
512         PGRP_LPMD_X8 = 0,
513         PGRP_LPMD_X4,
514         PGRP_LPMD_X2,
515         PGRP_LPMD_X,
516         PGRP_LPMD_NONE = -1,
517 };
518
519 /* Defines whether a pin group cfg's schmidt is enabled or not */
520 enum pgrp_schmt {
521         PGRP_SCHMT_DISABLE = 0,
522         PGRP_SCHMT_ENABLE = 1,
523 };
524
525 /* Defines whether a pin group cfg's high-speed mode is enabled or not */
526 enum pgrp_hsm {
527         PGRP_HSM_DISABLE = 0,
528         PGRP_HSM_ENABLE = 1,
529 };
530
531 /*
532  * This defines the configuration for a pin group's pad control config
533  */
534 struct padctrl_config {
535         enum pdrive_pingrp padgrp;      /* pin group PDRIVE_PINGRP_x */
536         int slwf;                       /* falling edge slew         */
537         int slwr;                       /* rising edge slew          */
538         int drvup;                      /* pull-up drive strength    */
539         int drvdn;                      /* pull-down drive strength  */
540         enum pgrp_lpmd lpmd;            /* low-power mode selection  */
541         enum pgrp_schmt schmt;          /* schmidt enable            */
542         enum pgrp_hsm hsm;              /* high-speed mode enable    */
543 };
544
545 /* Tegra124 pin drive group and pin mux registers */
546 #define PDRIVE_PINGROUP_OFFSET  (0x868 >> 2)
547 #define PMUX_OFFSET     ((0x3000 >> 2) - PDRIVE_PINGROUP_OFFSET - \
548                                 PDRIVE_PINGROUP_COUNT)
549 struct pmux_tri_ctlr {
550         uint pmt_reserved0[9];          /* ABP_MISC_PP_ offsets 00-20 */
551         uint pmt_cfg_ctl;               /* _CONFIG_CTL_0, offset 24        */
552
553         uint pmt_reserved[528];         /* ABP_MISC_PP_ reserved offs 28-864 */
554
555         uint pmt_drive[PDRIVE_PINGROUP_COUNT];  /* pin drive grps offs 868 */
556         uint pmt_reserved5[PMUX_OFFSET];
557         uint pmt_ctl[PINGRP_COUNT];     /* mux/pupd/tri regs, offset 0x3000 */
558 };
559
560 /*
561  * This defines the configuration for a pin, including the function assigned,
562  * pull up/down settings and tristate settings. Having set up one of these
563  * you can call pinmux_config_pingroup() to configure a pin in one step. Also
564  * available is pinmux_config_table() to configure a list of pins.
565  */
566 struct pingroup_config {
567         enum pmux_pingrp pingroup;      /* pin group PINGRP_...             */
568         enum pmux_func func;            /* function to assign FUNC_...      */
569         enum pmux_pull pull;            /* pull up/down/normal PMUX_PULL_...*/
570         enum pmux_tristate tristate;    /* tristate or normal PMUX_TRI_...  */
571         enum pmux_pin_io io;            /* input or output PMUX_PIN_...  */
572         enum pmux_pin_lock lock;        /* lock enable/disable PMUX_PIN...  */
573         enum pmux_pin_od od;            /* open-drain or push-pull driver  */
574         enum pmux_pin_ioreset ioreset;  /* input/output reset PMUX_PIN...  */
575         enum pmux_pin_rcv_sel rcv_sel;  /* select between High and Normal  */
576                                         /* VIL/VIH receivers */
577 };
578
579 /* Set a pin group to tristate */
580 void pinmux_tristate_enable(enum pmux_pingrp pin);
581
582 /* Set a pin group to normal (non tristate) */
583 void pinmux_tristate_disable(enum pmux_pingrp pin);
584
585 /* Set the pull up/down feature for a pin group */
586 void pinmux_set_pullupdown(enum pmux_pingrp pin, enum pmux_pull pupd);
587
588 /* Set the mux function for a pin group */
589 void pinmux_set_func(enum pmux_pingrp pin, enum pmux_func func);
590
591 /* Set the complete configuration for a pin group */
592 void pinmux_config_pingroup(struct pingroup_config *config);
593
594 /* Set a pin group to tristate or normal */
595 void pinmux_set_tristate(enum pmux_pingrp pin, int enable);
596
597 /* Set a pin group as input or output */
598 void pinmux_set_io(enum pmux_pingrp pin, enum pmux_pin_io io);
599
600 /**
601  * Configure a list of pin groups
602  *
603  * @param config        List of config items
604  * @param len           Number of config items in list
605  */
606 void pinmux_config_table(struct pingroup_config *config, int len);
607
608 /* Set a group of pins from a table */
609 void pinmux_init(void);
610
611 /**
612  * Set the GP pad configs
613  *
614  * @param config        List of config items
615  * @param len           Number of config items in list
616  */
617 void padgrp_config_table(struct padctrl_config *config, int len);
618
619 #endif  /* _TEGRA124_PINMUX_H_ */